一種多位量化積分三角模數(shù)調(diào)制器的制造方法
【專利摘要】本發(fā)明公開了一種多位量化積分三角模數(shù)調(diào)制器，其包括兩個積分器、多位模數(shù)轉(zhuǎn)換器、多位數(shù)模轉(zhuǎn)換器和動態(tài)單元匹配邏輯電路；積分器A的輸出端與積分器B的輸入端相連接，積分器B的輸出端與多位模數(shù)轉(zhuǎn)換器的輸入端相連接，多位模數(shù)轉(zhuǎn)換器的輸出端與動態(tài)單元匹配邏輯電路的輸入端相連接，動態(tài)單元匹配邏輯電路的輸出端與多位數(shù)模轉(zhuǎn)換器的輸入端相連接，多位數(shù)模轉(zhuǎn)換器的輸出端分別與積分器A和積分器B的輸入端相連接；多位模數(shù)轉(zhuǎn)換器的輸出就是所述的多位量化積分三角模數(shù)調(diào)制器的輸出。本發(fā)明具有結(jié)構(gòu)穩(wěn)定、魯棒性好、精度高、功耗低、工藝及電路結(jié)構(gòu)簡單等優(yōu)點，適用于高精度低功耗開關(guān)電容過采樣模數(shù)轉(zhuǎn)換器。
【專利說明】一種多位量化積分三角模數(shù)調(diào)制器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明是涉及一種多位量化積分三角模數(shù)調(diào)制器，屬于微電子【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002]積分三角模數(shù)調(diào)制器(SDM, Sigma-Delta Modulator)為一種過米樣(oversampling)的模擬/數(shù)字轉(zhuǎn)換器的模擬部分,具有高度動態(tài)范圍(dynamic range)以及高解析度，己成功地使用于通訊以及其他數(shù)據(jù)處理領(lǐng)域中。積分三角模數(shù)調(diào)制器可分為一階(order)或多階、一位或多位等。其中，一位積分三角模數(shù)調(diào)制器雖具有良好的線性度(linearity)，但不能滿足高精度要求。為了實現(xiàn)高精度，通常都需要增加積分三角模數(shù)調(diào)制器的階數(shù)或位數(shù)。然而，若提高階數(shù)會使?fàn)顟B(tài)不穩(wěn)定，而增加位數(shù)的話，若不額外處理，則會導(dǎo)入非線性的反饋信號，使加總信號呈非線性，整體系統(tǒng)的線性度降低，在此種情形下，需要額外的算法或電路來維持或校正線性度，以致造成系統(tǒng)的額外負(fù)擔(dān)。


【發(fā)明內(nèi)容】

[0003]針對現(xiàn)有技術(shù)存在的上述問題，本發(fā)明的目的是提供一種多位量化積分三角模數(shù)調(diào)制器，實現(xiàn)在保證系統(tǒng)穩(wěn)定性的同時，簡化電路結(jié)構(gòu)并實現(xiàn)高精度和低功耗。
[0004]為達(dá)上述目的，本發(fā)明采用如下技術(shù)方案:
[0005]一種多位量化積分三角模數(shù)調(diào)制器，包括兩個積分器、多位模數(shù)轉(zhuǎn)換器(A/D)、多位數(shù)模轉(zhuǎn)換器Φ/Α)和動態(tài)單元匹配(DEM)邏輯電路；其中:積分器A的輸出端與積分器B的輸入端相連接，積分器B的輸出端與多位模數(shù)轉(zhuǎn)換器(A/D)的輸入端相連接，多位模數(shù)轉(zhuǎn)換器(A/D)的輸出端與動態(tài)單元匹配(DEM)邏輯電路的輸入端相連接，動態(tài)單元匹配(DEM)邏輯電路的輸出端與多位數(shù)模轉(zhuǎn)換器(D/A)的輸入端相連接，多位數(shù)模轉(zhuǎn)換器(D/A)的輸出端分別與積分器A和積分器B的輸入端相連接；多位模數(shù)轉(zhuǎn)換器(A/D)的輸出就是所述的多位量化積分三角模數(shù)調(diào)制器的輸出。
[0006]作為一種實施方案,在積分器A的輸入端設(shè)有加法器a。
[0007]作為一種實施方案,在積分器A與積分器B之間設(shè)有加法器b。
[0008]作為一種實施方案，上述的多位模數(shù)轉(zhuǎn)換器(A/D)為并行(Flash)模數(shù)轉(zhuǎn)換器。
[0009]作為一種實施方案，上述的多位數(shù)模轉(zhuǎn)換器(D/A)為開關(guān)電容數(shù)模轉(zhuǎn)換器。
[0010]作為一種實施方案，上述的積分器均為開關(guān)電容積分器，包括運(yùn)算放大器、開關(guān)、米樣電容Cs和積分電容C1。
[0011]作為一種實施方案，所述的開關(guān)電容積分器由開關(guān)S1、開關(guān)S2、采樣電容Cs、開關(guān)S3、開關(guān)S4、運(yùn)算放大器及積分電容C1組成，所述開關(guān)SI的輸出端分別與開關(guān)S2和采樣電容Cs的輸入端相連接，采樣電容Cs的輸出端分別與開關(guān)S3和開關(guān)S4的輸入端相連接，開關(guān)S4的輸出端分別與運(yùn)算放大器的輸入端和積分電容C1的輸入端相連接，運(yùn)算放大器的輸出端與積分電容C1的輸出端相連接；當(dāng)開關(guān)SI和開關(guān)S3閉合，開關(guān)S2和開關(guān)S4斷開，電路處于采樣相；當(dāng)開關(guān)S2和開關(guān)S4閉合，開關(guān)SI和開關(guān)S3斷開，電路處于積分相。
[0012]作為一種實施方案，所述的動態(tài)單元匹配(DEM)邏輯電路，包括加法器、D觸發(fā)器、譯碼器A、譯碼器B和輸出邏輯電路；所述加法器的輸出端分別與D觸發(fā)器的輸入端和譯碼器A的輸入端相連接；所述D觸發(fā)器的輸出端分別與加法器的輸入端和譯碼器B的輸入端相連接；所述譯碼器A的輸出端和譯碼器B的輸出端均與輸出邏輯電路的輸入端相連接。
[0013]作為一種實施方案，所述的D觸發(fā)器為延時電路。
[0014]作為一種實施方案，所述的譯碼器A和譯碼器B的輸出均為溫度計碼。
[0015]與現(xiàn)有技術(shù)相比，本發(fā)明提供的多位量化積分三角模數(shù)調(diào)制器為二階多位單環(huán)調(diào)制器，具有結(jié)構(gòu)穩(wěn)定、魯棒性好、精度高、功耗低、工藝及電路結(jié)構(gòu)簡單等優(yōu)點；所采用的DEM電路可減小反饋數(shù)模轉(zhuǎn)換器(D/A)的非線性對調(diào)制器整體性能的影響，且具有結(jié)構(gòu)簡單、總體延遲時間短、工作速度快、芯片面積小等優(yōu)點，可滿足高精度低功耗要求，廣泛用于消費(fèi)電子與無線通訊等領(lǐng)域。

【專利附圖】

【附圖說明】
[0016]圖1是本發(fā)明提供的一種多位量化積分三角模數(shù)調(diào)制器的結(jié)構(gòu)示意圖；
[0017]圖2為本發(fā)明提供的一種開關(guān)電容積分器的電路結(jié)構(gòu)示意圖；
[0018]圖3為本發(fā)明提供的開關(guān)電容積分器的采樣相電路原理示意圖；
[0019]圖4為本發(fā)明提供的開關(guān)電容積分器的積分相電路原理示意圖；
[0020]圖5為本發(fā)明提供的一種動態(tài)單元匹配(DEM)邏輯電路的結(jié)構(gòu)示意圖。
[0021]圖中:1、積分器A ;2、積分器B ;3、多位模數(shù)轉(zhuǎn)換器(A/D) ;4、動態(tài)單元匹配(DEM)邏輯電路；5、多位數(shù)模轉(zhuǎn)換器(D/A) ;6、加法器a ;7、加法器b ;8、運(yùn)算放大器。

【具體實施方式】
[0022]下面結(jié)合具體實施例和附圖，進(jìn)一步闡述本發(fā)明。
[0023]如圖1所示:本發(fā)明提供的一種多位量化積分三角模數(shù)調(diào)制器，包括積分器A 1、積分器B 2、多位模數(shù)轉(zhuǎn)換器(A/D)3、動態(tài)單元匹配(DEM)邏輯電路4和多位數(shù)模轉(zhuǎn)換器(D/A)5 ;其中:積分器A I的輸出端與積分器B 2的輸入端相連接,積分器B 2的輸出端與多位模數(shù)轉(zhuǎn)換器(A/D)3的輸入端相連接，多位模數(shù)轉(zhuǎn)換器(A/D) 3的輸出端與動態(tài)單元匹配(DEM)邏輯電路4的輸入端相連接，動態(tài)單元匹配(DEM)邏輯電路4的輸出端與多位數(shù)模轉(zhuǎn)換器(D/A)5的輸入端相連接,多位數(shù)模轉(zhuǎn)換器(D/A)5的輸出端分別與積分器A I和積分器B 2的輸入端相連接；多位模數(shù)轉(zhuǎn)換器(A/D) 3的輸出就是所述的多位量化積分三角模數(shù)調(diào)制器的輸出；且在積分器A I的輸入端設(shè)有加法器a 6，在積分器A I與積分器B 2之間設(shè)有加法器b 7。
[0024]所述的多位模數(shù)轉(zhuǎn)換器(A/D) 3為并行(Flash)模數(shù)轉(zhuǎn)換器，所述的多位數(shù)模轉(zhuǎn)換器(D/A) 5為開關(guān)電容數(shù)模轉(zhuǎn)換器，所述的積分器A I和積分器B 2均為開關(guān)電容積分器，包括運(yùn)算放大器、開關(guān)、采樣電容Cs和積分電容Q。
[0025]所述的開關(guān)電容積分器可采用圖2所示的電路結(jié)構(gòu):由開關(guān)S1、開關(guān)S2、采樣電容Cs、開關(guān)S3、開關(guān)S4、運(yùn)算放大器8及積分電容C1組成，所述開關(guān)SI的輸出端分別與開關(guān)S2和采樣電容Cs的輸入端相連接，采樣電容Cs的輸出端分別與開關(guān)S3和開關(guān)S4的輸入端相連接，開關(guān)S4的輸出端分別與運(yùn)算放大器8的輸入端和積分電容C1的輸入端相連接，運(yùn)算放大器8的輸出端與積分電容C1的輸出端相連接；當(dāng)開關(guān)SI和開關(guān)S3閉合，開關(guān)S2和開關(guān)S4斷開，電路處于采樣相(如圖3所示)；當(dāng)開關(guān)S2和開關(guān)S4閉合，開關(guān)SI和開關(guān)S3斷開，電路處于積分相(如圖4所示)。所述的開關(guān)電容積分器具有低通濾波功能，具有與CMOS工藝相容、對時鐘抖動不敏感、對運(yùn)算放大器的建立過程不敏感及電容比例能準(zhǔn)確決定零極點位置等優(yōu)點。
[0026]圖1中kla，klb為各個積分器的增益衰減因子，它們的值可以通過積分器電容比例(C1ZCs)來確定。在 kla = klb= 1/2 時，其 Z 域傳輸函數(shù)為:Y(z) =Z^2X(Z)+ (1-Z^1)2E(Z),其中E(Z)為量化噪聲。
[0027]所述的動態(tài)單元匹配(DEM)邏輯電路4采用圖5所示結(jié)構(gòu):包括加法器、D觸發(fā)器、譯碼器Α、譯碼器B和輸出邏輯電路；所述加法器的輸出端分別與D觸發(fā)器的輸入端和譯碼器A的輸入端相連接；所述D觸發(fā)器的輸出端分別與加法器的輸入端和譯碼器B的輸入端相連接；所述譯碼器A的輸出端和譯碼器B的輸出端均與輸出邏輯電路的輸入端相連接。所述加法器的作用是對輸入碼與前一時鐘周期產(chǎn)生的二進(jìn)制碼求和，得到當(dāng)前時鐘周期的二進(jìn)制碼；所述D觸發(fā)器為延時電路，其作用是對當(dāng)前時鐘周期的二進(jìn)制碼進(jìn)行延時，產(chǎn)生前一時鐘周期的二進(jìn)制碼；所述的譯碼器A和譯碼器B的輸出均為溫度計碼，譯碼器A的作用是將當(dāng)前時鐘周期的二進(jìn)制碼(PTR)譯為溫度計碼fi;譯碼器B的作用是將前一時鐘周期產(chǎn)生的二進(jìn)制碼(DPTR)譯成溫度計碼gi ;所述輸出邏輯電路的作用是產(chǎn)生整個DEM邏輯電路的輸出Si,用來選擇開關(guān)電容組的開關(guān)。
[0028]所述的動態(tài)單元匹配(DEM)邏輯電路4的工作原理如下:輸入碼與前一時鐘周期產(chǎn)生的二進(jìn)制碼(DPTR)通過加法器求和，得到當(dāng)前時鐘周期的二進(jìn)制碼(PTR)，然后一路輸出給D觸發(fā)器，進(jìn)行延時產(chǎn)生前一時鐘周期的二進(jìn)制碼(DPTR)，其另一路輸出給譯碼器A，由其譯為溫度計碼A ; SD觸發(fā)器產(chǎn)生的前一時鐘周期的二進(jìn)制碼(DPTR) —路輸出給加法器，另一路輸出給譯碼器B，由其譯為溫度計碼gi ;產(chǎn)生的溫度計碼A和gi均輸出給輸出邏輯電路，由其產(chǎn)生整個DEM電路的輸出Si,用來選擇開關(guān)電容組的開關(guān)。
[0029]由于所述的動態(tài)單元匹配(DEM)邏輯電路4對于所有輸入只用一個寄存器，寄存器的指針總是指向下一個未使用的單元，從而保證了每個單元使用次數(shù)一樣，且使用率最高，D/A的誤差可以很快使其平均值為零，因此，本發(fā)明采用的動態(tài)單元匹配(DEM)邏輯電路具有結(jié)構(gòu)簡單、總體延遲時間短、工作速度快、芯片面積小、功耗低等優(yōu)點。
[0030]另外，由于本發(fā)明提供的多位量化積分三角模數(shù)調(diào)制器為二階多位單環(huán)調(diào)制器，因此具有結(jié)構(gòu)穩(wěn)定、魯棒性好、精度聞、功耗低、工藝及電路結(jié)構(gòu)簡單等優(yōu)點，可滿足聞精度低功耗要求，廣泛用于消費(fèi)電子與無線通訊等領(lǐng)域。
[0031]最后有必要在此說明的是:以上內(nèi)容只用于對本發(fā)明的技術(shù)方案作進(jìn)一步詳細(xì)說明，不能理解為對本發(fā)明保護(hù)范圍的限制，本領(lǐng)域的技術(shù)人員根據(jù)本發(fā)明的上述內(nèi)容作出的一些非本質(zhì)的改進(jìn)和調(diào)整均屬于本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種多位量化積分三角模數(shù)調(diào)制器，其特征在于:包括兩個積分器、多位模數(shù)轉(zhuǎn)換器、多位數(shù)模轉(zhuǎn)換器和動態(tài)單元匹配邏輯電路；其中:積分器A的輸出端與積分器B的輸入端相連接，積分器B的輸出端與多位模數(shù)轉(zhuǎn)換器的輸入端相連接，多位模數(shù)轉(zhuǎn)換器的輸出端與動態(tài)單元匹配邏輯電路的輸入端相連接，動態(tài)單元匹配邏輯電路的輸出端與多位數(shù)模轉(zhuǎn)換器的輸入端相連接，多位數(shù)模轉(zhuǎn)換器的輸出端分別與積分器A和積分器B的輸入端相連接；多位模數(shù)轉(zhuǎn)換器的輸出就是所述的多位量化積分三角模數(shù)調(diào)制器的輸出。
2.如權(quán)利要求1所述的多位量化積分三角模數(shù)調(diào)制器，其特征在于:在積分器A的輸入端設(shè)有加法器a。
3.如權(quán)利要求1所述的多位量化積分三角模數(shù)調(diào)制器，其特征在于:在積分器A與積分器B之間設(shè)有加法器b。
4.如權(quán)利要求1所述的多位量化積分三角模數(shù)調(diào)制器，其特征在于:所述的多位模數(shù)轉(zhuǎn)換器為并行模數(shù)轉(zhuǎn)換器。
5.如權(quán)利要求1所述的多位量化積分三角模數(shù)調(diào)制器，其特征在于:所述的多位數(shù)模轉(zhuǎn)換器為開關(guān)電容數(shù)模轉(zhuǎn)換器。
6.如權(quán)利要求1所述的多位量化積分三角模數(shù)調(diào)制器，其特征在于:所述的積分器A和積分器B均為開關(guān)電容積分器，包括運(yùn)算放大器、開關(guān)、采樣電容Cs和積分電容Cl。
7.如權(quán)利要求6所述的多位量化積分三角模數(shù)調(diào)制器，其特征在于:所述的開關(guān)電容積分器由開關(guān)S1、開關(guān)S2、采樣電容Cs、開關(guān)S3、開關(guān)S4、運(yùn)算放大器及積分電容Cl組成，所述開關(guān)SI的輸出端分別與開關(guān)S2和米樣電容Cs的輸入端相連接,米樣電容Cs的輸出端分別與開關(guān)S3和開關(guān)S4的輸入端相連接，開關(guān)S4的輸出端分別與運(yùn)算放大器的輸入端和積分電容Cl的輸入端相連接，運(yùn)算放大器的輸出端與積分電容Cl的輸出端相連接；當(dāng)開關(guān)SI和開關(guān)S3閉合，開關(guān)S2和開關(guān)S4斷開，電路處于采樣相；當(dāng)開關(guān)S2和開關(guān)S4閉合，開關(guān)SI和開關(guān)S3斷開，電路處于積分相。
8.如權(quán)利要求1所述的多位量化積分三角模數(shù)調(diào)制器，其特征在于:所述的動態(tài)單元匹配邏輯電路，包括加法器、D觸發(fā)器、譯碼器A、譯碼器B和輸出邏輯電路；所述加法器的輸出端分別與D觸發(fā)器的輸入端和譯碼器A的輸入端相連接；所述D觸發(fā)器的輸出端分別與加法器的輸入端和譯碼器B的輸入端相連接；所述譯碼器A的輸出端和譯碼器B的輸出端均與輸出邏輯電路的輸入端相連接。
9.如權(quán)利要求8所述的多位量化積分三角模數(shù)調(diào)制器，其特征在于:所述的D觸發(fā)器為延時電路。
10.如權(quán)利要求8所述的多位量化積分三角模數(shù)調(diào)制器，其特征在于:所述的譯碼器A和譯碼器B的輸出均為溫度計碼。
【文檔編號】H03M1/52GK104410420SQ201410625604
【公開日】2015年3月11日 申請日期:2014年11月9日 優(yōu)先權(quán)日:2014年11月9日
【發(fā)明者】鄒睿 申請人:上海工程技術(shù)大學(xué)