低溫漂cmos振蕩器電路的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種低溫漂CMOS振蕩器電路，比較器雙閾值的控制實(shí)現(xiàn)低溫漂CMOS振蕩器電路，可自動(dòng)監(jiān)控比較器延遲時(shí)間隨溫度變化，降低CMOS振蕩器的溫漂。電路結(jié)構(gòu)簡(jiǎn)單，溫漂低，工藝可移植性強(qiáng)。
【專(zhuān)利說(shuō)明】低溫漂CMOS振蕩器電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種模擬集成電路技術(shù)，尤其是一種減小CMOS振蕩器的振蕩頻率隨溫度變化的技術(shù)。

【背景技術(shù)】
[0002]近年來(lái)，對(duì)于作為電子產(chǎn)品復(fù)雜功能來(lái)源的電子組件微型化要求已擴(kuò)展至振蕩器，激發(fā)了對(duì)超小型振蕩器的研究。石英晶振輸出的時(shí)鐘頻率擁有良好的溫度和電壓穩(wěn)定性,但其成本高,體積大,不利于系統(tǒng)集成?；跇?biāo)準(zhǔn)的數(shù)字CMOS工藝實(shí)現(xiàn)片上時(shí)鐘振蕩器，可以縮小系統(tǒng)體積、降低功耗、提高抗干擾能力、增加可靠性和使用的靈活性等優(yōu)點(diǎn)，具有及其重要的實(shí)際意義。
[0003]目前，采用CMOS工藝實(shí)現(xiàn)振蕩器的難點(diǎn)是振蕩頻率易隨溫度、電源和工藝變化。虞曉凡，林分平《一種帶溫度和工藝補(bǔ)償?shù)钠蠒r(shí)鐘振蕩器》，采用開(kāi)關(guān)電容陣列補(bǔ)償工藝偏差對(duì)振蕩頻率的影響，但增加了電路的面積及控制端。該電路同時(shí)采用片上LDO穩(wěn)壓源給整個(gè)振蕩器供電，增加了系統(tǒng)的功耗和設(shè)計(jì)復(fù)雜度；中國(guó)專(zhuān)利“一種具有溫度和工藝自補(bǔ)償特性的CMOS松弛振蕩(CN103701411A)提出了一種不隨工藝變化的低溫漂基準(zhǔn)電流和基準(zhǔn)電壓的方法對(duì)振蕩頻率進(jìn)行補(bǔ)償，但此方法忽略了比較器延遲時(shí)間隨溫度變化的非線性對(duì)振蕩頻率的影響。


【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種低溫漂CMOS振蕩器電路，通過(guò)脈沖發(fā)生和F-V (頻率一電壓)轉(zhuǎn)化取樣輸出頻率反饋控制比較器的閾值電壓，進(jìn)而自動(dòng)監(jiān)控比較器延遲時(shí)間隨溫度變化，降低CMOS振蕩器的溫漂。
[0005]為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種低溫漂CMOS振蕩器電路，其特征是，第一電阻、第二電阻、第三電阻依次串聯(lián)后，第三電阻的末端接地，第一電阻的始端接電源VDD;第一電阻、第二電阻的共連點(diǎn)A連接至運(yùn)算放大器的正向輸入端，運(yùn)算放大器的反向輸入端經(jīng)第四電阻連接至比較器的正向輸入端，運(yùn)算放大器的輸出端經(jīng)第一開(kāi)關(guān)連接至比較器的反向輸入端；第二電阻、第三電阻的共連點(diǎn)經(jīng)第二開(kāi)關(guān)連接至比較器的反向輸入端；
[0006]比較器的正向輸入端經(jīng)第六電阻與NMOS管的漏極連接，同時(shí)還經(jīng)第五電阻與PMOS管的漏極連接；NM0S管的源極接地，柵極接至第二反相器的輸出端；PM0S管的源極連接至電源，柵極連接至第二反相器的輸出端；比較器的輸出端經(jīng)一觸發(fā)電路正反饋輸出振蕩時(shí)鐘CLK。
[0007]所述第一運(yùn)算放大器的輸出端C經(jīng)第一電容反饋連接至第一運(yùn)算放大器的反向輸入端。
[0008]所述比較器的正向輸入端與同時(shí)經(jīng)第二電容接地。
[0009]所述觸發(fā)電路由第一反相器、第二反相器、第一或非門(mén)和第二或非門(mén)構(gòu)成；第一反相器的輸入端、第一或非門(mén)的第一輸入端共連到比較器的輸出端，第一反相器的輸出端連接至第二或非門(mén)的第二輸入端，第二或非門(mén)的輸出端連接至第二或非門(mén)的第二輸入端，第一或非門(mén)的輸出端連接至第二或非門(mén)的第一輸入端；第一或非門(mén)的輸出端同時(shí)連接至第二反相器的輸入端，第二反相器的輸出端輸出振蕩時(shí)鐘CLK。
[0010]本發(fā)明所達(dá)到的有益效果:
[0011]本發(fā)明通過(guò)脈沖發(fā)生和頻率一電壓實(shí)現(xiàn)了片上CMOS振蕩器的低溫漂，電路結(jié)構(gòu)簡(jiǎn)單，溫漂低，工藝可移植性強(qiáng)。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0012]圖1是本發(fā)明CMOS振蕩器電路；
[0013]圖2(a)是B點(diǎn)和P(CLK)的波形(溫度變化導(dǎo)致比較器延遲時(shí)間的增加)；
[0014]圖2(b)是B點(diǎn)和P(CLK)的波形(溫度變化導(dǎo)致比較器延遲時(shí)間的減小)。

【具體實(shí)施方式】
[0015]下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步描述。以下實(shí)施例僅用于更加清楚地說(shuō)明本發(fā)明的技術(shù)方案，而不能以此來(lái)限制本發(fā)明的保護(hù)范圍。
[0016]1.電路結(jié)構(gòu)
[0017]本發(fā)明實(shí)施例1如圖1、圖2(a)、圖2(b)所示，它是基于比較器雙閾值的控制實(shí)現(xiàn)。
[0018]電阻R1、R2、R3依次串聯(lián)后，電阻R3的末端接地，電阻Rl的始端接電源VDD，電阻Rl、R2的共連點(diǎn)A連接至運(yùn)算放大器Al的正向輸入端，運(yùn)算放大器Al的輸出端C經(jīng)電容Cl連接至運(yùn)算放大器Al的反向輸入端，同時(shí)，運(yùn)算放大器Al的反向輸入端經(jīng)電阻R4連接至比較器A2的正向輸入端B，運(yùn)算放大器Al的輸出端C經(jīng)開(kāi)關(guān)Kl連接至比較器A2的反向輸入端。電阻R2、R3的共連點(diǎn)D經(jīng)開(kāi)關(guān)K2連接至比較器A2的反向輸入端。
[0019]比較器A2的正向輸入端B與經(jīng)電容C2接地，同時(shí)經(jīng)電阻R6與NMOS管Ml的漏極連接，同時(shí)還經(jīng)電阻R5與PMOS管M2的漏極連接；NM0S管Ml的源極接地，柵極接至反相器INV2的輸出端P。PMOS管M2的源極連接至電源VDD，柵極連接至反相器INV2的輸出端P。比較器A2的輸出端分別與反相器INVl的輸入端、或非門(mén)NORl的第一輸入端連接,反相器INVl的輸出端連接至或非門(mén)N0R2的第二輸入端，或非門(mén)N0R2的輸出端連接至或非門(mén)NORl的第二輸入端，或非門(mén)NORl的輸出端連接至或非門(mén)N0R2的第一輸入端。或非門(mén)NORl的輸出端同時(shí)連接至反相器INV2的輸入端，反相器INV2的輸出端P輸出振蕩時(shí)鐘CLK。
[0020]電阻R5和電容C2決定充電時(shí)間，電阻R6和電容C2決定放電時(shí)間。
[0021]比較器A2的雙閾值電壓分別為VT+ = VC, VT- = VD，且VT+>VT_。
[0022]振蕩時(shí)鐘CLK為低，開(kāi)關(guān)Kl導(dǎo)通，開(kāi)關(guān)K2斷開(kāi)；振蕩時(shí)鐘CLK為高，開(kāi)關(guān)Kl斷開(kāi)，開(kāi)關(guān)K2導(dǎo)通。
[0023](I)當(dāng)P點(diǎn)電壓CLK為低，開(kāi)關(guān)Kl導(dǎo)通，電源通過(guò)電阻R5對(duì)電容C2充電，B點(diǎn)電壓逐漸升高，直到VB>VC，CLK輸出為高，此時(shí)開(kāi)關(guān)K2導(dǎo)通，電容C2通過(guò)電阻R6對(duì)地開(kāi)始放電。B點(diǎn)電壓逐漸降低，直到VB〈VD，CLK輸出為低，開(kāi)關(guān)Kl導(dǎo)通。此過(guò)程反復(fù)循環(huán)，CLK輸出振蕩方波。
[0024](2)由反相器INV1、INV2、或非門(mén)NORl和N0R2構(gòu)成的觸發(fā)器，形成正反饋，加速比較器A2翻轉(zhuǎn)。
[0025](3)當(dāng)溫度變化導(dǎo)致比較器A2延遲時(shí)間發(fā)生變化時(shí)，振蕩周期變化，則反饋閾值電壓VC發(fā)生變化，進(jìn)而對(duì)振蕩周期進(jìn)行補(bǔ)償。
[0026]以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變形，這些改進(jìn)和變形也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種低溫漂CMOS振蕩器電路，其特征是，第一電阻、第二電阻、第三電阻依次串聯(lián)后，第三電阻的末端接地，第一電阻的始端接電源VDD;第一電阻、第二電阻的共連點(diǎn)A連接至運(yùn)算放大器的正向輸入端，運(yùn)算放大器的反向輸入端經(jīng)第四電阻連接至比較器的正向輸入端，運(yùn)算放大器的輸出端經(jīng)第一開(kāi)關(guān)連接至比較器的反向輸入端；第二電阻、第三電阻的共連點(diǎn)經(jīng)第二開(kāi)關(guān)連接至比較器的反向輸入端； 比較器的正向輸入端經(jīng)第六電阻與NMOS管的漏極連接，同時(shí)還經(jīng)第五電阻與PMOS管的漏極連接；NM0S管的源極接地，柵極接至第二反相器的輸出端；PM0S管的源極連接至電源，柵極連接至第二反相器的輸出端；比較器的輸出端經(jīng)一觸發(fā)電路正反饋輸出振蕩時(shí)鐘CLK。
2.根據(jù)權(quán)利要求1所述低溫漂CMOS振蕩器電路，其特征是，所述第一運(yùn)算放大器的輸出端C經(jīng)第一電容反饋連接至第一運(yùn)算放大器的反向輸入端。
3.根據(jù)權(quán)利要求1所述低溫漂CMOS振蕩器電路，其特征是，所述比較器的正向輸入端與同時(shí)經(jīng)第二電容接地。
4.根據(jù)權(quán)利要求1所述低溫漂CMOS振蕩器電路，其特征是，所述觸發(fā)電路由第一反相器、第二反相器、第一或非門(mén)和第二或非門(mén)構(gòu)成；第一反相器的輸入端、第一或非門(mén)的第一輸入端共連到比較器的輸出端，第一反相器的輸出端連接至第二或非門(mén)的第二輸入端，第二或非門(mén)的輸出端連接至第二或非門(mén)的第二輸入端，第一或非門(mén)的輸出端連接至第二或非門(mén)的第一輸入端；第一或非門(mén)的輸出端同時(shí)連接至第二反相器的輸入端，第二反相器的輸出端輸出振蕩時(shí)鐘CLK。
【文檔編號(hào)】H03B5/04GK104320085SQ201410658573
【公開(kāi)日】2015年1月28日 申請(qǐng)日期:2014年11月18日 優(yōu)先權(quán)日:2014年11月18日
【發(fā)明者】劉小淮, 陳遠(yuǎn)金, 張謹(jǐn), 張紫乾, 白濤 申請(qǐng)人:中國(guó)兵器工業(yè)集團(tuán)第二一四研究所蘇州研發(fā)中心