一種用于晶體管開(kāi)關(guān)的過(guò)壓保護(hù)電路及方法
【專(zhuān)利摘要】公開(kāi)了一種用于晶體管開(kāi)關(guān)的過(guò)壓保護(hù)電路，包括誤差檢測(cè)電路、驅(qū)動(dòng)電路和負(fù)載調(diào)整電路。誤差檢測(cè)電路，具有第一輸入端、第二輸入端和輸出端，其第一輸入端耦接至晶體管開(kāi)關(guān)的輸出端，其第二輸入端接收參考信號(hào)，其輸出端提供誤差放大信號(hào)。驅(qū)動(dòng)電路，具有電源端、輸入端、輸出端與接地端，若參考信號(hào)與誤差檢測(cè)電路第一端電壓之差小于第一誤差，驅(qū)動(dòng)電路增大晶體管開(kāi)關(guān)的導(dǎo)通電阻。負(fù)載調(diào)整電路，具有電源端、輸入端、輸出端與接地端，若參考信號(hào)與誤差檢測(cè)電路第一端電壓之差小于第二誤差，負(fù)載調(diào)整電路在晶體管開(kāi)關(guān)的輸出端與負(fù)載調(diào)整電路接地端之間提供第一電阻，其中第二誤差大于第一誤差。
【專(zhuān)利說(shuō)明】 —種用于晶體管開(kāi)關(guān)的過(guò)壓保護(hù)電路及方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施例涉及電子電路，更具體但是并非排它地涉及一種用于晶體管開(kāi)關(guān)的過(guò)壓保護(hù)電路。

【背景技術(shù)】
[0002]晶體管在電子電路中經(jīng)常作為開(kāi)關(guān)使用，例如USB開(kāi)關(guān)。圖1示出一款現(xiàn)有的電子開(kāi)關(guān)系統(tǒng)10的電路不意圖。電子開(kāi)關(guān)系統(tǒng)10包括NMOS晶體管開(kāi)關(guān)NI (以下簡(jiǎn)稱(chēng)晶體管NI)、開(kāi)關(guān)S1、電流源Il和輸出電容CO。晶體管NI具有供電端IN、輸出端OUT和控制端CTL,其供電端接收供電電壓VIN，其輸出端提供輸出電壓V0UT。開(kāi)關(guān)SI，具有第一端和第二端，其第一端耦接至晶體管NI的控制端CTL，其第二端耦接至接地端。第一電流源II，具有第一端和第二端，其第一端耦接至第一電源端SP1，其第二端耦接至晶體管NI的控制端CTL0輸出電容CO，具有第一端和第二端，其第一端耦接至晶體管NI的輸出端0UT，其第二端耦接至接地端GND。第一電源端SPl通常實(shí)接收一個(gè)高于供電電壓VIN的第一電壓VSP以使得晶體管NI可以完全導(dǎo)通，例如VSP = VIN+5,或者可以通過(guò)一個(gè)2倍電荷泵提供VSP= 2XVIN。當(dāng)?shù)谝婚_(kāi)關(guān)SI導(dǎo)通時(shí)，晶體管NI的控制端CTL為低電勢(shì)，晶體管NI關(guān)斷。當(dāng)?shù)谝婚_(kāi)關(guān)SI關(guān)斷時(shí)，第一電流源Il將晶體管NI的控制端充電至第一電壓VSP，使得晶體管NI完全導(dǎo)通，輸出電壓VOUT近似等于供電電壓VIN。
[0003]由于USB協(xié)議為通用標(biāo)準(zhǔn)協(xié)議，其工作條件相對(duì)比較穩(wěn)定，供電電壓為+5V，但由于電路失效或者電網(wǎng)電壓的不穩(wěn)定等容易引起的供電電壓VIN的升高導(dǎo)致輸出電壓VOUT被動(dòng)升高，這往往會(huì)很容易將外接的USB設(shè)備損壞。另外，輸出負(fù)載電流減小等原因，可以可能造成輸出電壓VOUT被動(dòng)升高。所以有必要進(jìn)行研究開(kāi)發(fā)，提供一種保護(hù)晶體管開(kāi)關(guān)，尤其是用于USB接口過(guò)壓保護(hù)電路。


【發(fā)明內(nèi)容】

[0004]針對(duì)現(xiàn)有技術(shù)中的一個(gè)或多個(gè)問(wèn)題，本發(fā)明提供了一種用于晶體管開(kāi)關(guān)的過(guò)壓保護(hù)電路。
[0005]在本發(fā)明的一個(gè)方面，提出了一種用于晶體管開(kāi)關(guān)的過(guò)壓保護(hù)電路，所述晶體管開(kāi)關(guān)具有輸入端、輸出端和控制端，所述過(guò)壓保護(hù)電路包括:誤差檢測(cè)電路，具有第一輸入端、第二輸入端和輸出端，其第一輸入端耦接至所述晶體管開(kāi)關(guān)的輸出端，其第二輸入端接收參考信號(hào)，其輸出端提供誤差放大信號(hào)；驅(qū)動(dòng)電路，具有電源端、輸入端、輸出端與接地端，其輸入端耦接至所述誤差檢測(cè)電路輸出端，其輸出端耦接至所述晶體管開(kāi)關(guān)的控制端，若所述參考信號(hào)與所述誤差檢測(cè)電路第一端電壓之差小于第一誤差，所述驅(qū)動(dòng)電路增大所述晶體管開(kāi)關(guān)的導(dǎo)通電阻；以及負(fù)載調(diào)整電路，具有電源端、輸入端、輸出端與接地端，其輸入端耦接至所述誤差檢測(cè)電路的輸出端，其輸出端耦接至所述晶體管開(kāi)關(guān)的輸出端，若所述參考信號(hào)與所述誤差檢測(cè)電路第一端電壓之差小于第二誤差，所述負(fù)載調(diào)整電路在晶體管開(kāi)關(guān)的輸出端與所述負(fù)載調(diào)整電路接地端之間提供第一電阻，其中所述第二誤差大于所述第一誤差。
[0006]在本發(fā)明的一個(gè)方面，提出了一種用于晶體管開(kāi)關(guān)的過(guò)壓保護(hù)方法，所述晶體管開(kāi)關(guān)具有輸入端、輸出端和控制端，所述過(guò)壓保護(hù)方法包括:若所述晶體管開(kāi)關(guān)輸出端電壓高于第一閾值電壓，在晶體管開(kāi)關(guān)的輸出端與接地端之間提供第一導(dǎo)通電阻；以及若所述晶體管開(kāi)關(guān)輸出端電壓高于第二閾值電壓，增大所述晶體管開(kāi)關(guān)的導(dǎo)通電阻以鉗位所述晶體管開(kāi)關(guān)輸出端電壓，其中所述第二閾值電壓大于所述第一閾值電壓。
[0007]利用本發(fā)明實(shí)施例，可以在晶體管開(kāi)關(guān)的供電端供電電壓過(guò)高等情況發(fā)生時(shí)，快速地將晶體管開(kāi)關(guān)的輸出端電壓箝位在設(shè)定電壓附近。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0008]下列附圖涉及有關(guān)本發(fā)明非限制性和非窮舉性的實(shí)施例的描述。除非另有說(shuō)明，否則同樣的數(shù)字和符號(hào)在整個(gè)附圖中代表同樣或相似的部分。附圖無(wú)需按比例畫(huà)出。另外，圖中所示相關(guān)部分尺寸可能不同于說(shuō)明書(shū)中敘述的尺寸。為更好地理解本發(fā)明，下述細(xì)節(jié)描述以及附圖將被提供以作為參考。
[0009]圖1示出一款現(xiàn)有的電子開(kāi)關(guān)系統(tǒng)10的電路示意圖；
[0010]圖2不出一款根據(jù)本發(fā)明一個(gè)實(shí)施例的電子開(kāi)關(guān)系統(tǒng)20的電路不意圖；
[0011]圖3示出一款根據(jù)本發(fā)明一個(gè)實(shí)施例的電子開(kāi)關(guān)系統(tǒng)30的電路示意圖；以及
[0012]圖4不出一款根據(jù)本發(fā)明一個(gè)實(shí)施例的電子開(kāi)關(guān)系統(tǒng)40的電路不意圖。
[0013]不同附圖中相同的標(biāo)記表示相同或相似的特征。

【具體實(shí)施方式】
[0014]在下文所述的特定實(shí)施例代表本發(fā)明的示例性實(shí)施例，并且本質(zhì)上僅為示例說(shuō)明而非限制。在說(shuō)明書(shū)中，提及“一個(gè)實(shí)施例”或者“實(shí)施例”意味著結(jié)合該實(shí)施例所描述的特定特征、結(jié)構(gòu)或者特性包括在本發(fā)明的至少一個(gè)實(shí)施例中。術(shù)語(yǔ)“在一個(gè)實(shí)施例中”在說(shuō)明書(shū)中各個(gè)位置出現(xiàn)并不全部涉及相同的實(shí)施例，也不是相互排除其他實(shí)施例或者可變實(shí)施例。本說(shuō)明書(shū)中公開(kāi)的所有特征，或公開(kāi)的所有方法或過(guò)程中的步驟，除了互相排斥的特征和/或步驟以外，均可以以任何方式組合。
[0015]下面將參考附圖詳細(xì)說(shuō)明本發(fā)明的【具體實(shí)施方式】。貫穿所有附圖相同的附圖標(biāo)記表示相同的部件或特征。
[0016]圖2示出一款根據(jù)本發(fā)明的一個(gè)實(shí)施例的電子開(kāi)關(guān)系統(tǒng)20的電路示意圖。電子開(kāi)關(guān)系統(tǒng)20包括NMOS晶體管NI和過(guò)壓保護(hù)電路200。過(guò)壓保護(hù)電路200包括誤差檢測(cè)電路201和驅(qū)動(dòng)電路202。
[0017]誤差檢測(cè)電路201，具有第一輸入端、第二輸入端和輸出端，其第一輸入端耦接至晶體管NI的輸出端，其第二輸入端接收參考電壓VREF，其輸出端提供誤差放大信號(hào)VEA。在一個(gè)實(shí)施例中，誤差檢測(cè)電路201可以包括誤差放大器EAl。驅(qū)動(dòng)電路202，包括第一晶體管Ml和第一電流源II。第一晶體管M1，具有第一端、第二端和控制端，其第二端耦接至接地端GND，其第一端耦接至晶體管NI的控制端CTL，其控制端耦接至誤差檢測(cè)電路201輸出端以接收誤差放大信號(hào)VEA。第一電流源11，具有第一端和第二端，其第一端耦接至第一電源端SPl以接收第一電壓VSP，其第二端耦接至晶體管NI的控制端CTL。
[0018]當(dāng)供電電壓VIN較小時(shí)候，輸出電壓VOUT遠(yuǎn)低于參考電壓VREF，誤差放大器EAl輸出低電平，第一晶體管Ml關(guān)斷,第一電流源Il將晶體管開(kāi)關(guān)Ml的控制端充電至第一電壓VSP，晶體管NI保持完全開(kāi)啟。
[0019]當(dāng)供電電壓VIN不斷增加使得輸出電壓VOUT逐漸增大至接近參考電壓VREF時(shí)，第一晶體管Ml逐漸開(kāi)啟，使得晶體管NI控制端CTL電壓降低，晶體管開(kāi)關(guān)Ml導(dǎo)通電阻增大，從而使得輸出端電壓VOUT保持在參考電壓VREF附近。過(guò)壓保住之前，晶體管NI處于開(kāi)環(huán)狀態(tài)，保持完全開(kāi)啟。過(guò)壓保護(hù)開(kāi)始后，晶體管開(kāi)關(guān)N1、誤差檢測(cè)電路201和驅(qū)動(dòng)電路202組成負(fù)反饋環(huán)路鉗位輸出電壓V0UT。
[0020]過(guò)壓保護(hù)時(shí)，晶體管開(kāi)關(guān)N1、誤差檢測(cè)電路201和驅(qū)動(dòng)電路202組成負(fù)反饋環(huán)路，該環(huán)路包括一個(gè)主極點(diǎn)和兩個(gè)次極點(diǎn)。通常主極點(diǎn)位于晶體管NI的控制端CTL，次極點(diǎn)位于晶體管開(kāi)關(guān)NI輸出端OUT和誤差檢測(cè)電路201輸出端。為了穩(wěn)定環(huán)路，兩個(gè)次極點(diǎn)都需要被設(shè)定在頻率很高的位置?？梢酝ㄟ^(guò)采用低增益放大器的方法(低增益通常表征低輸出電阻)將誤差檢測(cè)電路201輸出端的次極點(diǎn)設(shè)置在高頻。通常將誤差放大器EAl的電壓增益設(shè)置在100以下，最好只有10至20倍。在重載下，由于輸出等效電阻較小，晶體管開(kāi)關(guān)NI輸出端OUT的極點(diǎn)被自動(dòng)設(shè)置在高頻，不會(huì)影響環(huán)路穩(wěn)定性。而在輕負(fù)載下，由于輸出等效電阻較大，晶體管開(kāi)關(guān)NI輸出端OUT的極點(diǎn)進(jìn)入低頻，影響環(huán)路穩(wěn)定性。即，圖1所示的過(guò)壓保護(hù)電路200在輕負(fù)載下很容易導(dǎo)致環(huán)路不穩(wěn)定。另外，在輕載下，需要很長(zhǎng)的建立時(shí)間才可以讓輸出電壓VOUT穩(wěn)定在參考電壓VREF附件。為此，
[0021]圖3示出一款根據(jù)本發(fā)明的一個(gè)實(shí)施例的電子開(kāi)關(guān)系統(tǒng)30的電路示意圖。晶體管開(kāi)關(guān)30包括NMOS晶體管NI和過(guò)壓保護(hù)電路300。過(guò)壓保護(hù)電路300包括誤差檢測(cè)電路201、驅(qū)動(dòng)電路202和負(fù)載調(diào)整電路301。負(fù)載調(diào)整電路301具有電源端、輸入端、輸出端與接地端，其輸入端耦接至誤差檢測(cè)電路201的輸出端，其輸出端耦接至晶體管NI的輸出端0UT，若參考信號(hào)VREF與誤差檢測(cè)電路201第一端電壓(輸出電壓VOUT或者通過(guò)電阻分壓計(jì)采樣輸出電壓V0UT)之差小于第二誤差時(shí)，負(fù)載調(diào)整電路301在晶體管開(kāi)關(guān)的輸出端OUT與負(fù)載調(diào)整電路接地端GND之間提供第一電阻。誤差檢測(cè)電路201第一端可以直接電連接至晶體管NI的輸出端0UT，還可以通過(guò)電阻分壓計(jì)耦接至晶體管NI的輸出端0UT，為方便闡述，以下假定誤差檢測(cè)電路201第一端直接電連接至晶體管NI的輸出端OUT。
[0022]當(dāng)供電電壓VIN較小時(shí)候，輸出電壓VOUT遠(yuǎn)低于參考電壓VREF，誤差放大器EAl輸出低電平，第一晶體管Ml關(guān)斷,第一電流源Il將第一晶體管開(kāi)關(guān)Ml的控制端CTL充電至第一電壓VSP，晶體管開(kāi)關(guān)NI保持開(kāi)啟。
[0023]當(dāng)供電電壓VIN不斷增加使得輸出電壓VOUT逐漸增大，當(dāng)輸出電壓VOUT增大到第一閾值電壓(例如VOUT = VREF-0.01)，即當(dāng)參考信號(hào)VREF與誤差檢測(cè)電路201第一端電壓之差小于第二誤差時(shí)(例如10mV，即VOUT = VREF-0.01)，負(fù)載調(diào)整電路301在晶體管NI的輸出端OUT與負(fù)載調(diào)整電路301接地端GND之間提供第一導(dǎo)通電阻。負(fù)載調(diào)整電路301對(duì)晶體管NI的輸出端OUT放電，即給輸出端OUT增加了另一放電通路，或者說(shuō)減小了輸出等效電阻。通常，新增放電通路的等效電阻為幾十歐姆，依經(jīng)驗(yàn)，電阻介于10之100歐姆之間效果較好。
[0024]供電電壓VIN不斷增加使得輸出電壓VOUT繼續(xù)增大，當(dāng)輸出電壓VOUT增大到第二閾值電壓(例如VOUT = VREF-0.005)，即當(dāng)參考電壓VREF與誤差檢測(cè)電路201第一端電壓之差小于第二誤差時(shí)(例如5mV，即VOUT = VREF-0.005)，驅(qū)動(dòng)電路202增大晶體管NI的導(dǎo)通電阻，從而使得輸出電壓VOUT被箝位在VREF附近。由于輸出等效電阻減小，輸出端OUT的極點(diǎn)被推至高頻，晶體管開(kāi)關(guān)N1、誤差檢測(cè)電路201和驅(qū)動(dòng)電路202組成環(huán)路穩(wěn)定性得到提高，可以快速地將輸出電壓VOUT箝位在VREF附近。由于采用的誤差放大器EAl是低增益放大器，輸出電壓VOUT可能超過(guò)參考電壓VREF，即參考電壓VREF與誤差檢測(cè)電路201第一端電壓之差可能小于零。
[0025]根據(jù)根據(jù)誤差放大器的電壓增益，本領(lǐng)域技術(shù)人員可以很容易的根據(jù)誤差放大信號(hào)VEA設(shè)置第一誤差和第二誤差。
[0026]根據(jù)本發(fā)明一個(gè)實(shí)施例，負(fù)載調(diào)整電路301包括第二晶體管M2、第二電流源12和放電電路302。第二晶體管M2，具有第一端、第二端和控制端，其第二端耦接至接地端GND，其控制端耦接至誤差檢測(cè)電路201輸出端。第二電流源12，具有第一端、第二端，其第一端耦接至所第二電源端SP2，其第一端耦接至所第二晶體管M2第二端。在一個(gè)實(shí)施例中，第二電源端SP2接收輸入電壓VIN。放電電路301，具有第一端、第二端和控制端，其第一端耦接至接地端，其第二端耦接至晶體管NI輸出端0UT，其控制端耦接至第二電流源12第二端。在一個(gè)實(shí)施例中，放電電路301包括第三晶體管M3和第一電阻Rl。第三晶體管M3,可以是PMOS晶體管，具有第一端、第二端和控制端，其第二端耦接至接地端GND，其控制端耦接至第二電流源12第二端。第三晶體管M3，還可以是NMOS晶體管，但須在其控制端和第二電流源12之間增加I個(gè)反相器。第一電阻R1，具有第一端和第二端，其第一端耦接至第三晶體管M3的第一端，其第二端耦接至晶體管開(kāi)關(guān)Ml輸出端OUT。本領(lǐng)域的技術(shù)人員，還可以在第三晶體管M3的控制端和第二電流源12之間增加幾個(gè)反相器以整形獲取更加完美的數(shù)字信號(hào)。
[0027]本領(lǐng)域的技術(shù)人員，可以通過(guò)靈活設(shè)計(jì)第一電流源I1、第二電流源12、第一晶體管Ml、第二晶體管M2和第一誤差放大器EAl放大倍數(shù)而確定第一誤差和第二誤差的數(shù)值。特別地，為確保第一誤差小于第二誤差，即負(fù)載調(diào)整電路301需在驅(qū)動(dòng)電路201調(diào)整晶體管NI的導(dǎo)通電阻之前減小等效輸出電阻，可以采用以下辦法:若第一晶體管Ml與第二晶體管M2是尺寸匹配的晶體管，第一電流源Il的電流大于第二電流源12電流；若第一電流源Il與第二電流源12是匹配電流源(電流相等)，第一晶體管Ml溝道寬長(zhǎng)比小于第二晶體管M2的溝道寬長(zhǎng)比。
[0028]本發(fā)明不僅可以用于NMOS作為晶體管開(kāi)關(guān)的晶體管開(kāi)關(guān)電路，還可以用于PM0S、NPN、PNP等晶體管作為晶體管開(kāi)關(guān)。圖4示出一款根據(jù)本發(fā)明的一個(gè)實(shí)施例的電子開(kāi)關(guān)系統(tǒng)40的電路不意圖。電子開(kāi)關(guān)系統(tǒng)40包括PMOS晶體管Pl和過(guò)壓保護(hù)電路400。晶體管Pl具有供電端IN、輸出端OUT和控制端CTL，其供電端接收供電電壓VIN，其輸出端提供輸出電壓VOUT。過(guò)壓保護(hù)電路400包括誤差檢測(cè)電路201、驅(qū)動(dòng)電路401和負(fù)載調(diào)整電路301。驅(qū)動(dòng)電路401包括,第一晶體管Ml、第一電流鏡402和第一電流源II。第一晶體管Ml,具有第一端、第二端和控制端，其第二端耦接至接地端，其控制端耦接至誤差檢測(cè)電路201的輸出端；第一電流鏡402，具有第一端、第二端和電源端，其第一端耦接至第一晶體管Ml第一端，其電源端耦接至第三電源端SP3，其第二端耦接至晶體管Pl的控制端，配置為鏡像第一晶體管Ml的電流。在一個(gè)實(shí)施例中，第三電源端SP3接收輸入電壓VIN。第一電流源II，具有第一端和第二端，其第一端耦接至第一電流鏡402的第二端，其第二端耦接至接地端。
[0029]過(guò)壓保護(hù)電路400保護(hù)原理與過(guò)壓保護(hù)電路300工作原理相似，其區(qū)別在于當(dāng)輸出電壓VOUT較低時(shí)，第一電流源Il對(duì)晶體管開(kāi)關(guān)Pl控制端放電。當(dāng)參考信號(hào)VREF與誤差檢測(cè)電路201第一端電壓之差小于第二誤差時(shí)(例如1mV)，負(fù)載調(diào)整電路301在晶體管開(kāi)關(guān)的輸出端與負(fù)載調(diào)整電路接地端之間提供第一導(dǎo)通電阻。當(dāng)參考信號(hào)VREF與誤差檢測(cè)電路201第一端電壓之差小于第一誤差，驅(qū)動(dòng)電路400通過(guò)對(duì)晶體管開(kāi)關(guān)Pl控制端充電增大晶體管Pl的導(dǎo)通電阻。
[0030]本發(fā)明提供了一種用于晶體管開(kāi)關(guān)的過(guò)壓保護(hù)方法，包括:若晶體管開(kāi)關(guān)NI輸出端電壓VOUT高于第一閾值電壓(例如V0UT>VREF-0.01)，在晶體管開(kāi)關(guān)NI的輸出端OUT與接地端之間提供第一導(dǎo)通電阻；以及若所述晶體管開(kāi)關(guān)NI輸出端電壓高于第二閾值電壓(例如V0UT>VREF-0.005)，增大晶體管開(kāi)關(guān)NI的導(dǎo)通電阻以鉗位所述晶體管開(kāi)關(guān)輸出端電壓，其中所述第二閾值電壓大于所述第一閾值電壓。
[0031]盡管本發(fā)明已經(jīng)結(jié)合其具體示例性實(shí)施方式進(jìn)行了描述，很顯然的是，多種備選、修改和變形對(duì)于本領(lǐng)域技術(shù)人員是顯而易見(jiàn)的。由此，在此闡明的本發(fā)明的示例性實(shí)施方式是示意性的而并非限制性?？梢栽诓幻撾x本發(fā)明的精神和范圍的情況下作出修改。
[0032]在本公開(kāi)內(nèi)容中所使用的量詞“一個(gè)”、“一種”等不排除復(fù)數(shù)。文中的“第一”、“第二”等僅表示在實(shí)施例的描述中出現(xiàn)的先后順序，以便于區(qū)分類(lèi)似部件?！暗谝弧薄ⅰ暗诙痹跈?quán)利要求書(shū)中的出現(xiàn)僅為了便于對(duì)權(quán)利要求的快速理解而不是為了對(duì)其進(jìn)行限制。權(quán)利要求書(shū)中的任何附圖標(biāo)記都不應(yīng)解釋為對(duì)范圍的限制。
【權(quán)利要求】
1.一種用于晶體管開(kāi)關(guān)的過(guò)壓保護(hù)電路，所述晶體管開(kāi)關(guān)具有輸入端、輸出端和控制端，所述過(guò)壓保護(hù)電路包括: 誤差檢測(cè)電路，具有第一輸入端、第二輸入端和輸出端，其第一輸入端耦接至所述晶體管開(kāi)關(guān)的輸出端，其第二輸入端接收參考信號(hào)，其輸出端提供誤差放大信號(hào)； 驅(qū)動(dòng)電路，具有電源端、輸入端、輸出端與接地端，其輸入端耦接至所述誤差檢測(cè)電路輸出端，其輸出端耦接至所述晶體管開(kāi)關(guān)的控制端，若所述參考信號(hào)與所述誤差檢測(cè)電路第一端電壓之差小于第一誤差，所述驅(qū)動(dòng)電路增大所述晶體管開(kāi)關(guān)的導(dǎo)通電阻；以及 負(fù)載調(diào)整電路，具有電源端、輸入端、輸出端與接地端，其輸入端耦接至所述誤差檢測(cè)電路的輸出端，其輸出端耦接至所述晶體管開(kāi)關(guān)的輸出端，若所述參考信號(hào)與所述誤差檢測(cè)電路第一端電壓之差小于第二誤差，所述負(fù)載調(diào)整電路在晶體管開(kāi)關(guān)的輸出端與所述負(fù)載調(diào)整電路接地端之間提供第一導(dǎo)通電阻，其中所述第二誤差大于所述第一誤差。
2.根據(jù)權(quán)利要求1所述的過(guò)壓保護(hù)電路，其中，所述誤差檢測(cè)電路包括誤差放大器，所述誤差放大器電壓增益小于100。
3.根據(jù)權(quán)利要求1所述的過(guò)壓保護(hù)電路，其中，所述晶體管開(kāi)關(guān)是NMOS晶體管，所述驅(qū)動(dòng)電路包括: 第一體管，具有第一端、第二端和控制端，其第一端耦接至所述晶體管開(kāi)關(guān)的控制端，其第二端耦接至接地端，其控制端耦接至所述誤差檢測(cè)電路的輸出端；以及 第一電流源，具有第一端和第二端，其第一端耦接至第一電源端，其第二端耦接至所述第一晶體管的第二端。
4.根據(jù)權(quán)利要求3所述的過(guò)壓保護(hù)電路，其中，所述第一電源端電壓高于所述晶體管開(kāi)關(guān)輸入端電壓。
5.根據(jù)權(quán)利要求1所述的過(guò)壓保護(hù)電路，其中，所述晶體管開(kāi)關(guān)是PMOS晶體管，所述驅(qū)動(dòng)電路包括: 第一晶體管，具有第一端、第二端和控制端，其第二端耦接至接地端，其控制端耦接至所述誤差檢測(cè)電路的輸出端； 第一電流鏡，具有第一端、第二端和電源端，其第一端耦接至所述第一晶體管第一端，其電源端耦接至第二電源端，其第二端耦接至所述晶體管開(kāi)關(guān)的控制端，配置為鏡像所述第一晶體管的電流；以及 第一電流源，具有第一端和第二端，其第一端耦接至所述第一電流鏡的第二端，其第二端耦接至所述接地端。
6.根據(jù)權(quán)利要求3或5所述的過(guò)壓保護(hù)電路，其中，其中所述負(fù)載調(diào)整電路包括: 第二晶體管，具有第一端、第二端和控制端，其第二端耦接至所述接地端，其控制端耦接至所述誤差檢測(cè)電路的輸出端； 第二電流源，具有第一端、第二端，其第一端耦接至第二電源端，其第二端耦接至所第二晶體管第一端；以及 放電電路，具有第一端、第二端和控制端，其第一端耦接至所述接地端，其第二端耦接至所述晶體管開(kāi)關(guān)的輸出端，其控制端耦接至所述第二電流源第二端。
7.根據(jù)權(quán)利要求6所述的過(guò)壓保護(hù)電路，其中， 若所述第一晶體管與所述第二晶體管是尺寸匹配的晶體管，所述第一電流源電流大于所述第二電流源電流；若所述第一電流源與所述第二電流源是匹配電流源，所述第一晶體管溝道寬長(zhǎng)比小于所述第二晶體管溝道寬長(zhǎng)比。
8.根據(jù)權(quán)利要求1所述的過(guò)壓保護(hù)電路，其中，若所述參考信號(hào)與所述誤差檢測(cè)電路第一端電壓之差大于第二誤差，所述晶體管開(kāi)關(guān)完全導(dǎo)通；若所述參考信號(hào)與所述誤差檢測(cè)電路第一端電壓之差小于第二誤差，所述晶體管開(kāi)關(guān)的輸出端電壓被限制于設(shè)定電壓。
9.根據(jù)權(quán)利要求1所述的過(guò)壓保護(hù)電路用于USB接口過(guò)壓保護(hù)。
10.一種用于晶體管開(kāi)關(guān)的過(guò)壓保護(hù)方法，所述晶體管開(kāi)關(guān)具有輸入端、輸出端和控制端，所述過(guò)壓保護(hù)方法包括: 若所述晶體管開(kāi)關(guān)輸出端電壓高于第一閾值電壓，在晶體管開(kāi)關(guān)的輸出端與接地端之間提供第一導(dǎo)通電阻；以及 若所述晶體管開(kāi)關(guān)輸出端電壓高于第二閾值電壓，增大所述晶體管開(kāi)關(guān)的導(dǎo)通電阻以鉗位所述晶體管開(kāi)關(guān)輸出端電壓，其中所述第二閾值電壓大于所述第一閾值電壓。
【文檔編號(hào)】H03K17/082GK104410395SQ201410720399
【公開(kāi)日】2015年3月11日 申請(qǐng)日期:2014年12月1日 優(yōu)先權(quán)日:2014年12月1日
【發(fā)明者】陳長(zhǎng)江 申請(qǐng)人:成都芯源系統(tǒng)有限公司