高速可采集寬電壓范圍的數字采集器的制造方法
【專利摘要】本發(fā)明涉及數字采集【技術領域】，本發(fā)明具體公開了一種高速可采集寬電壓范圍的數字采集器。此裝置通過CPLD可編程邏輯器件8控制高速AD轉換器實現雙通道模擬電壓(-600V～+600V)的數據采集，同時將采集的數據存儲在數字存儲器9中以等待LVDS總線指令，從而將存儲數據傳輸到LVDS總線上。此裝置采用電壓衰減電路和基于模擬選擇開關和運算放大器的電壓調理電路，實現了寬范圍電壓的衰減和調理，大大提高了采集小信號的精度。此裝置采用光電隔離器對外部模擬量進行有效隔離，實現了對CPLD可編程邏輯器件的靜電保護。此裝置采用高速數字隔離器對采集通道數據進行有效隔離保護，提高了CPLD可編程邏輯器件對前端采集電路的抗干擾能力和采集通道間的抗干擾能力。
【專利說明】高速可采集寬電壓范圍的數字采集器

【技術領域】
[0001]本發(fā)明涉及數字采集【技術領域】，特別是指一種高速可采集寬電壓范圍的數字采集器。

【背景技術】
[0002]隨著計算機的廣泛應用和微電子學的高度發(fā)展，數字系統(tǒng)已被廣泛應用于國民經濟、國防建設與科學實驗的各個領域。和模擬系統(tǒng)相比，數字系統(tǒng)有精度高、穩(wěn)定性好等一系列優(yōu)點。外部世界各種被檢測量，如溫度、壓力、位移、流量、角度和位置等，通過相應的各種類型的傳感器轉換成進一步處理的物理量(一般為電壓或電流等信號)，數字系統(tǒng)將這些模擬信號轉換成便于存儲和處理的數字信號。
[0003]數據采集技術是信息科學的一個重要分支，與傳感技術、信號處理技術、計算機技術一起構成了現代檢測技術的基礎。在生產過程中，應用數據采集系統(tǒng)可對生產現場的工藝參數進行采集、監(jiān)控和記錄，為提高產品質量、降低成本提供信息。在科學研宄中，應用數據采集系統(tǒng)可獲得的大量動態(tài)信息，是研宄瞬間物理過程的有力工具。隨著科學技術的發(fā)展，各個方面的應用已對數據采集的采樣速度、采樣電壓范圍、分辨率、精度、接口能力及抗干擾能力等方面提出了越來越高的要求。


【發(fā)明內容】

[0004]本發(fā)明的目的是提供一種高速可采集寬電壓范圍的數字采集器，其克服了現有技術中所形成的采樣速度和精度低、采樣范圍窄、可靠性和擴展性差等不足，實現了雙通道、寬電壓范圍(-600V?+600V)的高速數據采集、存儲及傳輸，并采取多種措施提高了系統(tǒng)的可擴展性、抗干擾能力和可靠性。
[0005]為了實現上述目的，本發(fā)明采用了以下的技術方案:一種高速可采集寬電壓范圍的數字采集器，包括電壓衰減電路一、與電壓衰減電路一連接的電壓調理電路一、與電壓調理電路一連接的AD轉換電路一、與AD轉換電路一連接的數字隔離電路、與數字隔離電路連接的CPLD可編程邏輯器件、與CPLD可編程邏輯器件連接的光耦合隔離電路一、與光耦合隔離電路一連接的檔位選擇電路一；
[0006]還包括電壓衰減電路二、與電壓衰減電路二連接的電壓調理電路二、與電壓調理電路二連接的AD轉換電路二，AD轉換電路二與所述數字隔離電路連接，所述CPLD可編程邏輯器件上連接有光耦合隔離電路二，所述光耦合隔離電路二上連接有檔位選擇電路二 ；
[0007]所述CPLD可編程邏輯器件上連接有數字存儲器和LVDS收發(fā)器。
[0008]其中，所述CPLD可編程邏輯器件與所述LVDS收發(fā)器之間通過LVDS總線連接。
[0009]電壓衰減電路一和電壓衰減電路二將輸入范圍為-600V?+600V的電壓進行衰減以便后續(xù)電壓調理。電壓調理電路一和電壓調理電路二根據不用的檔位選擇信號將衰減后的電壓進行分檔并調理到AD轉換電路一和AD轉換電路二容許的輸入電壓范圍。AD轉換電路一和AD轉換電路二將調理后的模擬電壓轉換為數字信號。數字隔離電路對采集數據以及控制信號進行隔離處理，防止采集通道間信號干擾和前端采集電路對CPLD可編程邏輯器件的干擾。CPLD可編程邏輯器件一方面控制采集電壓的衰減比和采集速度，將采集數據傳送到數字存儲器中，另一方面等待LVDS總線指令，將存儲數據發(fā)送到LVDS總線上。數字存儲器與CPLD可編程邏輯器件通訊，實現采集數據的存儲。LVDS收發(fā)器是LVDS總線和CPLD可編程邏輯器件的通訊接口。檔位選擇電路一和檔位選擇電路二將檔位信號通過光耦合隔離電路一和光耦合隔離電路二發(fā)送到CPLD可編程邏輯器件中進行檔位的選擇控制。
[0010]本發(fā)明的有益效果是:本發(fā)明設計了一套高速寬電壓范圍的數字采集器，采樣速度達到20MSPS，采集電壓寬度達到-600V?+600V，具有高度隔離保護功能且易于擴展。具體的，本發(fā)明具有以下優(yōu)勢:
[0011]1、采用電壓衰減電路和基于模擬選擇開關和運算放大器的電壓調理電路，實現了寬范圍電壓的衰減和調理，大大提高了采集小信號的精度。
[0012]2、采用LVDS總線作為數據通訊總線，其速度高、噪聲低、成本低、抗噪聲能力強，提高采集數據傳輸速度的同時，增強了系統(tǒng)的抗噪聲能力和可擴展性；
[0013]3、采用光電隔離器對外部模擬量進行有效隔離，實現了對CPLD可編程邏輯器件的靜電保護；
[0014]4、采用高速數字隔離器對采集通道數據進行有效隔離保護，提高了 CPLD可編程邏輯器件對前端采集電路的抗干擾能力和采集通道間的抗干擾能力。

【專利附圖】

【附圖說明】
[0015]為了更清楚地說明本發(fā)明實施例技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明為了更清楚地說明本發(fā)明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0016]圖1為本發(fā)明的系統(tǒng)框圖；
[0017]圖2為本發(fā)明中電壓衰減電路一和電壓調理電路一的電路圖；
[0018]圖3為本發(fā)明中檔位選擇電路一和光耦合隔離電路一的電路圖；
[0019]圖中，1-電壓衰減電路一 ；2-電壓調理電路一 ；3_AD轉換電路一 ；4_電壓衰減電路二 ；5_電壓調理電路二 ；6-AD轉換電路二 ；7_數字隔離電路；8-CPLD可編程邏輯器件；9-數字存儲器；10-LVDS收發(fā)器；11-檔位選擇電路一 ；12_光耦合隔離電路一 ；13-檔位選擇電路二 ；14_光耦合隔離電路二。

【具體實施方式】
[0020]下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0021]一種如圖1、圖2及圖3所示的高速可采集寬電壓范圍的數字采集器，包括有電壓衰減電路一 1(由10個240ΚΩ，精度為千分之一的電阻組成)、電壓調理電路一 2(由高速CMOS模擬選擇開關74HC4052、高速運算放大器ADA4851以及外圍電阻組成)、AD轉換電路一 3 (由高帶寬、高速AD9200芯片以及外圍電容組成)、電壓衰減電路二 4 (由10個240K Ω，精度為千分之一的電阻組成)、電壓調理電路二 5 (由高速CMOS模擬選擇開關74HC4052、高速運算放大器ADA4851以及外圍電阻組成)、AD轉換電路二 6(由高帶寬、高速AD9200芯片以及外圍電容組成)、數字隔離電路7 (由8個高速數字隔離器ADUM3401組成)、CPLD可編程邏輯器件8 (EPM3256AQC208)、數字存儲器9 (IS61WV102416BLL) ,LVDS收發(fā)器10 (由4個DS26F31M驅動器和3個DS26F32M接收器組成)、檔位選擇電路一 11 (由旋鈕開關、電阻、電容和二極管組成)、光耦合隔離電路一 12(由光電隔離器PS2801-4組成)、檔位選擇電路二13 (由旋鈕開關、電阻、電容和二極管組成)、光耦合隔離電路二 14 (由光電隔離器PS2801-4組成)。
[0022]本發(fā)明中電壓衰減電路一 I將電壓范圍為-600V?+600V的電壓INVA衰減為-5V?+5V的電壓VA，發(fā)送到電壓調理電路一 2。
[0023]電壓調理電路一 2根據不用的檔位選擇信號PA_S0/PA_S1將-5V?+5V的電壓VA調理成O?+2V的電壓PVA，發(fā)送到AD轉換電路一 3。
[0024]AD轉換電路一 3通過PA_CLK時鐘將O?+2V的模擬電壓PVA轉換為數字信號PDA發(fā)送到數字隔離電路7。
[0025]電壓衰減電路二 4將電壓范圍為-600V?+600V的電壓INVB衰減為-5V?+5V的電壓VB，發(fā)送到電壓調理電路二 5。
[0026]電壓調理電路二 5根據不用的檔位選擇信號PB_S0/PB_S1將-5V?+5V的電壓VB調理成O?+2V的電壓PVB，發(fā)送到AD轉換電路二 6。
[0027]AD轉換電路二 6通過PB_CLK時鐘將O?+2V的模擬電壓PVB轉換為數字信號I3DB發(fā)送到數字隔離電路7。
[0028]數字隔離電路7將數字信號PDA和PDB進行隔離并傳送到CPLD可編程邏輯器件8，同時接收CPLD可編程邏輯器件8的控制信號KA/B進行隔離。
[0029]CPLD可編程邏輯器件8將數字隔離電路7的數字信號TODA/B存儲到數字存儲器9中，并通過LVDS收發(fā)器10傳輸到LVDS總線上；同時監(jiān)控來自檔位選擇電路一 11的信號NA和檔位選擇電路二 13的信號NB，對采集電壓進行合理的衰減控制；
[0030]數字存儲器9可通過信號DATA/ADDRESS與CPLD可編程邏輯器件8進行數據傳輸。
[0031]LVDS收發(fā)器10可通過CPLD可編程邏輯器件8將數字存儲器9中存儲的數據傳輸到LVDS總線上，也可接收LVDS總線上的數據存儲到數字存儲器9中。
[0032]檔位選擇電路一 11和檔位選擇電路二 13將檔位信號NA(NA_6V、NA_30V、NA_150V、NA_300V)和NB(NB_6V、NB_30V、NB_150V、NB_600V)通過光耦合隔離電路一 12和光耦合隔離電路二 14發(fā)送到CPLD可編程邏輯器件8中進行檔位的選擇控制。
[0033]以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
【權利要求】
1.一種高速可采集寬電壓范圍的數字采集器，其特征在于，包括電壓衰減電路一(I)、與電壓衰減電路一⑴連接的電壓調理電路一(2)、與電壓調理電路一⑵連接的AD轉換電路一(3)、與AD轉換電路一(3)連接的數字隔離電路(7)、與數字隔離電路(7)連接的CPLD可編程邏輯器件(8)、與CPLD可編程邏輯器件(8)連接的光耦合隔離電路一(12)、與光耦合隔離電路一(12)連接的檔位選擇電路一(11); 還包括電壓衰減電路二(4)、與電壓衰減電路二(4)連接的電壓調理電路二(5)、與電壓調理電路二(5)連接的AD轉換電路二(6)，AD轉換電路二(6)與所述數字隔離電路(7)連接，所述CPLD可編程邏輯器件(8)上連接有光耦合隔離電路二(14)，所述光耦合隔離電路二(14)上連接有檔位選擇電路二(13)； 所述CPLD可編程邏輯器件(8)上連接有數字存儲器(9)和LVDS收發(fā)器(10)。
2.根據權利要求1所述的高速可采集寬電壓范圍的數字采集器，其特征在于:所述CPLD可編程邏輯器件(8)與所述LVDS收發(fā)器(10)之間通過LVDS總線連接。
【文檔編號】H03M1/12GK104485959SQ201410753389
【公開日】2015年4月1日 申請日期:2014年12月10日 優(yōu)先權日:2014年12月10日
【發(fā)明者】王彥超, 孟凡軍, 鄭普超 申請人:孟凡軍