一種差分信號(hào)峰峰值檢測(cè)電路的制作方法
【專利摘要】本發(fā)明公開了一種差分信號(hào)峰峰值檢測(cè)電路。本電路先通過電阻提取輸入信號(hào)的共模電平Vcm，通過運(yùn)放緩沖產(chǎn)生峰峰值檢測(cè)電壓Vpp，此閾值電壓Vpp分別和差分輸入電壓VP和VN進(jìn)行比較，然后再通過共源極放大器對(duì)電容C0進(jìn)行充電或放電產(chǎn)生電壓Vc的值，最終產(chǎn)生峰峰值檢測(cè)結(jié)果Z。
【專利說明】一種差分信號(hào)峰峰值檢測(cè)電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明主要涉及電壓檢測(cè)電路的設(shè)計(jì)領(lǐng)域，特指一種差分信號(hào)峰峰值檢測(cè)電路。

【背景技術(shù)】
[0002] 在目前的模擬CMOS集成電路設(shè)計(jì)中，特別是射頻信號(hào)接收器中，由于需要對(duì)微弱 的射頻信號(hào)進(jìn)行量化，通常用高精度ADC將其量化成數(shù)字信號(hào)，由于射頻信號(hào)的變化范圍 通常較大，為了射頻前端信號(hào)滿足ADC動(dòng)態(tài)范圍，通常在ADC的前端都會(huì)增加一個(gè)可編程增 益放大器，其目的是根據(jù)射頻信號(hào)的幅度控制其增益，使得ADC的輸入落在其動(dòng)態(tài)范圍之 內(nèi)，從而降低對(duì)ADC的動(dòng)態(tài)范圍要求，減輕高精度ADC的設(shè)計(jì)壓力；但是ADC的輸入范圍是 有限的，可編程增益放大器的增益調(diào)整必須保證其輸出不會(huì)超過ADC的最大量化范圍，所 以通常會(huì)有一個(gè)判斷機(jī)制，即峰值檢測(cè)電路，用來判斷可編程增益放大器的輸出是否超出 ADC量化范圍，若沒有超出，則可以繼續(xù)增大可編程增益放大器的增益，以保證ADC達(dá)到最 佳性能，反之，若超出的ADC的量化范圍，則需要降低可編程增益放大器的增益，保證ADC不 會(huì)產(chǎn)生失真。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明要解決的問題就在于：針對(duì)現(xiàn)有技術(shù)存在的技術(shù)問題，提出一種差分信號(hào) 峰峰值檢測(cè)電路。
[0004] 本發(fā)明提出的解決方案為：本電路先通過電阻提取輸入信號(hào)的共模電平，通過 運(yùn)放緩沖產(chǎn)生峰峰值檢測(cè)電壓vpp，此閾值電壓Vpp分別和差分輸入電壓VVN進(jìn)行比較， 然后再通過共源極放大器對(duì)電容〇!進(jìn)行充電或放電產(chǎn)生電壓V。的值，最終產(chǎn)生峰峰值檢測(cè) 結(jié)果Zo

【專利附圖】

【附圖說明】
[0005] 圖1是本發(fā)明的電路原理示意圖；
[0006] 圖2是本發(fā)明的電路仿真結(jié)果示意圖；

【具體實(shí)施方式】
[0007] 以下將結(jié)合附圖和具體實(shí)施對(duì)本發(fā)明做進(jìn)一步詳細(xì)說明。
[0008] 如圖1所示，峰峰值檢測(cè)的閾值電壓

【權(quán)利要求】
1. 一種差分信號(hào)峰峰值檢測(cè)電路，其特征在于： Vp、Vw是待檢測(cè)的差分輸入電壓，分別連接到比較器CMP1和CMP2的負(fù)輸入端已電阻R1 和R2的一端，電阻R1和R2的另一端連接到AMP的正輸入端，AMP的負(fù)輸入端與其輸出短接， 并連接到電阻Rs的一端；電阻R3的另一端連接到電阻R4的一端W及CMP1和CMP2的正端， CMPi的輸出V。謹(jǐn)接到NMOS管M1的柵極，CMP2的輸出V。速接到NMOS管M2的柵極，NMOS管 Mi、M2的源極接地，且分別與偏置電流IC2組成共源極放大器，V。為共源極放大器的輸出；電 容C。的一端接電源，另一端接V。；V。接到反相器INV的輸入端，INV的輸出即差分信號(hào)峰 峰值檢測(cè)結(jié)果Z。
【文檔編號(hào)】H03K5/1532GK104467759SQ201410767119
【公開日】2015年3月25日 申請(qǐng)日期:2014年12月12日 優(yōu)先權(quán)日:2014年12月12日
【發(fā)明者】蔣仁杰 申請(qǐng)人:長沙景嘉微電子股份有限公司