一種全差分放大器輸出共模失調(diào)校正電路的制作方法
【專利摘要】本發(fā)明公開了一種帶輸出共模失調(diào)校正的增益可編程的全差分放大器。本電路由兩個單端放大器AMP1、AMP2以及一個電阻R0組成，通過改變運放內(nèi)的電阻R2、R3、R5、R6可以改變輸出共模電平，從而實現(xiàn)一種全差分放大器輸出共模失調(diào)校正。
【專利說明】-種全差分放大器輸出共模失調(diào)校正電路
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明主要涉及全差分放大器的設(shè)計領(lǐng)域，特指一種帶輸出共模失調(diào)校正的增益 可編程的全差分放大器。
【背景技術(shù)】
[0002] 在現(xiàn)在的模擬CMOS集成電路設(shè)計中，特別是射頻信號接收器中，由于需要對微弱 的射頻信號進(jìn)行量化，通常用ADC將其量化成數(shù)字信號，由于射頻信號的變化范圍通常較 大，為了達(dá)到ADC最好的特性，通常在ADC的前端都會增加一個可編程增益放大器，其目的 是根據(jù)射頻信號的幅度控制其增益，使得ADC的輸入盡可能保持一定的幅度，從而提高ADC 的性能；為了保證抗干擾能力強，此可變增益放大器通常采用全差分結(jié)構(gòu)，然而全差分運放 都存在一個問題，即輸出共模失調(diào)。當(dāng)然有很多的方法可解決輸出共模失調(diào)的問題，如共模 反饋，但無論采用那一種方式，或多或少都存在不足，或精度不夠，或非常復(fù)雜，而ADC前全 差分運放輸出共模失調(diào)會直接影響到ADC的性能，所以如何解決全差分運放的輸出共模失 調(diào)一直都是一個難點。
【發(fā)明內(nèi)容】
[0003] 本發(fā)明要解決的問題就在于：針對現(xiàn)有技術(shù)存在的技術(shù)問題，提出一種帶輸出共 模失調(diào)校正的增益可編程的全差分放大器。
[0004] 本發(fā)明提出的解決方案為：電路由兩個單端放大器AMPi、AMP2以及一個電阻&組 成，通過調(diào)節(jié)運放內(nèi)的可變電阻r2、r3、r5和r6，可以校正輸出共模電平，從而實現(xiàn)一種全差 分放大器輸出共模失調(diào)校正。
【專利附圖】
【附圖說明】
[0005] 圖1是本發(fā)明的電路原理示意圖；
[0006] 圖2是本發(fā)明電路的仿真結(jié)果示意圖；
【具體實施方式】
[0007] 以下將結(jié)合附圖和具體實施對本發(fā)明做進(jìn)一步詳細(xì)說明。
[0008] 如圖1所示，本電路由兩個單端放大器AMPpAMP2以及一個電阻&組成，通過調(diào)節(jié) 運放內(nèi)的可變電阻《、馬和1? 6，可以校正輸出共模電平，從而實現(xiàn)一種全差分放大器輸出 共模失調(diào)校正；下面對增益控制和輸出共模校正兩種模式分別予以說明。
[0009] 如圖1所示，在AMP1中，假設(shè)PM0S管M0的漏極電流為L，在平衡點即輸入和輸出 相等時，流過電阻R2和電阻R3的電流相同，即1。/2,由于偏置電壓VB不變，M5、M6處于飽和 區(qū)，其直流電流相同，即
【權(quán)利要求】
1. 一種帶輸出共模失調(diào)校正的增益可編程的全差分放大器，其特征在于： 由兩個放大器AMPpAMP2以及一個電阻&組成；AMPi *PMOS管MpPMOS管MpPMOS管 M2、PM0S管M5、NM0S管M3、NM0S管M4、NM0S管M 6、電阻札、電阻R2、電阻R3以及電容Q組成， IK是AMPi的輸入端口，接到PM0S管札的柵極，0UL為輸出端口，接到PM0S管M5和NM0S管 M6的漏極以及電阻&、電容Q的一端，電阻札另一端連接到PM0S管M2的柵極，電容Q另一 端連接到NM0S管M6的柵極、PM0S管札的漏極以及NM0S管M3的漏極，PM0S管凡、PM0S管 M5的柵極連接到偏置信號VB，它們的源極連接到電源，PM0S管MpPMOS管M2的源極和PM0S 管凡的漏極相連，NM0S管仏的柵漏短接，并與NM0S管M3的柵極相連形成電流鏡結(jié)構(gòu)，PM0S 管M2漏極與NM0S管M4的漏極相連，可變電阻R2、R3的一端分別連接到NM0S管M 3、M4的源 極，另一端接地，NM0S管M6的源極接地;AMP2由PM0S管M7、PM0S管M 9、PM0S管M1(l、PM0S管 Mn、NM0S管M12、NM0S管M13、NM0S管凡、電阻R 4、電阻R5、電阻R6以及電容(：2組成，其連接方 式與AMPi完全一致，IN2為AMP2輸入端口，0UT2為輸出端口；電阻&兩端分別連接到AMPi 中PM0S管M2的柵極和AMP2中PM0S管M1(l的柵極；通過調(diào)節(jié)運放內(nèi)的可變電阻R 2、R3、R5和 r6,可以校正輸出共模電平，從而實現(xiàn)一種全差分放大器輸出共模失調(diào)校正。
【文檔編號】H03F3/45GK104410377SQ201410767406
【公開日】2015年3月11日 申請日期:2014年12月12日 優(yōu)先權(quán)日:2014年12月12日
【發(fā)明者】蔣仁杰 申請人:長沙景嘉微電子股份有限公司