多通道時(shí)鐘分配及信號(hào)同步和分配電路及其選控方法
【專利摘要】本發(fā)明提供了一種多通道時(shí)鐘分配及信號(hào)同步和分配電路及選控方法，通過控制端選擇電路工作在多通道時(shí)鐘分配模式或信號(hào)同步和分配模式；工作在多通道時(shí)鐘分配模式時(shí)，兩個(gè)D觸發(fā)器的時(shí)鐘輸入端和第一輸入端緩沖器的兩個(gè)輸出端斷開；時(shí)鐘輸入通過控制端選擇第一輸入端或第二輸入端輸入；工作在信號(hào)同步和分配電路模式時(shí)，兩個(gè)D觸發(fā)器的時(shí)鐘輸入端和第一輸入端緩沖器的兩個(gè)輸出端連接；信號(hào)通過第二輸入端輸入。能夠直接覆蓋單一的時(shí)鐘分配芯片功能，實(shí)現(xiàn)多通道時(shí)鐘分配。同時(shí)，還具有信號(hào)同步和分配功能，替換典型的信號(hào)同步和分配功能多芯片解決方案。
【專利說明】多通道時(shí)鐘分配及信號(hào)同步和分配電路及其選控方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種多通道時(shí)鐘分配及信號(hào)同步和分配電路及其選控方法，特別是涉 及適用于數(shù)字芯片架構(gòu)設(shè)計(jì)領(lǐng)域。

【背景技術(shù)】
[0002] 現(xiàn)有的時(shí)鐘分配及信號(hào)同步和分配解決方案，采用單功能芯片實(shí)現(xiàn)，有以下問 題： 功能單一，靈活性差； 不利于提商廣品的集成度； 電路設(shè)計(jì)者需要對(duì)芯片間信號(hào)傳輸進(jìn)行匹配，設(shè)計(jì)復(fù)雜。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明要解決的技術(shù)問題是提供一種能夠?qū)崿F(xiàn)多通道時(shí)鐘分配及信號(hào)同步和分 配的電路及選控方法。
[0004] 本發(fā)明采用的技術(shù)方案如下：一種多通道時(shí)鐘分配及信號(hào)同步和分配電路，其 特征在于，包括控制端、第一輸入端、第二輸入端、第一 D觸發(fā)器、第二D觸發(fā)器、多路選擇器 和多通道輸出電路；通過控制端選擇電路工作在多通道時(shí)鐘分配模式或信號(hào)同步和分配模 式；工作在多通道時(shí)鐘分配模式時(shí)，兩個(gè)D觸發(fā)器的時(shí)鐘輸入端和第一輸入端緩沖器的兩 個(gè)輸出端斷開；時(shí)鐘輸入通過控制端選擇第一輸入端或第二輸入端輸入；工作在信號(hào)同步 和分配電路模式時(shí)，兩個(gè)D觸發(fā)器的時(shí)鐘輸入端和第一輸入端緩沖器的兩個(gè)輸出端連接； 信號(hào)通過第二輸入端輸入。
[0005] 作為優(yōu)選，所述多路選擇器分別與控制端和多通道輸出電路相連；所述第一輸入 端和第二輸入端分別通過各自的緩沖器與多路選擇器相連；所述第一 D觸發(fā)器和第二D觸 發(fā)器的兩個(gè)時(shí)鐘端對(duì)應(yīng)相連，兩個(gè)時(shí)鐘端又分別通過第一開關(guān)與第一輸入端緩沖器的兩個(gè) 輸出端相連；所述第一 D觸發(fā)器的兩個(gè)輸入端分別通過第二開關(guān)與第二輸入端的兩個(gè)端口 相連；所述第一 D觸發(fā)器的輸出端與第二D觸發(fā)器的輸入端相連，第二D觸發(fā)器的輸出端與 多路選擇器相連。
[0006] 作為優(yōu)選，所述第一 D觸發(fā)器的輸入端分別通過第二開關(guān)與第二輸入端緩沖器的 兩個(gè)輸入端口相連。
[0007] -種多通道時(shí)鐘分配及信號(hào)同步和分配電路選控方法，具體方法為，通過控制端 選擇電路工作在多通道時(shí)鐘分配模式或信號(hào)同步和分配模式。
[0008] 作為優(yōu)選，控制端在高電平時(shí)，多路選擇器選擇第一輸入端的信號(hào)作為輸入信號(hào)， 并將信號(hào)分配到各個(gè)輸出端口實(shí)現(xiàn)多通道時(shí)鐘分配； 控制端為低電平時(shí)，多路選擇器選擇第二輸入端的信號(hào)作為輸入信號(hào)，并將信號(hào)分配 到各個(gè)輸出端口實(shí)現(xiàn)多通道時(shí)鐘分配； 控制端為高阻態(tài)時(shí)，第一輸入端作為D觸發(fā)器的時(shí)鐘輸入端，第二輸入端作為D觸發(fā)器 的數(shù)據(jù)輸入端，多路選擇器選擇D觸發(fā)器的輸出信號(hào)，并將該信號(hào)分配到各個(gè)輸出端口實(shí) 現(xiàn)時(shí)鐘信號(hào)分配和信號(hào)同步和分發(fā)。
[0009] 與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：能夠直接覆蓋單一的時(shí)鐘分配芯片功能， 實(shí)現(xiàn)多通道時(shí)鐘分配。同時(shí)，還具有信號(hào)同步和分配功能，替換典型的信號(hào)同步和分配功能 多芯片解決方案。

【專利附圖】

【附圖說明】
[0010] 圖1為本發(fā)明其中一實(shí)施例的原理示意圖。

【具體實(shí)施方式】
[0011] 為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì) 本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅用以解釋本發(fā)明，并不 用于限定本發(fā)明。
[0012] 本說明書(包括任何附加權(quán)利要求、摘要和附圖）中公開的任一特征，除非特別敘 述，均可被其他等效或者具有類似目的的替代特征加以替換。即，除非特別敘述，每個(gè)特征 只是一系列等效或類似特征中的一個(gè)例子而已。
[0013] 如圖1所示的多通道時(shí)鐘分配及信號(hào)同步和分配電路，包括控制端（SEL端)、第一 輸入端(端口 0)、第二輸入端(端口 1)、第一 D觸發(fā)器（D觸發(fā)器0)、第二D觸發(fā)器（D觸發(fā)器 1)、多路選擇器和多通道輸出電路；所述多路選擇器分別與控制端和多通道輸出電路相連； 所述第一輸入端和第二輸入端分別通過各自的緩沖器與多路選擇器相連；所述第一 D觸發(fā) 器和第二D觸發(fā)器的兩個(gè)時(shí)鐘端對(duì)應(yīng)相連，兩個(gè)時(shí)鐘端又分別通過第一開關(guān)（開關(guān)0)與第 一輸入端緩沖器的兩個(gè)輸出端相連；所述第一 D觸發(fā)器的兩個(gè)輸入端分別通過第二開關(guān) (開關(guān)1)與第二輸入端的兩個(gè)端口相連；所述第一 D觸發(fā)器的輸出端與第二D觸發(fā)器的輸 入端相連，第二D觸發(fā)器的輸出端與多路選擇器相連。
[0014] 通過控制端（SEL)選擇電路工作在多通道時(shí)鐘分配模式或信號(hào)同步和分配模式； 工作在多通道時(shí)鐘分配模式時(shí)，兩個(gè)D觸發(fā)器的時(shí)鐘輸入端和第一輸入端緩沖器的兩個(gè)輸 出端斷開；時(shí)鐘輸入通過控制端選擇第一輸入端或第二輸入端輸入；工作在信號(hào)同步和分 配電路模式時(shí)，兩個(gè)D觸發(fā)器的時(shí)鐘輸入端和第一輸入端緩沖器的兩個(gè)輸出端連接；信號(hào) 通過第二輸入端輸入。
[0015] 在本具體實(shí)施例中，其中，SEL為功能選擇輸入信號(hào)，信號(hào)電平為L(zhǎng)VTTL ;端口 0 為時(shí)鐘輸入端口，信號(hào)電平為L(zhǎng)VPECL ;端口 1為時(shí)鐘輸入端口或輸入端口，信號(hào)電平為 LVPECL ;輸出信號(hào)Qj ，信號(hào)電平均為L(zhǎng)VPECL。
[0016] 能夠直接覆蓋單一的時(shí)鐘分配芯片功能，實(shí)現(xiàn)多通道時(shí)鐘分配。同時(shí)，還具有信號(hào) 同步和分配功能，替換典型的信號(hào)同步和分配功能多芯片解決方案。
[0017] 在本具體實(shí)施例中，所述第一 D觸發(fā)器的兩個(gè)輸入端分別通過第二開關(guān)(開關(guān)1) 與第二輸入端緩沖器的兩個(gè)端口相連，這樣能夠使輸入阻抗大，對(duì)前級(jí)驅(qū)動(dòng)電流的要求比 較小。
[0018] 通過控制端SEL選擇電路工作在多通道時(shí)鐘分配模式或信號(hào)同步和分配模式。
[0019] 在本具體實(shí)施例中，多通道時(shí)鐘分配及信號(hào)同步和分配電路選控方法為， 控制端SEL在高電平時(shí)，開關(guān)0、開關(guān)1斷開，多路選擇器選擇第一輸入端(端口 0)的信 號(hào)作為輸入信號(hào)，并將信號(hào)分配到各個(gè)輸出端口實(shí)現(xiàn)多通道時(shí)鐘分配； 控制端SEL為低電平時(shí)，開關(guān)0、開關(guān)1斷開，多路選擇器選擇第二輸入端(端口 1)的信 號(hào)作為輸入信號(hào)，并將信號(hào)分配到各個(gè)輸出端口實(shí)現(xiàn)多通道時(shí)鐘分配； 控制端SEL為高阻態(tài)時(shí)，開關(guān)0、開關(guān)1閉合，第一輸入端(端口 0)作為D觸發(fā)器（D觸 發(fā)器〇以及D觸發(fā)器1)的時(shí)鐘輸入端，第二輸入端(端口 1)作為D觸發(fā)器（D觸發(fā)器0)的 數(shù)據(jù)輸入端，多路選擇器選擇D觸發(fā)器（D觸發(fā)器1)的輸出信號(hào)，并將該信號(hào)分配到各個(gè)輸 出端口實(shí)現(xiàn)時(shí)鐘信號(hào)分配和信號(hào)同步和分發(fā)。較好滿足了工程應(yīng)用需要。
【權(quán)利要求】
1. 一種多通道時(shí)鐘分配及信號(hào)同步和分配電路，其特征在于，包括控制端、第一輸入 端、第二輸入端、第一 D觸發(fā)器、第二D觸發(fā)器、多路選擇器和多通道輸出電路；通過控制端 選擇電路工作在多通道時(shí)鐘分配模式或信號(hào)同步和分配模式；工作在多通道時(shí)鐘分配模式 時(shí)，兩個(gè)D觸發(fā)器的時(shí)鐘輸入端和第一輸入端緩沖器的兩個(gè)輸出端斷開；時(shí)鐘輸入通過控 制端選擇第一輸入端或第二輸入端輸入；工作在信號(hào)同步和分配電路模式時(shí)，兩個(gè)D觸發(fā) 器的時(shí)鐘輸入端和第一輸入端緩沖器的兩個(gè)輸出端連接；信號(hào)通過第二輸入端輸入。
2. 根據(jù)權(quán)利要求1所述的多通道時(shí)鐘分配及信號(hào)同步和分配電路，其特征在于，所述 多路選擇器分別與控制端和多通道輸出電路相連；所述第一輸入端和第二輸入端分別通過 各自的緩沖器與多路選擇器相連；所述第一 D觸發(fā)器和第二D觸發(fā)器的兩個(gè)時(shí)鐘端對(duì)應(yīng)相 連，兩個(gè)時(shí)鐘端又分別通過第一開關(guān)與第一輸入端緩沖器的兩個(gè)輸出端相連；所述第一 D 觸發(fā)器的兩個(gè)輸入端分別通過第二開關(guān)與第二輸入端的兩個(gè)端口相連；所述第一 D觸發(fā)器 的輸出端與第二D觸發(fā)器的輸入端相連，第二D觸發(fā)器的輸出端與多路選擇器相連。
3. 根據(jù)權(quán)利要求2所述的多通道時(shí)鐘分配及信號(hào)同步和分配電路，其特征在于，所述 第一 D觸發(fā)器的輸入端分別通過第二開關(guān)與第二輸入端緩沖器的兩個(gè)輸入端口相連。
4. 一種多通道時(shí)鐘分配及信號(hào)同步和分配電路選控方法，具體方法為， 通過控制端選擇電路工作在多通道時(shí)鐘分配模式或信號(hào)同步和分配模式。
5. 根據(jù)權(quán)利要求4所述的多通道時(shí)鐘分配及信號(hào)同步和分配電路選控方法，具體方法 為： 控制端在高電平時(shí)，多路選擇器選擇第一輸入端的信號(hào)作為輸入信號(hào)，并將信號(hào)分配 到各個(gè)輸出端口實(shí)現(xiàn)多通道時(shí)鐘分配； 控制端為低電平時(shí)，多路選擇器選擇第二輸入端的信號(hào)作為輸入信號(hào)，并將信號(hào)分配 到各個(gè)輸出端口實(shí)現(xiàn)多通道時(shí)鐘分配； 控制端為高阻態(tài)時(shí)，第一輸入端作為D觸發(fā)器的時(shí)鐘輸入端，第二輸入端作為D觸發(fā)器 的數(shù)據(jù)輸入端，多路選擇器選擇D觸發(fā)器的輸出信號(hào)，并將該信號(hào)分配到各個(gè)輸出端口實(shí) 現(xiàn)時(shí)鐘信號(hào)分配和信號(hào)同步和分發(fā)。
【文檔編號(hào)】H03K19/00GK104506179SQ201410818682
【公開日】2015年4月8日 申請(qǐng)日期:2014年12月25日 優(yōu)先權(quán)日:2014年12月25日
【發(fā)明者】成章, 肖嵐 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第二十九研究所