一種自適應(yīng)電荷再分布模數(shù)轉(zhuǎn)換器、轉(zhuǎn)換方法及校準(zhǔn)方法
【專利摘要】本發(fā)明公開(kāi)了一種基于共享電容陣列的自適應(yīng)電荷再分布模數(shù)轉(zhuǎn)換器及其轉(zhuǎn)換方法和校準(zhǔn)方法。本發(fā)明的模數(shù)轉(zhuǎn)換器，通過(guò)引入共享電容陣列，在自適應(yīng)濾波器的支持下，能夠完成模數(shù)轉(zhuǎn)換器的自適應(yīng)校準(zhǔn)。本發(fā)明的校準(zhǔn)方法，能夠?qū)崟r(shí)跟蹤環(huán)境變化校準(zhǔn)電容失配引入的非線性，收斂速度快，精度高；本發(fā)明的模數(shù)轉(zhuǎn)換器，不引入額外的采樣保持電路及電容，能夠大大降低電容匹配精度要求，減小面積，降低功耗，提高速度，不犧牲輸入信號(hào)范圍，特別適合工藝尺寸縮小。
【專利說(shuō)明】一種自適應(yīng)電荷再分布模數(shù)轉(zhuǎn)換器、轉(zhuǎn)換方法及校準(zhǔn)方法

【技術(shù)領(lǐng)域】
[0001] 該發(fā)明涉及模擬信號(hào)數(shù)字信號(hào)轉(zhuǎn)換領(lǐng)域，主要是模數(shù)轉(zhuǎn)換器，尤其適合實(shí)時(shí)跟蹤 環(huán)境變化，低功耗的電荷再分布模數(shù)轉(zhuǎn)換器及校準(zhǔn)。

【背景技術(shù)】
[0002] 模數(shù)轉(zhuǎn)換器是信號(hào)處理過(guò)程中模擬電路與數(shù)字電路的接口電路，其中電荷再分布 模數(shù)轉(zhuǎn)換器，因?yàn)樵O(shè)計(jì)簡(jiǎn)單，功耗低，適合于工藝尺寸縮小，成為模數(shù)轉(zhuǎn)換器中一種非常重 要的結(jié)構(gòu)。然而電荷再分布模數(shù)轉(zhuǎn)換器的精度從一開(kāi)始就受到電容陣列匹配精度的限制。 近年來(lái)，冗余模數(shù)轉(zhuǎn)換器及自適應(yīng)概念的引入，為電荷再分布的電容失配和精度問(wèn)題提供 了新的解決方案。
[0003] 冗余模數(shù)轉(zhuǎn)換器，最初是指由小于2的等比DAC電容陣列構(gòu)成的電荷再分布模數(shù) 轉(zhuǎn)換器，將冗余概念引入電荷再分布模數(shù)轉(zhuǎn)換器的初衷是提高其速度。因?yàn)殡姾稍俜植既?余模數(shù)轉(zhuǎn)換器具有非常好的微分非線性（DNL)，所以現(xiàn)在常被用來(lái)實(shí)現(xiàn)自適應(yīng)模數(shù)轉(zhuǎn)換器。
[0004] 引入自適應(yīng)濾波器來(lái)完成電荷再分布模數(shù)轉(zhuǎn)換器的校準(zhǔn)是一種新興的技術(shù)方案， 這里主要指基于最小均方誤差（LMS)算法的自適應(yīng)濾波器。雖然引入自適應(yīng)濾波器校準(zhǔn) 電荷再分布模數(shù)轉(zhuǎn)換器在許多方面相對(duì)于傳統(tǒng)校準(zhǔn)方案很有優(yōu)勢(shì)，但是一個(gè)需要仔細(xì)考慮 的問(wèn)題就是相應(yīng)的校準(zhǔn)方案對(duì)模擬電路及數(shù)字電路的修改，以及隨之而來(lái)的算法的校準(zhǔn)精 度，校準(zhǔn)速度，以及模數(shù)轉(zhuǎn)換器的速度，功耗，面積，輸入信號(hào)范圍等指標(biāo)的折中。


【發(fā)明內(nèi)容】

[0005] 高速低功耗電荷再分布模數(shù)轉(zhuǎn)換器（SARADC)中的DAC電容失配，降低DAC電容陣 列的建立時(shí)間要求，提高ADC的速度，降低ADC的功耗。
[0006] 為了達(dá)到上述目的，本發(fā)明提供了一種自適應(yīng)電荷再分布模數(shù)轉(zhuǎn)換器，包括：
[0007] DAC電容陣列，其包括多個(gè)比較電容和共享電容陣列，其中，所述共享電容陣列包 括多個(gè)共享電容，所述多個(gè)共享電容被分配至所述多個(gè)比較電容中的至少一個(gè)以形成比較 電容陣列；
[0008] 開(kāi)關(guān)網(wǎng)絡(luò)，其用于將所述DAC電容陣列中的每個(gè)比較電容和共享電容連接至輸入 模擬信號(hào)或參考電平；
[0009] 比較器，其在逐次逼近過(guò)程中，用于比較所述DAC電容陣列中的每個(gè)比較電容或 每個(gè)比較電容和分配給其的至少一個(gè)共享電容提供的參考電平與輸入信號(hào)余差信號(hào)的大 小，并根據(jù)比較結(jié)果輸出當(dāng)前位的二進(jìn)制碼，所有比較完成后輸出二進(jìn)制串碼；
[0010] 邏輯控制電路，其用于控制開(kāi)關(guān)網(wǎng)絡(luò)，在輸入模擬信號(hào)采樣過(guò)程中，將所述DAC電 容陣列中的每個(gè)比較電容和共享電容連接至輸入模擬信號(hào)，而在逐次逼近過(guò)程中，從所述 比較電容陣列最高位的電容開(kāi)始，依次將其中的電容與參考電平接通，以給比較器提供參 考電平；
[0011] 自適應(yīng)濾波器，其在數(shù)模轉(zhuǎn)換過(guò)程中，根據(jù)逐次逼近過(guò)程中比較器輸出的二進(jìn)制 串碼計(jì)算得到所述輸入模擬信號(hào)的數(shù)字轉(zhuǎn)換結(jié)果，在自校準(zhǔn)過(guò)程中，根據(jù)逐次逼近過(guò)程中 比較器輸出的二進(jìn)制串碼對(duì)電容權(quán)重向量進(jìn)行更新。
[0012] 本發(fā)明還提供了一種自適應(yīng)電荷再分布模數(shù)轉(zhuǎn)換器的模數(shù)轉(zhuǎn)換方法，其包括：
[0013] 輸入模擬信號(hào)被DAC電容陣列采樣并保持，所述DAC電容陣列包括多個(gè)比較電容 和共享電容陣列，其中，所述共享電容陣列包括多個(gè)共享電容；
[0014] 第一逐次逼近過(guò)程中，按照第一分配方式，將所述多個(gè)共享電容中的一個(gè)或多個(gè) 分配至所述多個(gè)比較電容中的至少一個(gè)形成第一電容陣列，并從所述第一電容陣列的最高 位電容開(kāi)始，將其中的電容依次連通參考電平；比較當(dāng)前電容提供的參考電平與輸入模擬 信號(hào)的余差信號(hào)，并根據(jù)比較結(jié)果輸出當(dāng)前位的二進(jìn)制碼，在比較完第一電容陣列中的所 有電容提供的參考電平后，輸出第一輸出二進(jìn)制串碼；
[0015] 第二次逼近過(guò)程中，按照第二分配方式，將所述多個(gè)共享電容中的一個(gè)或多個(gè)分 配至所述多個(gè)比較電容中的至少一個(gè)形成第二電容陣列，并從所述第二電容陣列的最高位 電容開(kāi)始，將其中的電容依次連通參考電平；比較當(dāng)前電容提供的參考電平與輸入模擬信 號(hào)的余差信號(hào)，并根據(jù)比較結(jié)果輸出當(dāng)前位的二進(jìn)制碼，在比較完第二電容陣列中的所有 電容提供的參考電平后，輸出第二輸出二進(jìn)制串碼；
[0016] 根據(jù)所述第一輸出二進(jìn)制串碼、第二輸出二進(jìn)制串碼以及第一電容陣列和第二電 容陣列對(duì)應(yīng)的不同權(quán)重向量，計(jì)算得到輸入模擬信號(hào)的數(shù)字轉(zhuǎn)換結(jié)果。
[0017] 本發(fā)明還提供了一種自適應(yīng)電荷再分布模數(shù)轉(zhuǎn)換器的自校準(zhǔn)方法，其包括：
[0018] 第一逐次逼近過(guò)程中，按照第一分配方式，將所述多個(gè)共享電容中的一個(gè)或多個(gè) 分配至所述多個(gè)比較電容中的至少一個(gè)形成第一電容陣列，并從所述第一電容陣列的最高 位電容開(kāi)始，將其中的電容依次連通參考電平；比較當(dāng)前電容提供的參考電平與輸入模擬 信號(hào)的余差信號(hào)，并根據(jù)比較結(jié)果輸出當(dāng)前位的二進(jìn)制碼，在比較完第一電容陣列中的所 有電容提供的參考電平后，輸出第一輸出二進(jìn)制串碼；
[0019] 第二次逼近過(guò)程中，按照第二分配方式，將所述多個(gè)共享電容中的一個(gè)或多個(gè)分 配至所述多個(gè)比較電容中的至少一個(gè)形成第二電容陣列，并從所述第二電容陣列的最高位 電容開(kāi)始，將其中的電容依次連通參考電平；比較當(dāng)前電容提供的參考電平與輸入模擬信 號(hào)的余差信號(hào)，并根據(jù)比較結(jié)果輸出當(dāng)前位的二進(jìn)制碼，在比較完第二電容陣列中的所有 電容提供的參考電平后，輸出第二輸出二進(jìn)制串碼；
[0020] 根據(jù)所述第一輸出二進(jìn)制串碼、第二輸出二進(jìn)制串碼更新第一電容陣列和第二電 容陣列對(duì)應(yīng)的不同權(quán)重向量。設(shè)計(jì)了一種基于共享電容陣列的自適應(yīng)電荷再分布模數(shù)轉(zhuǎn)換 器的設(shè)計(jì)方法。
[0021] 上述方案中，模數(shù)轉(zhuǎn)換器的工作過(guò)程不受校準(zhǔn)過(guò)程的影響。校準(zhǔn)過(guò)程能實(shí)時(shí)跟蹤 環(huán)境變化，但是不影響該模數(shù)轉(zhuǎn)換器的正常工作。

【專利附圖】

【附圖說(shuō)明】
[0022] 圖1為本發(fā)明的自適應(yīng)模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖；
[0023] 圖2為本發(fā)明的自適應(yīng)校準(zhǔn)流程圖。

【具體實(shí)施方式】
[0024] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照 附圖，對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明。
[0025] 本發(fā)明提供了一種結(jié)構(gòu)簡(jiǎn)單的自適應(yīng)電荷再分布模數(shù)轉(zhuǎn)換器，通過(guò)引入共享電容 陣列，在冗余模數(shù)轉(zhuǎn)換器及自適應(yīng)濾波器的支持下，能夠完成模數(shù)轉(zhuǎn)換器的自適應(yīng)校準(zhǔn)。以 下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明做出進(jìn)一步詳細(xì)說(shuō)明。
[0026] 如附圖1所示，本發(fā)明的自適應(yīng)電荷再分布模數(shù)轉(zhuǎn)換器包括引入共享電容陣列的 DAC電容陣列，開(kāi)關(guān)網(wǎng)絡(luò)，比較器，邏輯控制電路，寄存器，自適應(yīng)濾波器。其中1是共享電容 陣列，2是比較器；所述DAC電容陣列包括并聯(lián)連接的多個(gè)電容和共享電容陣列，所述共享 電容陣列包括多個(gè)電容，且與所述多個(gè)電容并聯(lián)連接。所述DAC電容陣列中的每個(gè)電容的 上極板與比較器的第一輸入端連接，下極板與開(kāi)關(guān)網(wǎng)絡(luò)連接；所述比較器2的第二輸入端 接地（共模電平Vcm);在輸入模擬信號(hào)采樣階段，所述開(kāi)關(guān)網(wǎng)絡(luò)用于將所述輸入模擬信號(hào) 接入至所有電容的下極板；在逐次逼近階段，所述開(kāi)關(guān)網(wǎng)絡(luò)用于控制當(dāng)前電容或當(dāng)前電容 和其對(duì)應(yīng)的共享電容下極板連接至參考電平（正參考電平Vref或負(fù)參考電平-Vref)，而其 他未進(jìn)行比較的電容下極板連接至-Vref，此時(shí)所述當(dāng)前電容或其對(duì)應(yīng)的共享電容的上基 板提供一輸入信號(hào)的余差信號(hào)，且在比較器2的第二輸入端提供提供合適的參考電平，以 使比較器2比較當(dāng)前DAC電容提供的參考電平和輸入信號(hào)的余差信號(hào)并輸出二進(jìn)制碼"0" 或" 1" ;在逐次逼近階段，從最高位的電容CBB開(kāi)始至最低位電容Q(電容Q不參與逐次逼 近），依次為所述比較器2提供參考電平而進(jìn)行比較得到數(shù)字輸出信號(hào)的二進(jìn)制碼最高位 至最低位；本發(fā)明在逐次逼近過(guò)程中，所述共享電容陣列中的每個(gè)電容將同時(shí)被分配到某 位（如MSB位，MSB-1位）并參與比較；將當(dāng)前電容和分配給其的共享電容Cn的下極 板通過(guò)開(kāi)關(guān)網(wǎng)絡(luò)連接至Vref，如果當(dāng)前DAC提供的參考電平小于輸入信號(hào)的余差信號(hào)，則 比較器輸出〇,其為此次比較得到的第MSB-i位的二進(jìn)制碼，之后進(jìn)行下一電容或下 一電容和分配給其的共享電容Cm的比較，此時(shí)與下一電容提供的參考電平比較的輸 入信號(hào)的余差信號(hào)依然是下一電容輸入信號(hào)的余差信號(hào)；如果比較器的比較結(jié)果為當(dāng)前電 容CMSB_i或當(dāng)前電容和分配給其的共享電容(；提供的參考電平大于其輸入信號(hào)的余 差信號(hào)時(shí)，那么比較器輸出1，邏輯控制電路根據(jù)所述比較器輸出的結(jié)果控制開(kāi)關(guān)網(wǎng)絡(luò)將當(dāng) 前電容或當(dāng)前電容和分配給其的共享電容的下極板連接至-Vref，并進(jìn)行下一電容CMSB+i 或下一電容和分配給其的共享電容Cm比較，而此時(shí)進(jìn)行下一電容或下一電容 分配給其的共享電容Cm比較時(shí)，輸入信號(hào)為上次比較的余差信號(hào)減去上一比較電 容權(quán)重與2Vref的乘積值，當(dāng)所有電容都比較完成后，比較器的所有輸出結(jié)果組成第一輸 出二進(jìn)制碼D0,并將其輸出給自適應(yīng)濾波器。在得到第一輸出二進(jìn)制碼D0后，重新對(duì)共享 電容進(jìn)行分配，并重復(fù)上述比較過(guò)程，得到第二輸出二進(jìn)制碼D1 ;在進(jìn)行模數(shù)轉(zhuǎn)換時(shí)，得到 所述第一輸出二進(jìn)制碼D0和第二輸出二進(jìn)制碼D1后，所述自適應(yīng)濾波器根據(jù)所述第一輸 出二進(jìn)制碼D0和第二輸出二進(jìn)制碼D1及其它們的權(quán)重值計(jì)算加權(quán)平均值，所述加權(quán)平均 值為所述數(shù)模轉(zhuǎn)換器對(duì)輸入模擬信號(hào)的數(shù)字轉(zhuǎn)換結(jié)果；在模數(shù)轉(zhuǎn)換器的校準(zhǔn)過(guò)程中，所述 自適應(yīng)濾波器根據(jù)所述第一輸出二進(jìn)制碼和第二輸出二進(jìn)制碼以及它們相應(yīng)的權(quán)重向量， 迭代更新第一輸出二進(jìn)制碼和第二輸出二進(jìn)制碼對(duì)應(yīng)的權(quán)重向量。其中，比較器所進(jìn)行比 較的參考電平和輸入信號(hào)的余差信號(hào)是當(dāng)前進(jìn)行比較的電容提供的參考電平和其進(jìn)行電 荷再分布之后提供的輸入信號(hào)，其不同于原始的輸入模擬信號(hào)。
[0027] 上述方案中，模數(shù)轉(zhuǎn)換器的DAC電容陣列引入了共享電容陣列；在共享電容陣列 的支持下，模數(shù)轉(zhuǎn)換器的逐次逼近過(guò)程可以具有多種方案；不同方案的模數(shù)轉(zhuǎn)換過(guò)程都是 有效的。
[0028] 共享電容的相關(guān)原理（以兩種工作模式H0和H1為例）如下：
[0029] 對(duì)于DAC電容陣列，設(shè)DAC電容陣列

【權(quán)利要求】
1. 一種自適應(yīng)電荷再分布模數(shù)轉(zhuǎn)換器，其特征在于，包括： DAC電容陣列，其包括多個(gè)比較電容和共享電容陣列，其中，所述共享電容陣列包括多 個(gè)共享電容，所述多個(gè)共享電容被分配至所述多個(gè)比較電容中的至少一個(gè)W形成比較電容 陣列； 開(kāi)關(guān)網(wǎng)絡(luò)，其用于將所述DAC電容陣列中的每個(gè)比較電容和共享電容連接至輸入模擬 信號(hào)或參考電平； 比較器，其在逐次逼近過(guò)程中，用于比較所述DAC電容陣列中的每個(gè)比較電容或每個(gè) 比較電容和分配給其的至少一個(gè)共享電容提供的參考電平與輸入信號(hào)余差信號(hào)的大小，并 根據(jù)比較結(jié)果輸出當(dāng)前位的二進(jìn)制碼，所有比較完成后輸出二進(jìn)制串碼； 邏輯控制電路，其用于控制開(kāi)關(guān)網(wǎng)絡(luò)，在輸入模擬信號(hào)采樣過(guò)程中，將所述DAC電容陣 列中的每個(gè)比較電容和共享電容連接至輸入模擬信號(hào)，而在逐次逼近過(guò)程中，從所述比較 電容陣列最高位的電容開(kāi)始，依次將其中的電容與參考電平接通，W給比較器提供參考電 平； 自適應(yīng)濾波器，其在數(shù)模轉(zhuǎn)換過(guò)程中，根據(jù)逐次逼近過(guò)程中比較器輸出的二進(jìn)制串碼 計(jì)算得到所述輸入模擬信號(hào)的數(shù)字轉(zhuǎn)換結(jié)果，在自校準(zhǔn)過(guò)程中，根據(jù)逐次逼近過(guò)程中比較 器輸出的二進(jìn)制串碼對(duì)電容權(quán)重向量進(jìn)行更新。
2. 如權(quán)利要求1所述的模數(shù)轉(zhuǎn)換器，其中，所述逐次逼近過(guò)程包括第一逐次逼近過(guò)程 和第二逐次逼近過(guò)程，其中在第一逐次逼近過(guò)程，通過(guò)第一分配方式將所述多個(gè)共享電容 分配至所述多個(gè)比較電容W形成第一電容陣列，在第二次逼近過(guò)程中，通過(guò)第二分配方式 將所述多個(gè)共享電容分配至所述多個(gè)比較電容W形成第二電容陣列。
3. 如權(quán)利要求2所述的模數(shù)轉(zhuǎn)換器，其中，第一逐次逼近過(guò)程和第二逐次逼近過(guò)程中， 所述第一電容陣列和第二電容陣列對(duì)應(yīng)不同的權(quán)重向量。
4. 如權(quán)利要求3所述的模數(shù)轉(zhuǎn)換器，其中，在第一次逐次逼近過(guò)程和第二次逐次逼近 過(guò)程中，分別根據(jù)第一電容陣列和第二電容陣列，比較器分別輸出對(duì)應(yīng)的第一輸出二進(jìn)制 串碼和第二輸出二進(jìn)制串碼，所述自適應(yīng)濾波器根據(jù)所述第一輸出二進(jìn)制串碼、第二輸出 二進(jìn)制串碼W及第一電容陣列和第二電容陣列對(duì)應(yīng)的不同權(quán)重向量計(jì)算得到輸入模擬信 號(hào)的數(shù)字轉(zhuǎn)換結(jié)果。
5. 如權(quán)利要求4所述的模數(shù)轉(zhuǎn)換器，其中，在模數(shù)轉(zhuǎn)換器的自校準(zhǔn)過(guò)程中，所述自適應(yīng) 濾波器根據(jù)所述第一輸出二進(jìn)制串碼、第二輸出二進(jìn)制串碼更新第一電容陣列和第二電容 陣列對(duì)應(yīng)的不同權(quán)重向量。
6. 如權(quán)利要求5所述的模數(shù)轉(zhuǎn)換器，其中，如下更新第一分配方式和第二分配方式下 所述多個(gè)比較電容和分配給其的共享電容所具有的不同權(quán)重： W0 = WO-U ? e ? DO ; W1 = Wl+u ? e ? D1 e = DO ? WO-Dl ? W1 其中，所述wo、化分別為第一電容陣列和第二電容陣列對(duì)應(yīng)的不同權(quán)重向量；D0、D1分 別為第一輸出二進(jìn)制串碼和第二輸出二進(jìn)制串碼，U為預(yù)設(shè)的學(xué)習(xí)速率參數(shù)。
7. 如權(quán)利要求1所述的模數(shù)轉(zhuǎn)換器，其中，所述參考電平包括正參考電平和負(fù)參考電 平，進(jìn)行比較時(shí)，比較電容陣列中進(jìn)行當(dāng)前比較的電容連接至正參考電平，而比較電容陣列 中的其他為進(jìn)行比較的電容連接至負(fù)參考電平；如果比較結(jié)果為當(dāng)前比較的電容值小于正 參考電平，則邏輯控制電路控制開(kāi)關(guān)網(wǎng)絡(luò)將所述當(dāng)前比較的電容連接至負(fù)參考電平，并進(jìn) 行下一電容的比較。
8. -種自適應(yīng)電荷再分布模數(shù)轉(zhuǎn)換器的模數(shù)轉(zhuǎn)換方法，其包括： 輸入模擬信號(hào)被DAC電容陣列采樣并保持，所述DAC電容陣列包括多個(gè)比較電容和共 享電容陣列，其中，所述共享電容陣列包括多個(gè)共享電容； 第一逐次逼近過(guò)程中，按照第一分配方式，將所述多個(gè)共享電容中的一個(gè)或多個(gè)分配 至所述多個(gè)比較電容中的至少一個(gè)形成第一電容陣列，并從所述第一電容陣列的最高位電 容開(kāi)始，將其中的電容依次連通參考電平；比較當(dāng)前電容提供的參考電平與輸入模擬信號(hào) 的余差信號(hào)，并根據(jù)比較結(jié)果輸出當(dāng)前位的二進(jìn)制碼，在比較完第一電容陣列中的所有電 容提供的參考電平后，輸出第一輸出二進(jìn)制串碼； 第二次逼近過(guò)程中，按照第二分配方式，將所述多個(gè)共享電容中的一個(gè)或多個(gè)分配至 所述多個(gè)比較電容中的至少一個(gè)形成第二電容陣列，并從所述第二電容陣列的最高位電容 開(kāi)始，將其中的電容依次連通參考電平；比較當(dāng)前電容提供的參考電平與輸入模擬信號(hào)的 余差信號(hào)，并根據(jù)比較結(jié)果輸出當(dāng)前位的二進(jìn)制碼，在比較完第二電容陣列中的所有電容 提供的參考電平后，輸出第二輸出二進(jìn)制串碼； 根據(jù)所述第一輸出二進(jìn)制串碼、第二輸出二進(jìn)制串碼W及第一電容陣列和第二電容陣 列對(duì)應(yīng)的不同權(quán)重向量，計(jì)算得到輸入模擬信號(hào)的數(shù)字轉(zhuǎn)換結(jié)果。
9. 一種自適應(yīng)電荷再分布模數(shù)轉(zhuǎn)換器的自校準(zhǔn)方法，其包括： 第一逐次逼近過(guò)程中，按照第一分配方式，將所述多個(gè)共享電容中的一個(gè)或多個(gè)分配 至所述多個(gè)比較電容中的至少一個(gè)形成第一電容陣列，并從所述第一電容陣列的最高位電 容開(kāi)始，將其中的電容依次連通參考電平；比較當(dāng)前電容提供的參考電平與輸入模擬信號(hào) 的余差信號(hào)，并根據(jù)比較結(jié)果輸出當(dāng)前位的二進(jìn)制碼，在比較完第一電容陣列中的所有電 容提供的參考電平后，輸出第一輸出二進(jìn)制串碼； 第二次逼近過(guò)程中，按照第二分配方式，將所述多個(gè)共享電容中的一個(gè)或多個(gè)分配至 所述多個(gè)比較電容中的至少一個(gè)形成第二電容陣列，并從所述第二電容陣列的最高位電容 開(kāi)始，將其中的電容依次連通參考電平；比較當(dāng)前電容提供的參考電平與輸入模擬信號(hào)的 余差信號(hào)，并根據(jù)比較結(jié)果輸出當(dāng)前位的二進(jìn)制碼，在比較完第二電容陣列中的所有電容 提供的參考電平后，輸出第二輸出二進(jìn)制串碼； 根據(jù)所述第一輸出二進(jìn)制串碼、第二輸出二進(jìn)制串碼更新第一電容陣列和第二電容陣 列對(duì)應(yīng)的不同權(quán)重向量。
【文檔編號(hào)】H03M1/10GK104467845SQ201410837054
【公開(kāi)日】2015年3月25日 申請(qǐng)日期:2014年12月29日 優(yōu)先權(quán)日:2014年12月29日
【發(fā)明者】姚兵兵, 劉力源, 劉劍, 吳南健 申請(qǐng)人:中國(guó)科學(xué)院半導(dǎo)體研究所