一種設(shè)備上下電控制電路的制作方法
【專利摘要】本實用新型公開了一種設(shè)備上下電控制電路，設(shè)置于外部直流電源的第一輸出端(VIN)、外部直流電源的第二輸出端(RTN)與所述設(shè)備的供電端之間，包括：緩啟動電路，含有用于控制所述緩啟動電路對外輸出通斷的第一晶體管，所述第一晶體管的輸入端與所述外部直流電源的第二輸出端(RTN)連接，輸出端與所述設(shè)備的地(GND)連接，所述設(shè)備上下電控制電路還包括：延時電路，所述延時電路的輸出端與所述第一晶體管的控制端連接，控制所述緩啟動電路中第一晶體管的通斷狀態(tài)。利用本實用新型所提出的設(shè)備上下電控制電路能夠進(jìn)一步延長設(shè)備上電啟動時間并抑制輸入沖擊電流。
【專利說明】-種設(shè)備上下電控制電路

【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及電源電路，特別地涉及一種設(shè)備上下電控制電路，屬于電源技術(shù) 領(lǐng)域。

【背景技術(shù)】
[0002] 隨著大物流，大數(shù)據(jù)時代的到來，數(shù)據(jù)交換設(shè)備廣泛應(yīng)用到工業(yè)領(lǐng)域。復(fù)雜的工業(yè) 環(huán)境要求直流電源能夠具備多樣化的直流輸入電壓、可靠的延時啟動和較強的電源掉電保 持能力。然而，直流電源在上電過程中，會產(chǎn)生很大的沖擊電流，即，在輸出負(fù)載上電過程 中為建立正常工作電壓而從輸入端吸收的瞬時電流。如果該沖擊電流非常大，尤其是在輸 出負(fù)載較大的情況下，可能會引起用電設(shè)備發(fā)生故障，如：燒毀輸入端串聯(lián)的保險管，燒毀 串聯(lián)在輸入端的晶體管，也可能使得輸出負(fù)載電壓不穩(wěn)定，甚至是由于輸入電源電壓跌落 而造成的輸出負(fù)載不能正常工作等等。同時，電源緩啟動也是電磁干擾（Electromagnetic Interference，EMI)的要求之一。
[0003] 為了解決上述問題，減少上電過程中的沖擊電流對用電設(shè)備的影響，目前主要采 用專用緩啟動控制芯片或者分立元件組合電路兩種方式來實現(xiàn)對于用電設(shè)備的電源上電 緩啟動，尤其是后者，由于其所具有的成本低和適應(yīng)性強的特點而被廣泛地采用。典型地， 現(xiàn)有技術(shù)中采用分立元件組合形成的緩啟動電路如圖1所示，當(dāng)電路上電后，外部直流電 源通過第一電阻R1、緩啟動電容C1對作為開關(guān)使用的金屬氧化物半導(dǎo)體場效應(yīng)晶體管 (Metal-Oxide-Semiconductor Field Effect Transistor，M0FET)Q1 的柵極（G)充電，直到 打開M0FET才導(dǎo)通電路，由此實現(xiàn)對用電設(shè)備的上電緩啟動，該緩啟動電路的緩啟動時間 由第一電阻R1和緩啟動電容C1的充電時間常數(shù)確定。但上述電路實際應(yīng)用中卻存在以下 幾個缺點：
[0004] (l)MOSFET的驅(qū)動電壓由第一電阻R1和分壓電阻R10分壓獲得，由于M0SFET的 驅(qū)動電壓有最大值限制及最小值要求，因此該電路在寬范圍的輸入電壓應(yīng)用時存在一定限 制；
[0005] (2)由第一電阻R1和充電電容C1構(gòu)成的充電電路，對增加M0SFET的驅(qū)動電壓中 的米勒平臺時間非常有限，即，實際上能實現(xiàn)的緩啟動時間有限，在需要電源長延時緩啟動 的情況下延時時間不能滿足要求；當(dāng)輸出容性負(fù)載即儲能電容C3很大的時候，此電路無法 有效地限制沖擊電流，反而會使M0SFET工作在非安全區(qū)，導(dǎo)致M0SET毀壞；
[0006] (3)當(dāng)輸入電壓快速上下電動作時，M0SFET柵極的電荷泄放不完全，可能導(dǎo)致緩 啟動功能失效，沖擊電流容易引起輸出側(cè)的電路發(fā)生故障。 實用新型內(nèi)容
[0007] 本實用新型要解決的技術(shù)問題是提供一種設(shè)備用上下電控制電路，其能夠進(jìn)一步 延長設(shè)備上電啟動時間并抑制輸入沖擊電流。
[0008] 為了解決上述技術(shù)問題，本實用新型提供一種設(shè)備上下電控制電路，設(shè)置于外部 直流電源的第一輸出端（VIN)、外部直流電源的第二輸出端（RTN)與所述設(shè)備的供電端之 間，包括：緩啟動電路，含有用于控制所述緩啟動電路對外輸出通斷的第一晶體管，所述第 一晶體管的輸入端與所述外部直流電源的第二輸出端（RTN)連接，輸出端與所述設(shè)備的地 (GND)連接，所述設(shè)備上下電控制電路還包括：延時電路，所述延時電路的輸出端與所述第 一晶體管的控制端連接，控制所述緩啟動電路中第一晶體管的通斷狀態(tài)。
[0009] 進(jìn)一步地，所述緩啟動電路還包括：
[0010] 與外部直流電源的第一輸出端（VIN)連接的第一電阻，以及與外部直流電源的第 二輸出端（RTN)連接的緩啟動電容，所述第一電阻和所述緩啟動電容串聯(lián)連接形成第一中 間電壓節(jié)點（P);
[0011] 與外部直流電源的第一輸出端（VIN)連接的第二電阻，所述第二電阻和所述第一 晶體管的控制端串聯(lián)連接形成第二中間電壓節(jié)點（0);
[0012] 彼此串聯(lián)連接、且設(shè)置于所述第二中間電壓節(jié)點（0)和所述第一晶體管輸出端之 間的第三電阻和第二電容。
[0013] 其中，所述緩啟動電容兩端不并聯(lián)設(shè)置有分壓電阻。
[0014] 其中，所述緩啟動電路還包括：所述緩啟動電路還包括：截止二極管，所述截止二 極管的陰極與所述第一中間電壓節(jié)點（P)連接，陽極與所述第二中間電壓節(jié)點（〇)連接。
[0015] 進(jìn)一步地，所述緩啟動電路還包括：穩(wěn)壓管，其陰極與所述第二中間電壓節(jié)點0連 接，陽極與所述外部直流電源的第二輸出端（RTN)連接。
[0016] 進(jìn)一步地，所述第一晶體管為NM0S管，其控制端為柵極，輸入端為源極，輸出端為 漏極。
[0017] 進(jìn)一步地，所述設(shè)備上下電控制電路還包括：設(shè)置在外部直流電源的第一輸出端 (VIN)和所述設(shè)備的地（GND)之間的儲能電容。
[0018] 進(jìn)一步地，，所述延時電路包括：
[0019] 與外部直流電源的第一輸出端（VIN)連接的第一分壓電阻，以及與外部直流電源 的第二輸出端（RTN)連接的第二分壓電阻，第二晶體管，充電電容，上拉電阻；其中：
[0020] 所述第一分壓電阻和所述第二分壓串聯(lián)連接形成分壓節(jié)點（A);
[0021] 所述充電電容一端與所述第二晶體管的控制端連接，另一端與所述分壓節(jié)點（A) 連接；所述第二晶體管的第一連接端與所述第一中間電壓節(jié)點（P)連接，且通過所述上拉 電阻與外部直流電源的第一輸出端（VIN)連接；所述第二晶體管的第二連接端與外部直流 電源的第二輸出端（RTN)連接。
[0022] 其中，所述第二晶體管為三極管，其控制端為基極，第一連接端為集電極，第二連 接端為發(fā)射極。
[0023] 其中，所述上拉電阻和所述第一電阻集成為一個電阻。
[0024] 與現(xiàn)有技術(shù)相比，本實用新型實施例提出的一種設(shè)備上下電控制電路具有如下明 顯優(yōu)點：
[0025] (1)本實施例的設(shè)備上下電控制電路在緩啟動電路之前加設(shè)一級延時電路，只 有當(dāng)延時時間到時，才能啟動緩啟動電路工作，有效地延長了設(shè)備上電時間，解決了由于 M0SFET的驅(qū)動電壓中的米勒平臺時間僅根據(jù)RC充電電路參數(shù)調(diào)整而增加非常有限，從而 導(dǎo)致緩啟動延時時間有限的問題；
[0026] (2)本實施例的設(shè)備上下電控制電路中延時電路不僅起到延時作用，其在設(shè)備下 電后，還形成對緩啟動電路中控制端上的電荷泄放通道，使得其上電荷快速地泄放完成；
[0027] (3)本實施例的設(shè)備上下電控制電路中延時電路在上電延時過程中能夠?qū)⒌谝痪?體管Q1的控制端及緩啟動電容C1的電壓強制拉低，從而抑制緩啟動的沖擊電流，由此進(jìn)一 步地保證設(shè)備快速上下電切換時電路工作的可靠性。

【專利附圖】

【附圖說明】
[0028] 圖1為現(xiàn)有技術(shù)中的電源緩啟動電路的原理圖；
[0029] 圖2為本實用新型實施例的設(shè)備上下電控制電路的原理圖；
[0030] 圖3為本實用新型另一實施例的設(shè)備上下電控制電路的原理圖。

【具體實施方式】
[0031] 首先說明一點，本實用新型實施例所提出的設(shè)備上下電控制電路設(shè)置于外部直流 電源與所述設(shè)備的供電端之間，其中，外部直流電源對外具有兩個輸出端，具體為：第一輸 出端VIN以及第二輸出端RTN。本實用新型實施例所提出的設(shè)備上下電控制電路包括：順 序連接的延時電路和緩啟動電路，當(dāng)延時電路延時時間到后才啟動緩啟動電路，達(dá)到進(jìn)一 步延長啟動時間并抑制輸入沖擊電流的目的。
[0032] 以下將結(jié)合附圖及實施例來詳細(xì)說明本實用新型的實施方式，借此對本實用新型 如何應(yīng)用技術(shù)手段來解決技術(shù)問題，并達(dá)成技術(shù)效果的實現(xiàn)過程能充分理解并據(jù)以實施。
[0033] 參考圖2所示，為本實用新型實施例的設(shè)備上下電控制電路的原理圖。從該原理 圖可以看出，其包括：順序連接的延時電路和緩啟動電路，且所述延時電路的輸出端與所述 緩啟動電路的控制端連接，用于控制緩啟動電路的對外輸出通斷，其中，
[0034] 所述緩啟動電路包括：
[0035] 第一晶體管Q1，用于控制所述緩啟動電路對外輸出通斷，優(yōu)選地且示例性地在圖 2中為N溝道增強型M0SFET，控制端為柵極G，輸入端為源極S，輸出端為漏極D ;所述第一 晶體管Q1的輸入端與外部直流電源的第二輸出端RTN連接，其輸出端與所述設(shè)備的地GND 連接；
[0036] 與外部直流電源的第一輸出端VIN連接的第一電阻R1，以及與外部直流電源的第 二輸出端RTN連接的緩啟動電容C1，所述第一電阻R1和所述緩啟動電容C1串聯(lián)連接形成 第一中間電壓節(jié)點P;
[0037] 與外部直流電源的第一輸出端VIN連接的第二電阻R2,所述第二電阻R2和所述第 一晶體管Q1的控制端柵極G串聯(lián)連接形成第二中間電壓節(jié)點0 ;
[0038] 彼此串聯(lián)連接、且設(shè)置于所述第二中間電壓節(jié)點0和所述第一晶體管輸出端漏極 D之間的第三電阻R3和第二電容C2 ;
[0039] 截止二極管D1，其陰極與所述第一中間電壓節(jié)點P連接，陽極與所述第二中間電 壓節(jié)點〇連接；
[0040] 穩(wěn)壓管D2,其陰極與所述第二中間電壓節(jié)點0連接，陽極與所述外部直流電源的 第二輸出端RTN連接。
[0041] 所述延時電路包括：
[0042] 與外部直流電源的第一輸出端VIN連接的第一分壓電阻R4,與外部直流電源的第 二輸出端RTN連接的第二分壓電阻R5 ;所述第一分壓電阻R4和所述第二分壓電阻R5串聯(lián) 連接形成分壓節(jié)點A ;
[0043] 上拉電阻R6;
[0044] -端與所述分壓節(jié)點A連接的充電電容C4 ;
[0045] 第二晶體管Q2,優(yōu)選地且示例性地在圖2中為三極管，控制端為基極B，第一連接 端為集電極C，第二連接端為發(fā)射極E ;所述第二晶體管Q2的第一連接端與所述第一中間電 壓節(jié)點P連接，且通過所述上拉電阻R6與外部直流電源的第一輸出端VIN連接；所述第二 晶體管Q2的第二連接端與外部直流電源的第二輸出端RTN連接；所述第二晶體管的控制端 與所述充電電容C4的另一端連接；
[0046] 反向二極管D3,設(shè)置在所述第二晶體管Q2的控制端與外部直流電源的第二輸出 端RTN之間，其陰極與所述第二晶體管Q2的控制端連接，陽極與外部直流電源的第二輸出 端RTN連接。
[0047] 此外，在圖2所示出的上下電控制電路中還包括：儲能電容C3,設(shè)置在外部直流電 源的第一輸出端VIN與所述設(shè)備的地GND之間，作為本實施例的設(shè)備上下電控制電路的輸 出負(fù)載。
[0048] 本實施例所提出的上下電控制電路的實現(xiàn)過程如下：
[0049] 該上下電控制電路在未上電的初始狀態(tài)，充電電容C4兩端的電壓為0V，電路中沒 有電流，而分壓節(jié)點A的電壓由所述第一分壓電阻R4和第二分壓電阻R5串聯(lián)分壓來確定； 當(dāng)外部直流電源上電時，即外部直流電源的第一輸出端VIN和第二輸出端RTN之間的電壓 由0V變?yōu)橥獠抗┙o電壓（例如，Vin)時，由于充電電容C4隔直通交的特性及電容電壓不能 突變原理，形成對于充電電容C4充電，并且充電電容C4剛開始充電瞬間時相當(dāng)于短路，此 時，第一分壓電阻R4、充電電容C4及第二晶體管Q2構(gòu)成一回路，在該回路中初始電流I (0) 等于所述分壓節(jié)點A(第一分壓電阻R4和第二分壓電阻R5串聯(lián)分壓）與所述第二晶體管 Q2的極間電壓V BE的差值除以所述第一分壓電阻R4的值，且初始電流I (0)遠(yuǎn)大于第二晶 體管Q2導(dǎo)通所需的飽和基極電流Ibs，此時第二晶體管Q2處于飽和導(dǎo)通狀態(tài)，因此第二晶 體管Q2的第一連接端和第二連接端相導(dǎo)通，由于第二連接端接地，所述緩啟動電容C1、第 一電阻R1和截止二極管D1形成的第二中間電壓節(jié)點P的電壓被強制拉低為0V，且通過所 述截止二極管D1，第一晶體管Q1的柵極電壓也被強制拉低為0V，緩啟動電路處于不工作狀 態(tài)；在第二晶體管Q2導(dǎo)通后，由于第二晶體管Q2的控制端與第二連接端之間的極間電壓 V BE -定，充電電容C4與第二晶體管Q2控制端連接的節(jié)點處電壓也被箝位在第二晶體管Q2 的極間電壓VBE。
[0050] 隨著對充電電容C4的充電時間增加，其上通過的電流逐漸減小，一旦當(dāng)充電電容 C4通過的電流I小于第二晶體管Q2導(dǎo)通所需的飽和基極電流I bs時，第二晶體管Q2關(guān)斷， 此時第二中間電壓節(jié)點P將開始從0V上升至Vin，緩啟動電路開始工作，此時第一電阻R1 起限流作用。
[0051] 當(dāng)緩啟動電路開始工作后，第一晶體管Q1的控制端柵極G的電壓將緩慢上升，當(dāng) 柵源電壓V es高到一定程度后，截止二極管D1導(dǎo)通，之后所有的電荷都給緩啟動電容C1以 時間常數(shù)R1XC1充電，柵源G的電壓V es以與緩啟動電容C1上的電壓相同的速度上升，直 到第一晶體管Q1導(dǎo)通產(chǎn)生沖擊電流。當(dāng)?shù)谝痪w管Q1處于導(dǎo)通狀態(tài)時，外部輸入直流電 源和設(shè)備供電端之間形成導(dǎo)通回路，也就是說，設(shè)備實現(xiàn)了上電。
[0052] 當(dāng)外部輸入直流電源下電而停止向設(shè)備進(jìn)行供電，S卩，外部輸入直流電源的第一 輸出端VIN和第二輸出端RTN之間的電壓又變?yōu)?V時，充電電容C4開始放電，此時，第一 分壓電阻R4、第二分壓電阻R5、充電電容C4及反向二極管D3構(gòu)成一回路，充電電容C4的 放電電阻相當(dāng)于第一分壓電阻R4和第二分壓電阻R5的并聯(lián)電阻，充電電容C4的放電初始 電壓為第一分壓電阻R4和第二分壓電阻R5串聯(lián)分壓（即，分壓節(jié)點A的電壓），此時，反 向二極管D3正向?qū)?，將第二晶體管Q2的控制端與第二連接端之間的極間電壓Vbe箝位 至-Vf (大約-0. 7V)，第二晶體管Q2截止。
[0053] 同時，緩啟動電容C1通過第一電阻R1和上拉電阻R6開始放電，當(dāng)緩啟動電容C1 上的電壓下降到穩(wěn)壓管D2的穩(wěn)壓值以下時，截止二極管D1正向?qū)?，第一晶體管Q1的控 制端柵極電壓將隨緩啟動電容C1上的電壓一起下降。當(dāng)?shù)谝痪w管Q1的控制端柵極電壓 低于第一晶體管Q1的最小開啟電壓值時，第一晶體管Q1關(guān)斷，并阻斷了外部輸入直流電源 的第一輸出端和第二輸出端與儲能電容C3的回路。此時，第一晶體管Q1的控制端柵極電 壓并沒有到0V，儲能電容C3上會存在殘余電壓，此殘余電壓隨著儲能電容C3的增大而增 力口，且在外部輸入直流電源掉電后會存留很長時間并緩慢降低。當(dāng)外部輸入直流電源再次 上電時，由于第一晶體管Q1的控制端的殘余電壓依然存在，如果沒有延時電路在延時過程 中將第一晶體管Q1的柵極電壓強制拉低為0V，第一晶體管Q1的控制端柵極電壓將不會從 0V開始增加，從而影響緩啟動的沖擊電流抑制效果。由此可見，延時電路在快速上下電過程 中除了進(jìn)一步加大延時時間外，還進(jìn)一步起到了抑制沖擊電流的作用，進(jìn)一步優(yōu)化了電路 的可靠性。
[0054] 在上述緩啟動電路中，第一電阻R1和緩啟動電容C1和穩(wěn)壓管二極管D2用來保證 第一晶體管Q1在剛上電時保持關(guān)斷狀態(tài)；截止二極管D1用來限制第一晶體管Q1的柵源電 壓。其中：
[0055] 第一電阻R1和緩啟動電容C1按照以下公式選定：

【權(quán)利要求】
1. 一種設(shè)備上下電控制電路，設(shè)置于外部直流電源的第一輸出端（VIN)、外部直流電 源的第二輸出端（RTN)與所述設(shè)備的供電端之間，包括：緩啟動電路，含有用于控制所述緩 啟動電路對外輸出通斷的第一晶體管，所述第一晶體管的輸入端與所述外部直流電源的第 二輸出端（RTN)連接，輸出端與所述設(shè)備的地（GND)連接，其特征在于， 所述設(shè)備上下電控制電路還包括：延時電路，所述延時電路的輸出端與所述第一晶體 管的控制端連接，控制所述緩啟動電路中第一晶體管的通斷狀態(tài)。
2. 如權(quán)利要求1所述的設(shè)備上下電控制電路，其特征在于，所述緩啟動電路還包括： 與外部直流電源的第一輸出端（VIN)連接的第一電阻，以及與外部直流電源的第二輸 出端（RTN)連接的緩啟動電容，所述第一電阻和所述緩啟動電容串聯(lián)連接形成第一中間電 壓節(jié)點（P); 與外部直流電源的第一輸出端（VIN)連接的第二電阻，所述第二電阻和所述第一晶體 管的控制端串聯(lián)連接形成第二中間電壓節(jié)點（0); 彼此串聯(lián)連接、且設(shè)置于所述第二中間電壓節(jié)點（0)和所述第一晶體管輸出端之間的 第三電阻和第二電容。
3. 如權(quán)利要求2所述的設(shè)備上下電控制電路，其特征在于，所述緩啟動電容兩端不并 聯(lián)設(shè)置有分壓電阻。
4. 如權(quán)利要求2或者3所述的設(shè)備上下電控制電路，其特征在于，所述緩啟動電路還包 括：截止二極管，所述截止二極管的陰極與所述第一中間電壓節(jié)點（P)連接，陽極與所述第 二中間電壓節(jié)點（〇)連接。
5. 如權(quán)利要求1所述的設(shè)備上下電控制電路，其特征在于，所述緩啟動電路還包括：穩(wěn) 壓管，其陰極與所述第二中間電壓節(jié)點（〇)連接，陽極與所述外部直流電源的第二輸出端 (RTN)連接。
6. 如權(quán)利要求1所述的設(shè)備上下電控制電路，其特征在于，所述第一晶體管為NMOS管， 其控制端為柵極，輸入端為源極，輸出端為漏極。
7. 如權(quán)利要求1所述的設(shè)備上下電控制電路，其特征在于，所述設(shè)備上下電控制電路 還包括：設(shè)置在外部直流電源的第一輸出端（VIN)和所述設(shè)備的地（GND)之間的儲能電容。
8. 如權(quán)利要求1所述的設(shè)備上下電控制電路，其特征在于，所述延時電路包括： 與外部直流電源的第一輸出端（VIN)連接的第一分壓電阻，以及與外部直流電源的第 二輸出端（RTN)連接的第二分壓電阻，第二晶體管，充電電容，上拉電阻；其中： 所述第一分壓電阻和所述第二分壓電阻串聯(lián)連接形成分壓節(jié)點（A); 所述充電電容一端與所述第二晶體管的控制端連接，另一端與所述分壓節(jié)點（A)連 接；所述第二晶體管的第一連接端與所述第一中間電壓節(jié)點（P)連接，且通過所述上拉電 阻與外部直流電源的第一輸出端（VIN)連接；所述第二晶體管的第二連接端與外部直流電 源的第二輸出端（RTN)連接。
9. 如權(quán)利要求8所述的設(shè)備上下電控制電路，其特征在于，所述第二晶體管為三極管， 其控制端為基極，第一連接端為集電極，第二連接端為發(fā)射極。
10. 如權(quán)利要求8所述的設(shè)備上下電控制電路，其特征在于，所述上拉電阻和所述第一 電阻集成為一個電阻。
【文檔編號】H03K17/08GK203840300SQ201420118843
【公開日】2014年9月17日 申請日期:2014年3月14日 優(yōu)先權(quán)日:2014年3月14日
【發(fā)明者】肖站, 曲暢 申請人:瑞斯康達(dá)科技發(fā)展股份有限公司