可重構(gòu)型dds多功能函數(shù)信號(hào)發(fā)生器的制造方法
【專利摘要】本實(shí)用新型公開了一種可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器，其包括CPU主控模塊；接于CPU主控模塊的鍵盤單元；接于CPU主控模塊的液晶顯示單元；接于CPU主控模塊的FPGA模塊，F(xiàn)PGA模塊連接有FLASH模塊和JTAG可重構(gòu)編程口；接于FPGA模塊的D/A模塊；接于D/A模塊的電壓反饋放大器；接于電壓反饋放大器的運(yùn)算放大器。本實(shí)用新型的有益效果是：整個(gè)儀表的硬件功能不是由特定的DDS專用芯片來實(shí)現(xiàn)，而是將各種功能模塊以軟核的形式構(gòu)建在一片大規(guī)模FPGA上，因此具有可重構(gòu)性。此系統(tǒng)是以硬件運(yùn)算器取代傳統(tǒng)信號(hào)發(fā)生器中的模擬乘法器，以FPGA中大規(guī)模邏輯門和嵌入式存儲(chǔ)器構(gòu)成了整個(gè)系統(tǒng)的功能部件，而以MCU作為FPGA的接口部件，從而能通過JTAG口隨時(shí)方便地載入配置文件，對(duì)整個(gè)硬件系統(tǒng)進(jìn)行重構(gòu)和升級(jí)。
【專利說明】可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器，其適用于電子工程、工業(yè)自動(dòng)化、電子設(shè)計(jì)與通信工程專業(yè)學(xué)習(xí)的高校教學(xué)實(shí)驗(yàn)。
【背景技術(shù)】
[0002]盡管普通DDS函數(shù)信號(hào)發(fā)生器同樣采用了數(shù)字頻率直接合成技術(shù)，有許多模擬信號(hào)發(fā)生器無法比擬的優(yōu)點(diǎn)，如頻率精度高、無量程限制、信號(hào)過度時(shí)間極短、波形精度高、不同方式和全程掃描特性好、調(diào)整功能強(qiáng)、全數(shù)字化控制、穩(wěn)定可靠等等，但由于采用了 DDS專用器件及一些模擬功能模塊(如模擬乘法器)，缺乏靈活性，功能受限于專用芯片的即定功能和技術(shù)指標(biāo)，不僅無法適應(yīng)用戶許多特定功能的要求，就是不少專用功能也無法實(shí)現(xiàn)，從而在不少應(yīng)用場合使用戶面對(duì)許多尷尬局面。這是因?yàn)槿魏我慌_(tái)功能強(qiáng)大的DDS信號(hào)發(fā)生器都不可能總是滿足用戶，特別是數(shù)字通信系統(tǒng)或一些電子系統(tǒng)設(shè)計(jì)領(lǐng)域的用戶的需求，如一些特定編碼方式或調(diào)制方式的信號(hào)發(fā)生功能，甚至解調(diào)功能等，這些問題主要有:
[0003]1、無法實(shí)驗(yàn)硬件升級(jí)。對(duì)于傳統(tǒng)的DDS函數(shù)信號(hào)發(fā)生器，一旦作為整機(jī)出售后，用戶只能使用設(shè)備既定的功能；對(duì)于許多實(shí)際情況，用戶無法自主擴(kuò)充新的功能，而對(duì)于原有的功能也無法根據(jù)實(shí)際需要進(jìn)行改進(jìn)和升級(jí)。
[0004]2、事實(shí)上，DDS函數(shù)信號(hào)發(fā)生器的許多功能與數(shù)字通信領(lǐng)域中諸多功能模塊相關(guān)，在高校學(xué)生創(chuàng)新實(shí)驗(yàn)中往往需要學(xué)習(xí)設(shè)計(jì)這些功能模塊，而DDS函數(shù)發(fā)生器中的許多功能又能直接用來模擬，因此如果能直接利用DDS函數(shù)信號(hào)發(fā)生器來構(gòu)建和模擬數(shù)字通信功能模塊是最有效的學(xué)習(xí)方法，然而傳統(tǒng)的DDS信號(hào)發(fā)生器都不具備這些功能。
[0005]3、傳統(tǒng)的DDS函數(shù)信號(hào)發(fā)生器結(jié)構(gòu)復(fù)雜、成本高、且功能較少。
[0006]此外，盡管普通的DSP/EDA開發(fā)系統(tǒng)具有較好的開發(fā)功能，但它們卻沒有完備的信號(hào)驅(qū)動(dòng)和保護(hù)配置，開發(fā)好的功能不能直接用于許多實(shí)際場合，離工程設(shè)計(jì)總有一段距離。以通信工程中一些應(yīng)用模塊的設(shè)計(jì)為例，如果使用普通的EDA開發(fā)系統(tǒng)(諸如編解碼、數(shù)字調(diào)制解調(diào)器、DDS、FSK等必須利用EDA完成硬件設(shè)計(jì))，盡管能容易地實(shí)現(xiàn)功能性硬件系統(tǒng)的設(shè)計(jì)和高指標(biāo)的實(shí)現(xiàn)，但在適用中將存在許多問題:
[0007]1、信號(hào)輸出幅度難于控制，特別在需要大幅度或很小幅度時(shí)，無法實(shí)現(xiàn)；
[0008]2、輸出信號(hào)驅(qū)動(dòng)能力有限，無法直接投入應(yīng)用和模型驗(yàn)證；
[0009]3、由于由DAC直接輸出的信號(hào)多數(shù)是單極性的，很難實(shí)現(xiàn)指定的直流分量，及信號(hào)極性無法控制，如信號(hào)偏置的設(shè)置等，這導(dǎo)致了適用范圍大大縮小；
[0010]4、缺乏完善的短路和沖擊電壓/電流的保護(hù)；
[0011]5、缺乏輸出信號(hào)完善的量化控制系統(tǒng)。
實(shí)用新型內(nèi)容
[0012]本實(shí)用新型的目的就是為了解決上述問題，提供一種可重構(gòu)且功能多樣化的可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器。[0013]為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用如下技術(shù)方案:
[0014]可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器，其包括:
[0015]CPU 主控模塊(3);
[0016]接于CPU主控模塊且用于對(duì)系統(tǒng)信號(hào)參數(shù)進(jìn)行選擇和設(shè)置的鍵盤單元(I)；
[0017]接于CPU主控模塊且用于對(duì)參數(shù)進(jìn)行顯示的液晶顯示單元(2)；
[0018]接于CPU主控模塊的FPGA模塊(4)，其連接有FLASH模塊(5)和JTAG可重構(gòu)編程
口(6)；
[0019]接于FPGA模塊(4)的D/A模塊(7);
[0020]接于D/A模塊的電壓反饋放大器(8)；
[0021 ]接于電壓反饋放大器的運(yùn)算放大器(9 )。
[0022]作為對(duì)本實(shí)用新型的進(jìn)一步優(yōu)化在于，所述FPGA模塊選擇EP1C3或兼容器件擔(dān)任
-H-* I I
心/T O
[0023]如前文所述的可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器，核心器件是EP1C3T144和AT89S8253，有別于傳統(tǒng)DDS設(shè)備的是該可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器的板上具有兩個(gè)10針口 “ JTAG PORT”和“MCU Dload”，其是實(shí)現(xiàn)重構(gòu)的關(guān)鍵端口。
[0024]電路系統(tǒng)及其簡潔可靠的結(jié)構(gòu)，這是可重構(gòu)的必要條件。以極少的器件構(gòu)成SOC(片上系統(tǒng))型DDS函數(shù)信號(hào)發(fā)生器，系統(tǒng)核心器件只有兩片:一片EP1C3T144 (或兼容器件)和I片AT89S8253 (或兼容器件)，前者用于系統(tǒng)中全部功能模塊中涉及的硬件模塊，后者用于對(duì)前者的軟件控制模塊；此系統(tǒng)的接口器件包括I片10位高速DAC (THS5651或DAC900等兼容器件)、I片AD811和I片4001等。
[0025]為了適應(yīng)高校在數(shù)字技術(shù)方面的自主創(chuàng)新訓(xùn)練的需要，
【發(fā)明者】完成了基于FPGA平臺(tái)的可重構(gòu)的DDS函數(shù)信號(hào)發(fā)生器的設(shè)計(jì)。對(duì)傳統(tǒng)DDS函數(shù)信號(hào)發(fā)生器有了革命性的改革，在使用中受到了國內(nèi)高校廣大師生的歡迎。所謂片上系統(tǒng)即基本上只用一片核心器件實(shí)現(xiàn)整個(gè)設(shè)備的軟硬件功能。
[0026]
【發(fā)明者】推出的可重構(gòu)型DDS函數(shù)信號(hào)發(fā)生器是基于EDA技術(shù)與SOPC設(shè)計(jì)技術(shù)，硬件模塊包括了數(shù)控制振蕩器NC0、AM純數(shù)字發(fā)生器、數(shù)字鎖相環(huán)等IP核，從而徹底解決了普通DDS信號(hào)發(fā)生器的傳統(tǒng)缺陷，而且整體功能和性能都有了質(zhì)的飛躍。其功能特點(diǎn)是:
[0027]1、系統(tǒng)不但包含了普通DDS函數(shù)信號(hào)發(fā)生器幾乎所有功能和良好的性能，還實(shí)現(xiàn)了許多目前一些中高檔DDS發(fā)生器尚不存在的功能，如寬頻率等精度測頻率，測脈寬/占空比功能；信號(hào)采集與頻譜分析顯示；邏輯分析儀；正交數(shù)字調(diào)制信號(hào)發(fā)生和解調(diào)、寬頻域中任意頻率比(任意形狀)的李薩如圖形信號(hào)輸出、任意波編輯輸出及其頻譜顯示等。
[0028]2、由于整個(gè)儀表的硬件功能不是由特定的DDS專用芯片來實(shí)現(xiàn)，而是將各種功能模塊以軟核(如DDS核NC0、AM核等)的形式構(gòu)建在一片大規(guī)模FPGA上，因此具有可重構(gòu)性(重配置性)，即可在此FPGA中配置進(jìn)幾乎任何硬件功能系統(tǒng)。當(dāng)用戶在系統(tǒng)開發(fā)或?qū)嶒?yàn)中需要用到某種或某類特定功能及信號(hào)輸出，而當(dāng)前信號(hào)發(fā)生器不具備時(shí)，即可用鍵選擇，使系統(tǒng)進(jìn)入用戶自定義/設(shè)計(jì)功能項(xiàng)，此時(shí)該系統(tǒng)除信號(hào)幅度和偏移控制外，將交出所有控制權(quán)、系統(tǒng)構(gòu)建權(quán)和信號(hào)端口與控制鍵，此時(shí)將由用戶自行設(shè)計(jì)所需要的功能模塊，實(shí)現(xiàn)用戶需要的功能。
[0029]可重構(gòu)型DDS函數(shù)信號(hào)發(fā)生器具有良好的保護(hù)和驅(qū)動(dòng)，如具有精密數(shù)控的輸出幅度和正負(fù)偏移控制，從而使其設(shè)計(jì)結(jié)果能被直接使用于工程實(shí)際(特別是通信工程和電子工程開發(fā)領(lǐng)域)。
[0030]對(duì)于本可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器而言，其既可以作為傳統(tǒng)DDS函數(shù)信號(hào)發(fā)生器來使用，也可以利用其可重構(gòu)特性構(gòu)建用戶自己的功能模塊，即利用系統(tǒng)的可重構(gòu)特性，首先設(shè)定端口輸出信號(hào)的幅度/偏移，在選定此項(xiàng)功能后，所有(或部分)的控制鍵和輸入/輸出端口資源全部讓位給用戶，這時(shí)用戶可以利用所給的軟硬件資源、功能元件、宏模塊、IP核(如數(shù)控振蕩器NC0，含標(biāo)準(zhǔn)DDS核)，十分容易地設(shè)計(jì)出自己需要的功能和輸出信號(hào)類型，從而極大擴(kuò)展了原設(shè)備的功能。此功能將為廣大電子系統(tǒng)開發(fā)人員提供全新高效的開發(fā)工具，為各類實(shí)驗(yàn)室(通信、EDA、數(shù)字電路、模擬電路、單片機(jī)、自動(dòng)化控制等等實(shí)驗(yàn)室)提供更高性能的DDS函數(shù)發(fā)生器，同時(shí)也將有效地促進(jìn)學(xué)生自主創(chuàng)新能力的培養(yǎng)。
【專利附圖】

【附圖說明】
[0031]圖1為可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器原理框圖。
[0032]圖2為可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器中CPU主控模塊電路原理圖。
[0033]圖3為可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器中FPGA模塊電路原理圖。
[0034]圖4為可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器中FLASH模塊電路原理圖。
[0035]圖5為可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器中JTAG可重構(gòu)編程口電路原理圖。
[0036]圖6為可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器中D/A模塊以及電壓反饋放大器的電路原理圖。
[0037]圖7為可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器中運(yùn)算放大器電路原理圖。
【具體實(shí)施方式】
[0038]為了使本實(shí)用新型實(shí)現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于明白了解，下面結(jié)合具體圖示，進(jìn)一步闡述本實(shí)用新型。
[0039]參見圖1，可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器(以下簡稱“函數(shù)信號(hào)發(fā)生器”)，其包括外接的鍵盤單元1、液晶顯示單元2、CPU主控模塊3、FPGA模塊4、FLASH模塊5、JTAG可重構(gòu)編程口 6、D/A模塊7、電壓反饋放大器8以及運(yùn)算放大器9。
[0040]本案中，該數(shù)信號(hào)發(fā)生器的外接設(shè)備包括鍵盤單元和液晶顯示單元，其中，外接的鍵盤單元以傳統(tǒng)的鍵盤為主，其與CPU主控模塊的CPU (微處理器)相互連接，對(duì)系統(tǒng)信號(hào)參數(shù)進(jìn)行設(shè)置和選擇。
[0041]外接的液晶顯示單元2選擇普通的液晶顯示器或者其它顯示元器件，其與CPU主控模塊的CPU進(jìn)行連接，以對(duì)設(shè)置參數(shù)進(jìn)行顯示。
[0042]參見圖2，該函數(shù)信號(hào)發(fā)生器的CPU主控模塊3，該CPU主控模塊的CPU由單片機(jī)AT89S8253或兼容器件擔(dān)任，對(duì)鍵盤發(fā)出的信號(hào)進(jìn)行接收處理，并通過液晶顯示器進(jìn)行顯示，向FPGA(可編程邏輯器件)發(fā)出指令并接收對(duì)方信號(hào)進(jìn)行處理。
[0043]參見圖3，該函數(shù)信號(hào)發(fā)生器的關(guān)鍵模塊-FPGA模塊4，其接于CPU主控模塊，且該FPGA模塊4連接有FLASH模塊5和JTAG可重構(gòu)編程口 6。FPGA(可編程邏輯器件)由EP1C3T144或兼容器件擔(dān)任，該FPGA模塊與CPU相連并與CPU進(jìn)行互相通信，對(duì)CPU發(fā)出的信號(hào)進(jìn)行接收處理，也可將信號(hào)送給對(duì)方進(jìn)行處理，此模塊可產(chǎn)生各種信號(hào)發(fā)生功能，包括:等精度頻率計(jì)測算功能(頻率、占空比、脈寬)，移項(xiàng)信號(hào)發(fā)生功能，F(xiàn)M、AM、PM發(fā)生功能，方波、三角波、梯形波、鋸齒波信號(hào)及任意波發(fā)生功能，李薩如圖形信號(hào)發(fā)生功能，F(xiàn)SK、ASK、PSK信號(hào)發(fā)生功能，掃頻信號(hào)發(fā)生功能，選擇外部信號(hào)存儲(chǔ)功能，邏輯分析儀功能，任意波采集功能。
[0044]參見圖4，與FPGA模塊4相連的FLASH模塊5，其對(duì)FPGA (可編程邏輯器件)的功能存儲(chǔ)，當(dāng)上電時(shí)，自動(dòng)對(duì)FPGA進(jìn)行配置。
[0045]參見圖5，與FPGA模塊4相連的JTAG可重構(gòu)編程口 6，其可作為對(duì)系統(tǒng)功能重構(gòu)的編程口。
[0046]參見圖6，該圖示處了接于FPGA模塊4的D/A模塊7以及接于D/A模塊的電壓反饋放大器8的電路原理圖，10位高速DAC (THS5651或DAC900等兼容器件)與FPGA相連，F(xiàn)PGA發(fā)出數(shù)字信號(hào)通過D/A模塊轉(zhuǎn)換成模擬信號(hào)。電壓反饋放大器8對(duì)DAC模擬信號(hào)輸出進(jìn)行電壓反饋放大，其由THS4001擔(dān)任，與DAC相連。
[0047]參見圖7，接于電壓反饋放大器的運(yùn)算放大器9，其對(duì)接收的信號(hào)進(jìn)行運(yùn)算放大，其由AD811擔(dān)任，與THS4001相連。
[0048]該函數(shù)信號(hào)發(fā)生器的FPGA模塊中，芯片的優(yōu)選可以是EP1C6、EP1C3或者兼容器件擔(dān)任芯片。
[0049]該函數(shù)信號(hào)發(fā)生器可隨時(shí)通過JTAG 口進(jìn)行在系統(tǒng)硬件升級(jí)的接口核內(nèi)部結(jié)構(gòu)重構(gòu)安排?？梢跃植炕蛉窟M(jìn)行更新升級(jí)或部分改進(jìn)，從而使之同時(shí)成為一個(gè)傳統(tǒng)DDS函數(shù)信號(hào)發(fā)生器意義上的儀表和一套可用于數(shù)字通信功能模塊創(chuàng)新開發(fā)的實(shí)踐平臺(tái)。
[0050]系統(tǒng)可重構(gòu)的基本原理:以硬件運(yùn)算器為例，如嵌入式乘法器取代傳統(tǒng)信號(hào)發(fā)生器中的模擬乘法器，以FPGA中大規(guī)模邏輯門和嵌入式存儲(chǔ)器構(gòu)成了整個(gè)系統(tǒng)的功能部件，而以MCU作為FPGA的接口部件，通過軟件方式控制FPGA中的各功能模塊。從而能通過JTAG口隨時(shí)方便地載入配置文件,對(duì)整個(gè)硬件系統(tǒng)進(jìn)行重構(gòu)和升級(jí)。
[0051]由于整個(gè)硬件系統(tǒng)是基于FPGA可編程的硬件環(huán)境中，所以用戶可以根據(jù)自己的需要重新構(gòu)建新的硬件功能，甚至整個(gè)系統(tǒng)，這特別適合高校學(xué)生的創(chuàng)新設(shè)計(jì)。
[0052]獨(dú)特的零成本硬件可升級(jí)重構(gòu)性能，即根據(jù)需要可進(jìn)行多類型、多多通道和多模塊的硬件升級(jí)，且無需增加任何成本。
[0053]全文中略去了對(duì)于公知技術(shù)的描述。諸如除FPGA模塊外的其余構(gòu)件均可選擇現(xiàn)有技術(shù)予以實(shí)現(xiàn)。
[0054]以上所述僅為本實(shí)用新型的優(yōu)選實(shí)施方式，本實(shí)用新型的保護(hù)范圍并不僅限于上述實(shí)施方式，凡是屬于本實(shí)用新型原理的技術(shù)方案均屬于本實(shí)用新型的保護(hù)范圍。對(duì)于本領(lǐng)域的技術(shù)人員而言，在不脫離本實(shí)用新型的原理的前提下進(jìn)行的若干改進(jìn)，這些改進(jìn)也應(yīng)視為本實(shí)用新型的保護(hù)范圍。
【權(quán)利要求】
1.可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器，其特征在于，包括: CPU主控模塊(3)； 接于CPU主控模塊且用于對(duì)系統(tǒng)信號(hào)參數(shù)進(jìn)行選擇和設(shè)置的鍵盤單元(I)； 接于CPU主控模塊且用于對(duì)參數(shù)進(jìn)行顯示的液晶顯示單元(2)； 接于CPU主控模塊的FPGA模塊(4)，其連接有FLASH模塊(5)和JTAG可重構(gòu)編程口(6)； 接于FPGA模塊(4)的D/A模塊(7)； 接于D/A模塊的電壓反饋放大器(8)； 接于電壓反饋放大器的運(yùn)算放大器(9 )。
2.根據(jù)權(quán)利要求1所述的可重構(gòu)型DDS多功能函數(shù)信號(hào)發(fā)生器，其特征在于，所述FPGA模塊選擇EP1C3或兼容器件擔(dān)任芯片。
【文檔編號(hào)】H03K3/02GK203775162SQ201420163574
【公開日】2014年8月13日 申請日期:2014年4月4日 優(yōu)先權(quán)日:2014年4月4日
【發(fā)明者】潘松 申請人:杭州康芯電子有限公司