高脈沖輸出電路及應(yīng)用高脈沖輸出電路的設(shè)備的制作方法
【專利摘要】本實用新型提供一種高脈沖輸出電路及應(yīng)用高脈沖輸出電路的設(shè)備，包括：第一邏輯電路、電容C1、第二邏輯電路，RC延時電路、第三邏輯電路以及反相電路，所述第一邏輯電路的輸入端輸入電平轉(zhuǎn)換信號，第一邏輯電路的輸出端連接第一電源，第一邏輯電路的輸出端通過電容C1連接第二邏輯電路的第一輸入端，第二邏輯電路的第一輸出端及第二輸入端連接第二電源，第二邏輯電路的輸出端通過延時電路連接第三邏輯電路的輸入端，第三邏輯電路的輸出端連接第三電源，第三邏輯電路的輸出端連接反相電路，反相電路的輸出端作為脈沖信號的輸出端并且連接第四電源，本電路能夠為MCU合理方便的接收觸發(fā)信號提供基礎(chǔ)。
【專利說明】高脈沖輸出電路及應(yīng)用高脈沖輸出電路的設(shè)備

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及脈沖轉(zhuǎn)換【技術(shù)領(lǐng)域】，尤其涉及一種高脈沖輸出電路及應(yīng)用高脈沖輸出電路的設(shè)備。

【背景技術(shù)】
[0002]當(dāng)前業(yè)界電子系統(tǒng)中最常用的芯片就是MCU，MCU作為電子系統(tǒng)的控制樞紐需要很多觸發(fā)信號作為代碼運行的開始。但是外圍的觸發(fā)信號多是由高到低的電平轉(zhuǎn)換，或者由低到高的電平轉(zhuǎn)換，而MCU等處理芯片由于信號復(fù)用等原因需要輸入短暫的脈沖信號。
[0003]由于當(dāng)前業(yè)界的處理高低電平轉(zhuǎn)換的單一性，極大影響了 MCU的輸入復(fù)用性，無法合理利用MCU的中斷接口資源。如在電池充電管理中，需要MCU對充電管理過程進(jìn)行控制，但是由于電池充電管理MCU的觸發(fā)需要高脈沖信號，當(dāng)充電管理MCU處于休眠狀態(tài)時，若直接連接電源，不能滿足喚醒高脈沖信號MCU的要求；在溫度偵測設(shè)備中，需要MCU對溫度偵測過程進(jìn)行控制，但是由于溫度偵測管理MCU的觸發(fā)需要高脈沖信號，當(dāng)溫度偵測管理MCU處于休眠狀態(tài)中時，開關(guān)閉合產(chǎn)生信號為由高到低轉(zhuǎn)換的電平信號，不能滿足溫度偵測管理MCU的喚醒要求。
[0004]因此，需要一種高脈沖輸出電路及應(yīng)用高脈沖輸出電路的設(shè)備，以避免上述缺陷。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種高脈沖輸出電路及應(yīng)用高脈沖輸出電路的設(shè)備，能夠?qū)⒌碗娖睫D(zhuǎn)高電平的階躍信號處理成高脈沖信號，從而節(jié)省MCU資源，提高了 MCU的利用效率。
[0006]為解決上述問題，本發(fā)明提供一種高脈沖輸出電路，其特征在于，包括:第一邏輯電路、電容Cl、第二邏輯電路，RC延時電路、第三邏輯電路以及反相電路，所述第一邏輯電路的輸入端輸入電平轉(zhuǎn)換信號，第一邏輯電路的輸出端連接第一電源，第一邏輯電路的輸出端通過電容Cl連接第二邏輯電路的第一輸入端，第二邏輯電路的第一輸入端及第二輸入端連接第二電源，第二邏輯電路的輸出端通過延時電路連接第三邏輯電路的輸入端，第三邏輯電路的輸出端連接第三電源，第三邏輯電路的輸出端連接反相電路，反相電路的輸出端連接第四電源。
[0007]進(jìn)一步的，所述第一電源通過電阻Rl連接第一邏輯電路的輸出端，既能夠?qū)⒌谝贿壿嬰娐返妮敵龆思措娙軨l的輸入端鉗位在高電平，又能夠起到限流的作用，防止因電流過高對第一邏輯電路的損害。
[0008]進(jìn)一步的，所述第二電源通過電阻R2連接第二邏輯電路的第一輸入端及第二輸入端，既能夠?qū)⒌诙壿嬰娐返牡谝惠斎攵思暗诙斎攵算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第二邏輯電路的損害，需要指出的是第二電源在經(jīng)過電阻R2、第二邏輯電路及電阻R3后，產(chǎn)生的電流應(yīng)當(dāng)滿足能夠使第三邏輯電路導(dǎo)通，才能夠才第三邏輯電路的輸出端輸出脈沖信號。
[0009]進(jìn)一步的，所述第三電源通過電阻R5連接第三邏輯電路的輸出端，其具體數(shù)值根據(jù)輸出需要進(jìn)行調(diào)整，既能夠?qū)⒌谌壿嬰娐泛偷妮敵龆算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第三邏輯電路的損害。
[0010]進(jìn)一步的，所述第四電源通過電阻R6連接反相電路的輸出端，既能夠為反相電路的輸出端提供高電，又能夠起到限流的作用，防止因電流過高對反相電路造成損害。
[0011]進(jìn)一步的，所述第一電源、第二電源、第三電源及第四電源高于脈沖輸出電路的開機電壓，即高于電平轉(zhuǎn)換信號輸入端的電壓。
[0012]進(jìn)一步的，在本發(fā)明提供的高脈沖輸出電路中，所述第一邏輯電路可以具有N溝道的第一 MOS管，其柵極作為輸入端連接電平轉(zhuǎn)換信號，源極接地端，漏極作為輸出端連接第一電源及電容Cl ;所述第二邏輯電路采用具有P溝道的第二 MOS管，其柵極作為第一輸入端連接電容Cl及第二電源，漏極作為輸出端連接延時電路，源極作為第二輸入端連接第二電源；所述第三邏輯電路采用具有N溝道的第三MOS管，其柵極作為輸入端，其源極接地端，其漏極作為輸出端且連接第三電源。
[0013]進(jìn)一步的，所述具有N溝道的第一 MOS管和第三MOS管可以采用NPN三極管代替，其中NPN三極管的基極與N溝道MOS管的柵極連接方式相同，NPN三極管的集電極與N溝道MOS管的漏極連接方式相同，NPN三極管的發(fā)射極與N溝道MOS管源極連接方式相同；所述P溝道的第二 MOS管可以采用PNP三極管代替，其中PNP三極管的基極與具有P溝道第二 MOS管的柵極連接方式相同，PNP三極管的集電極與P溝道的第二 MOS管的漏極連接方式相同，PNP三極管的發(fā)射極與P溝道的第二 MOS管源極連接方式相同，同樣能夠?qū)⑤斎氲挠傻偷礁唠娖睫D(zhuǎn)換信號轉(zhuǎn)換成高脈沖輸出。
[0014]進(jìn)一步的，所述第一邏輯電路、第二邏輯電路及第三邏輯電路采用與門和反相器的組合電路，與門的輸入端作為信號輸入端，反相器的輸出端作為信號輸出端，電平轉(zhuǎn)換信號由與門的輸入端輸入，由反相器的輸出端輸出，具體的，所述第一邏輯電路中與門的第一輸入端通過電容Cl后輸入電平轉(zhuǎn)換信號及第一電源,第一邏輯電路中與門的第二輸入端連接第一電源，且第一邏輯電路中反相器的輸出端通過電容Cl連接第二邏輯電路中與門的輸入端，第二邏輯電路中與門的第一輸入端及第二輸入端連接第二電源，且第二邏輯電路中反相器的輸出端通過延時電路連接第三邏輯電路中與門的輸入端，第三邏輯電路中反相器的輸出端連接第三電源，第三邏輯電路中反相器的輸出端作為脈沖輸出端，采用此種結(jié)構(gòu)的電路也能夠滿足要求，但相比而言，采用MOS管電路結(jié)構(gòu)更為簡單，成本更低。
[0015]進(jìn)一步的，所述反相電路包括第三邏輯電路的輸出端連接的具有N溝道的第四MOS管以及電阻R5，能夠?qū)⒌谌壿嬰娐份敵龆说妮敵鲂盘栠M(jìn)行反相處理。
[0016]進(jìn)一步的，所述延時電路包括電容C2和電阻R3串聯(lián)構(gòu)成的充電延時電路用來延遲第三MOS管的導(dǎo)通；和由電容C2和電阻R3并聯(lián)組成的放電延時電路，用來延遲第三MOS管的截止。
[0017]進(jìn)一步的，所述反相電路可以采用反相器連接第三邏輯的開關(guān)輸出端的方式實現(xiàn)，同樣能夠?qū)⒌谌壿嬰娐份敵龆说妮敵鲂盘栠M(jìn)行反相處理，滿足脈沖輸出需求。
[0018]其具體工作原理是:當(dāng)?shù)谝?MOS管的柵極連接輸入電平由低到高轉(zhuǎn)換的時候，第一MOS管導(dǎo)通，電容Cl瞬間導(dǎo)通，第二 MOS管的柵極短暫為低電平，第二 MOS管導(dǎo)通，第二電源通過電容R3對電容C2進(jìn)行充電，延遲第三MOS管的導(dǎo)通時間，充電完成后第三MOS管的柵極變?yōu)楦唠娖剑瑥亩谌齅OS管導(dǎo)通，第三MOS管的漏極輸出由高電平轉(zhuǎn)為低電平，經(jīng)過反相電路處理，第四MOS管輸出由低電平轉(zhuǎn)換為高電平。電容Cl由于電容效應(yīng)，第二MOS管恢復(fù)截止?fàn)顟B(tài)，電容C2通過電阻R4進(jìn)行放電，因此第三MOS管的柵極電平被拉低，第三MOS管截止，第三MOS管的漏極輸出由低電平恢復(fù)為高電平，第四MOS管的漏極輸出由高電平恢復(fù)為低電平，從而第四MOS管的漏極輸出為高脈沖。其中，在放電過程中，電容C2與電阻R4構(gòu)成的放電延時電路能夠延遲第三MOS管的截止時間，通過調(diào)整電容C2與電阻R4的值能夠控制延遲時間的長短，從而控制輸出脈沖的寬度。
[0019]本發(fā)明還提供一種應(yīng)用高脈沖輸出電路的充電設(shè)備，包括電池充電系統(tǒng)，以及與電池充電系統(tǒng)連接的充電電池及控制電池充電系統(tǒng)工作的MCU，所述MCU連接本發(fā)明實施例一提供的高脈沖輸出電路，所述高脈沖輸出電路的輸入端連接充電電源，充電電源經(jīng)過高脈沖輸出電路的轉(zhuǎn)換，從輸出端輸出高脈沖信號，喚醒處于休眠狀態(tài)中的MCU，從而控制電池充電系統(tǒng)對充電電池進(jìn)行充電。在沒有電源連接時，MCU可以保持休眠狀態(tài)，避免了MCU資源的浪費，提高了其工作效率。
[0020]本發(fā)明還提供一種高脈沖輸出電路，包括:電容Cl、第二邏輯電路，延時電路、第三邏輯電路以及反相電路，電容Cl 一端連接第一電源并作為電平轉(zhuǎn)換信號的輸入端，另一端連接所述第二邏輯電路的第一輸入端，第二邏輯電路的第一輸入端和第二輸入端連接第二電源，第二邏輯電路的輸出端通過延時電路連接第三邏輯電路的輸入端，第三邏輯電路的輸出端連接第三電源，第三邏輯電路的輸出端連接反相電路，反相電路的輸出端連接第四電源。
[0021]進(jìn)一步的，所述電容Cl的輸入端通過電阻Rl連接第一電源，能夠?qū)㈦娙軨l的輸入端鉗位在高電平，同時又能夠起到限流的作用。
[0022]進(jìn)一步的，所述第二電源通過電阻R2連接第二邏輯電路的第一輸入端及第二輸入端，既能夠?qū)⒌诙壿嬰娐返牡谝惠斎攵思暗诙斎攵算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第二邏輯電路的損害需要指出的是第二電源在經(jīng)過電阻R2、第二邏輯電路及電阻R3后，產(chǎn)生的電流應(yīng)當(dāng)滿足能夠使第三邏輯電路導(dǎo)通，才能夠才第三邏輯電路的輸出端輸出脈沖信號。
[0023]進(jìn)一步的，所述第三電源通過電阻R5連接第三邏輯電路的輸出端，其具體數(shù)值根據(jù)輸出需要進(jìn)行調(diào)整，既能夠?qū)⒌谌壿嬰娐泛偷妮敵龆算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第三邏輯電路的損害。
[0024]進(jìn)一步的，所述第四電源通過電阻R6連接反相電路的輸出端，既能夠為反相電路的輸出端提供高電，又能夠起到限流的作用，防止因電流過高對反相電路造成損害。
[0025]進(jìn)一步的，所述延時電路包括電容C2和電阻R3串聯(lián)構(gòu)成的充電延時電路和由電容C2和電阻R3并聯(lián)組成的放電延時電路，采用此種電路，既能滿足要求，且結(jié)構(gòu)簡單，還能夠根據(jù)電容C2和電阻R3的值調(diào)整設(shè)定脈沖寬度。
[0026]進(jìn)一步的，所述第二邏輯電路采用具有P溝道的第二 MOS管，其柵極作為第一輸入端連接電容Cl及第二電源，漏極作為輸出端連接延時電路，源極作為第二輸入端連接第二電源；所述第三邏輯電路采用具有N溝道的第三MOS管，其柵極作為輸入端，其源極接地端，其漏極作為輸出端且連接第三電源。
[0027]進(jìn)一步的，所述P溝道的第二 MOS管可以采用PNP三極管代替，其中PNP三極管的基極與P溝道MOS管的柵極連接方式相同，PNP三極管的集電極與P溝道MOS管的漏極連接方式相同，PNP三極管的發(fā)射極與P溝道MOS管源極連接方式相同；第三MOS管可以采用NPN三極管代替，其中NPN三極管的基極與N溝道MOS管的柵極連接方式相同，NPN三極管的集電極與N溝道MOS管的漏極連接方式相同，NPN三極管的發(fā)射極與N溝道MOS管源極連接方式相同，同樣能夠?qū)⑤斎氲挠傻偷礁唠娖睫D(zhuǎn)換信號轉(zhuǎn)換成高脈沖輸出。
[0028]進(jìn)一步的，所述第二邏輯電路中與門的第一輸入端通過電容Cl后接入電平轉(zhuǎn)換輸入信號及連接第一電源，第二邏輯電路中與門的第一輸入端連接第二電源，第二邏輯電路中與門的第二輸入端連接第二電源，第二邏輯電路中反相器的輸出端通過延時電路連接第三邏輯電路中與門的輸入端，第三邏輯電路中反相器的輸出端連接第三電源，同時作為低脈沖信號的輸出端，采用此結(jié)構(gòu)的電路也能夠滿足要求，但相比而言，采用MOS管電路結(jié)構(gòu)更為簡單，成本更低。
[0029]進(jìn)一步的，所述反相電路包括第三邏輯電路的輸出端連接的具有N溝道的第四MOS管以及電阻R5，能夠?qū)⒌谌壿嬰娐份敵龆说妮敵鲂盘栠M(jìn)行反相處理。
[0030]其具體工作原理是:當(dāng)輸入端輸入電平由高到低轉(zhuǎn)換時，電容Cl瞬間導(dǎo)通，第二MOS管的柵極短暫為低電平，第二 MOS管導(dǎo)通，第二電源通過第二 MOS管及電阻R3和電容C2，使第三MOS管柵極為高電平，第三MOS管導(dǎo)通，第三MOS管的輸出由高電平轉(zhuǎn)換為低電平，第四MOS管的輸出由低電平轉(zhuǎn)換為高電平，同時由于電容C2儲存電荷，在充電過程中電容C2與電阻R3構(gòu)成RC串聯(lián)電路，延遲第三MOS管的打開時間，電容Cl由于電容效應(yīng)，第二MOS管恢復(fù)截止?fàn)顟B(tài)，電容C2與電阻R4并聯(lián)并通過電阻R4進(jìn)行放電，因此第三MOS管的柵極電平被拉低，第三MOS管截止，第三MOS管的漏極輸出由低電平恢復(fù)為高電平，第四MOS管輸出由高電平恢復(fù)為低電平。其中，在放電過程中，電容C2與電阻R4構(gòu)成的放電延時電路能夠延遲第三MOS管的截止時間，通過調(diào)整電容C2與電阻R4的值能夠控制延遲時間的長短，從而控制輸出脈沖的寬度。
[0031]本發(fā)明還提供一種應(yīng)用高脈沖輸出電路的溫度偵測設(shè)備，包括溫度偵測電路電路、用于控制溫度偵測電路工作的MCU，所述MCU連接高脈沖輸出電路，所述高脈沖輸出電路的輸入端設(shè)有開關(guān)，閉合開關(guān)，在開關(guān)閉合的同時產(chǎn)生由高到低的電平轉(zhuǎn)換信號，經(jīng)過高脈沖輸出電路的轉(zhuǎn)換后，形成高脈沖輸出，喚醒處于休眠狀態(tài)跌MCU，從而控制溫度偵測電路的工作，按照設(shè)定好的參數(shù)進(jìn)行溫度偵測。平時MCU可以保持休眠狀態(tài)，避免了 MCU資源的浪費，提高了其工作效率。
[0032]本發(fā)明通過利用電容效應(yīng)及RC電路的延時特性，結(jié)合MOS管的邏輯電路特點，能夠?qū)⒏唠娖睫D(zhuǎn)低電平的階躍信號以及低電平轉(zhuǎn)高電平的階躍信號處理成高脈沖信號，并且能夠根據(jù)實際需求調(diào)整設(shè)定脈沖信號的寬度，為MCU合理方便地接收觸發(fā)信號提供技術(shù)基礎(chǔ)，能夠有效地節(jié)省MCU的中斷接口資源，提高了 MCU的有效利用率。

【專利附圖】

【附圖說明】
[0033]圖1為本發(fā)明實施例一的電路原理圖；
[0034]圖2為本發(fā)明實施例一的具體電路圖；
[0035]圖3為本發(fā)明采用與門和反相器作為邏輯電路的示意圖；
[0036]圖4為本發(fā)明實施例二的電路原理圖；
[0037]圖5為本發(fā)明實施例二的具體電路圖；
[0038]圖6為本發(fā)明實施例三的原理圖；
[0039]圖7為本發(fā)明實施例四的原理圖。
[0040]附圖標(biāo)記:S1:第一電源，S2:第二電源，S3:第三電源，S4:第四電源，IN:電平轉(zhuǎn)換信號輸入端，OUT:脈沖輸出端，100:第一邏輯電路，200:第二邏輯開關(guān)，300:延時電路，400:第三邏輯電路，500:反相電路，Cl:電容Cl，Ql:第一 MOS管，Q2:第二 MOS管，Q3:第三MOS管，Q4:第四MOS管。

【具體實施方式】
[0041]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0042]實施例一
[0043]請參照圖1所示的本發(fā)明實施例一的電路原理圖，本實施例提供一種高脈沖輸出電路，包括第一邏輯電路100、電容Cl、第二邏輯電路200，延時電路300、第三邏輯電路400以及反相電路500，所述第一邏輯電路100的輸入端作為電平轉(zhuǎn)換信號輸入端IN，輸入電平轉(zhuǎn)換信號，第一邏輯電路100的輸出端連接第一電源SI，第一邏輯電路100的輸出端通過電容Cl連接第二邏輯電路200的第一輸入端，第二邏輯電路200的第二輸入端連接第二電源S2，第二邏輯電路200的輸出端通過延時電路300連接第三邏輯電路400的第一輸入端，第三邏輯電路400的第二輸入端連接第三電源S3第三電源S3，第三邏輯電路400的輸出端連接反相電路500，反相電路500的輸出端連接第四電源S4第四電源S4，反相電路500的輸出端作為脈沖輸出端0UT，所述第一電源S1、第二電源S2、第三電源S3第三電源S3及第四電源S4第四電源S4提供高電平。
[0044]當(dāng)輸入由低到高的電平轉(zhuǎn)換信號時，第一邏輯電路100導(dǎo)通，電容Cl導(dǎo)通，第二邏輯電路200短暫導(dǎo)通，第二電源S2輸入的高電平通過第二邏輯電路200及RC電路后使第三邏輯電路400導(dǎo)通，第三邏輯電路400的輸出端輸出由高電平轉(zhuǎn)為低電平，通過反相電路500處理后輸出由低電平轉(zhuǎn)換為高電平，由于電容Cl的電容效應(yīng)，第二邏輯電路200截止，RC電路進(jìn)行放電，第三邏輯電路400截止，第三邏輯電路400的輸出端輸出由低電平恢復(fù)為高電平，經(jīng)過反相電路500處理，輸出由高電平恢復(fù)為低電平，因此脈沖輸出端OUT的輸出為聞脈沖。
[0045]請參照圖2所示的本發(fā)明實施例一的具體電路圖，包括:具有N溝道的第一MOS管Q1、具有P溝道的第二 MOS管Q2、具有N溝道的第三MOS管Q3以及具有N溝道的第四MOS管Q4，所述第一 MOS管Ql的源極連接地端，漏極連接第一電源SI，所述第一 MOS管Ql的漏極通過電容Cl連接第二 MOS管Q2的柵極，第二 MOS管Q2的漏極和柵極連接第二電源S2，第二 MOS管Q2源極和第三MOS管Q3柵極之間連接有RC延時電路300，第三MOS管Q3的源極接地端，漏極連接第三電源S3，所述第三MOS管Q3漏極連接第四MOS管Q4的柵極，第四MOS管Q4的源極接地端。
[0046]所述延時電路300包括電容C2和電阻R3串聯(lián)構(gòu)成的充電延時電路300，用以延遲第三MOS管Q3的導(dǎo)通；以及電容C2和電阻R4并聯(lián)構(gòu)成的放電延時電路300，所述電容C2及電阻R4接地端，用以延遲第三MOS管Q3的截止。通過調(diào)節(jié)電容C2及電阻R4的值，可以調(diào)整設(shè)定輸出脈沖的寬度。
[0047]其具體工作原理為:當(dāng)?shù)谝?MOS管Ql的柵極連接輸入電平由低到高轉(zhuǎn)換的時候，第一 MOS管Ql導(dǎo)通，電容Cl瞬間導(dǎo)通，第二 MOS管Q2的柵極短暫為低電平，第二 MOS管Q2導(dǎo)通，第二電源S2通過電容R3對電容C2進(jìn)行充電，延遲第三MOS管Q3的導(dǎo)通時間，充電完成后第三MOS管Q3的柵極變?yōu)楦唠娖?，從而第三MOS管Q3導(dǎo)通，第三MOS管Q3的漏極輸出由高電平轉(zhuǎn)為低電平，經(jīng)過反相電路500處理，第四MOS管Q4輸出由低電平轉(zhuǎn)換為高電平。電容Cl由于電容效應(yīng)，第二 MOS管Q2恢復(fù)截止?fàn)顟B(tài)，電容C2通過電阻R4進(jìn)行放電，因此第三MOS管Q3的柵極電平被拉低，第三MOS管Q3截止，第三MOS管Q3的漏極輸出由低電平恢復(fù)為高電平，經(jīng)過電阻R5與第四MOS管Q4的反相作用，第四MOS管Q4漏極輸出由高電平恢復(fù)為低電平，從而第四MOS管Q4的漏極輸出為高脈沖。其中，在放電過程中，電容C2與電阻R4構(gòu)成的放電延時電路300能夠延遲第三MOS管Q3的截止時間，通過調(diào)整電容C2與電阻R4的值能夠控制延遲時間的長短，從而控制輸出脈沖的寬度。
[0048]本實施的通過利用電容效應(yīng)及RC電路的延時特性，結(jié)合MOS管的邏輯電路特點，能夠?qū)⒌碗娖睫D(zhuǎn)高電平的階躍信號處理成高脈沖信號，并且能夠根據(jù)實際需求設(shè)定脈沖信號的寬度，為MCU合理方便地接收觸發(fā)信號提供技術(shù)基礎(chǔ)，能夠有效地節(jié)省MCU的中斷接口資源。
[0049]作為本實施例的一個變形，具有N溝道的第一 MOS管Ql和第三MOS管Q3可以采用NPN三極管代替，其中NPN三極管的基極與N溝道MOS管的柵極連接方式相同，NPN三極管的集電極與N溝道MOS管的漏極連接方式相同，NPN三極管的發(fā)射極與N溝道MOS管源極連接方式相同，具有P溝道的第二 MOS管Q2可以采用PNP三極管代替，其中PNP三極管的基極與P溝道MOS管的柵極連接方式相同，PNP三極管的集電極與P溝道MOS管的漏極連接方式相同，PNP三極管的發(fā)射極與P溝道MOS管源極連接方式相同，同樣能夠?qū)崿F(xiàn)將由低到高電平轉(zhuǎn)換信號處理后輸出高脈沖，但考慮到NPN三極管的阻耗要大于N溝道的MOS管，PNP三極管的阻耗要大于P溝道的MOS管，因此優(yōu)選采用本實施例中提供的MOS管作為邏輯電路。
[0050]請參照如圖3所示的，本發(fā)明采用與門和反相器作為邏輯電路的示意圖，作為本實施例的另外一個變形，，所述第一邏輯電路、第二邏輯電路及第三邏輯電路采用與門和反相器的組合電路，與門的輸入端作為信號輸入端，反相器的輸出端作為信號輸出端，電平轉(zhuǎn)換信號由與門的輸入端輸入，由反相器的輸出端輸出，具體的，所述第一邏輯電路中與門的第一輸入端通過電容Cl后輸入電平轉(zhuǎn)換信號及第一電源,第一邏輯電路中與門的第二輸入端連接第一電源，且第一邏輯電路中反相器的輸出端通過電容Cl連接第二邏輯電路中與門的輸入端，第二邏輯電路中與門的第一輸入端及第二輸入端連接第二電源，且第二邏輯電路中反相器的輸出端通過延時電路連接第三邏輯電路中與門的輸入端，第三邏輯電路中反相器的輸出端連接第三電源，第三邏輯電路中反相器的輸出端作為脈沖輸出端，采用此種結(jié)構(gòu)的電路也能夠滿足要求，但相比而言，采用MOS管電路結(jié)構(gòu)更為簡單，成本更低。
[0051]實施例二
[0052]請參照如圖4所示的本發(fā)明實施例二的電路原理圖，本實施例提供另一種高脈沖輸出電路，包括:電容Cl、第二邏輯電路200，延時電路300、第三邏輯電路400以及反相電路500，電容Cl 一端連接第一電源SI并作為電平轉(zhuǎn)換信號的輸入端，另一端連接所述第二邏輯電路200的第一輸入端，第二邏輯電路200的第一輸入端和第二輸入端連接第二電源S2，第二邏輯電路200的輸出端通過延時電路300連接第三邏輯電路400的輸入端，第三邏輯電路400的輸出端連接第三電源S3第三電源S3，第三邏輯電路400的輸出端連接反相電路500，反相電路500的輸出端連接第四電源S4第四電源S4。
[0053]當(dāng)輸入由低到高的電平轉(zhuǎn)換信號時，電容Cl瞬間導(dǎo)通，第二邏輯電路200短暫導(dǎo)通，第二電源S2輸入的高電平通過第二邏輯電路200及RC電路后使第三邏輯電路400導(dǎo)通，第三邏輯電路400的輸出端輸出由高電平轉(zhuǎn)為低電平，通過反相電路500處理后輸出由低電平轉(zhuǎn)換為高電平，由于電容Cl的電容效應(yīng)，第二邏輯電路200截止，RC電路進(jìn)行放電，第三邏輯電路400截止，第三邏輯電路400的輸出端輸出由低電平恢復(fù)為高電平，經(jīng)過反相電路500處理，輸出由高電平恢復(fù)為低電平，因此本實施例脈沖輸出端OUT輸出高脈沖。
[0054]請參照如圖5所示的本發(fā)明實施例二的具體電路圖，包括:具有P溝道的第二 MOS管Q2和具有N溝道的第三MOS管Q3和第四MOS管Q4，所述第二 MOS管Q2的柵極通過電容Cl輸入第一電源SI，第二 MOS管Q2的漏極和柵極連接第二電源S2，第二 MOS管Q2源極和第三MOS管Q3柵極之間連接有RC延時電路300，第三MOS管Q3的源極接地端，漏極連接第三電源S3及第四MOS管Q4的柵極，第四MOS管Q4的漏極連接第四電源S4第四電源S4且作為脈沖輸出端。
[0055]所述延時電路300包括電容C2和電阻R3串聯(lián)構(gòu)成的充電延時電路300，用以延遲第三MOS管Q3的導(dǎo)通；以及電容C2和電阻R4并聯(lián)構(gòu)成的放電延時電路300，所述電容C2及電阻R4接地端，用以延遲第三MOS管Q3的截止。通過調(diào)節(jié)電容C2及電阻R4的值，可以調(diào)整設(shè)定輸出脈沖的寬度。
[0056]其具體工作原理為:當(dāng)電容Cl連接輸入電平由低到高轉(zhuǎn)換的時候，電容Cl瞬間導(dǎo)通，第二 MOS管Q2的柵極短暫為低電平，第二 MOS管Q2導(dǎo)通，第二電源S2通過電容R3對電容C2進(jìn)行充電，延遲第三MOS管Q3的導(dǎo)通時間，充電完成后第三MOS管Q3的柵極變?yōu)楦唠娖?，從而第三MOS管Q3導(dǎo)通，第三MOS管Q3的漏極輸出由高電平轉(zhuǎn)為低電平，經(jīng)過反相電路500處理，第四MOS管Q4輸出由低電平轉(zhuǎn)換為高電平。電容Cl由于電容效應(yīng)，第二MOS管Q2恢復(fù)截止?fàn)顟B(tài)，電容C2通過電阻R4進(jìn)行放電，因此第三MOS管Q3的柵極電平被拉低，第三MOS管Q3截止，第三MOS管Q3的漏極輸出由低電平恢復(fù)為高電平，第四MOS管Q4的漏極輸出由高電平恢復(fù)為低電平，從而第四MOS管Q4的漏極輸出為高脈沖。其中，在放電過程中，電容C2與電阻R4構(gòu)成的放電延時電路300能夠延遲第三MOS管Q3的截止時間，通過調(diào)整電容C2與電阻R4的值能夠控制延遲時間的長短，從而控制輸出脈沖的寬度。
[0057]本實施的通過利用電容效應(yīng)及RC電路的延時特性，結(jié)合MOS管的邏輯電路特點，能夠?qū)⒏唠娖睫D(zhuǎn)低電平的階躍信號處理成高脈沖信號，并且能夠根據(jù)實際需求設(shè)定脈沖信號的寬度，為MCU合理方便地接收觸發(fā)信號提供技術(shù)基礎(chǔ)，能夠有效地節(jié)省MCU的中斷接口資源。
[0058]作為本實施例的一個變形，具有N溝道的第三MOS管Q3和第四MOS管Q4可以采用NPN三極管代替，其中NPN三極管的基極與N溝道MOS管的柵極連接方式相同，NPN三極管的集電極與N溝道MOS管的漏極連接方式相同，NPN三極管的發(fā)射極與N溝道MOS管源極連接方式相同，具有P溝道的第二 MOS管Q2可以采用PNP三極管代替，其中PNP三極管的基極與P溝道MOS管的柵極連接方式相同，PNP三極管的集電極與P溝道MOS管的漏極連接方式相同，PNP三極管的發(fā)射極與P溝道MOS管源極連接方式相同，同樣能夠?qū)崿F(xiàn)將由低到高電平轉(zhuǎn)換信號處理后輸出高脈沖，但考慮到NPN三極管的阻耗要大于N溝道的MOS管，PNP三極管的阻耗要大于P溝道的MOS管，因此優(yōu)選采用本實施例中提供的MOS管作為邏輯電路。
[0059]作為本實施例的另外一個變形，所述第二邏輯電路及第三邏輯電路采用與門和反相器組合的方式實現(xiàn)，具體的，所述第二邏輯電路中與門的第一輸入端通過電容Cl后接入電平轉(zhuǎn)換輸入信號及連接第一電源，第二邏輯電路中與門的第一輸入端連接第二電源，第二邏輯電路中與門的第二輸入端連接第二電源，第二邏輯電路中反相器的輸出端通過延時電路連接第三邏輯電路中與門的輸入端，第三邏輯電路中反相器的輸出端連接第三電源，同時作為低脈沖信號的輸出端，采用此結(jié)構(gòu)的電路也能夠滿足要求，但相比而言，采用MOS管電路結(jié)構(gòu)更為簡單，成本更低。
[0060]實施例三
[0061]請參照如圖6所示的本發(fā)明實施例三原理圖，本實施例提供一種應(yīng)用高脈沖輸出電路的充電設(shè)備，包括電池充電系統(tǒng)，以及與電池充電系統(tǒng)連接的電池組及控制電池充電系統(tǒng)工作的MCU，所述MCU連接如圖2所示高脈沖輸出電路，所述高脈沖輸出電路的輸入端連接充電電源，充電電源經(jīng)過高脈沖輸出電路的轉(zhuǎn)換，從脈沖信號的輸出端輸出高脈沖信號，用于喚醒處于休眠狀態(tài)中的MCU，從而通過MCU控制電池充電系統(tǒng)對電池組進(jìn)行充電。在沒有電源連接時，MCU可以保持休眠狀態(tài)，避免了 MCU資源的浪費，提高了其工作效率。
[0062]實施例四
[0063]請參照如圖7所示的本發(fā)明實施例四原理圖，本實施例提供一種應(yīng)用高脈沖輸出電路的溫度偵測電路，包括溫度偵測電路，用于控制溫度偵測電路工作的MCU，所述MCU連接如圖4所示的高脈沖輸出電路。所述高脈沖輸出電路的輸入端設(shè)有開關(guān)，當(dāng)閉合開關(guān)時，產(chǎn)生由高到低的電平轉(zhuǎn)換信號，經(jīng)過高脈沖輸出電路的轉(zhuǎn)換后，形成高脈沖輸出，喚醒處于休眠狀態(tài)跌MCU，從而控制溫度偵測電路的工作，按照設(shè)定好的參數(shù)進(jìn)行溫度偵測，并進(jìn)行熱保護(hù)。在平時不使用時，MCU可以保持休眠狀態(tài)，避免了 MCU資源的浪費，提高了其工作效率。
[0064]顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1.一種高脈沖輸出電路，其特征在于，包括:第一邏輯電路、電容Cl、第二邏輯電路，延時電路、第三邏輯電路以及反相電路，所述第一邏輯電路的輸入端輸入電平轉(zhuǎn)換信號，第一邏輯電路的輸出端連接第一電源，第一邏輯電路的輸出端通過電容Cl連接第二邏輯電路的第一輸入端，第二邏輯電路的第一輸入端及第二輸入端連接第二電源，第二邏輯電路的輸出端通過延時電路連接第三邏輯電路的輸入端，第三邏輯電路的輸出端連接第三電源，第三邏輯電路的輸出端連接反相電路，反相電路的輸出端連接第四電源。
2.根據(jù)權(quán)利要求1所述的高脈沖輸出電路，其特征在于:所述第一邏輯電路采用具有N溝道的MOS管，其柵極作為輸入端連接電平轉(zhuǎn)換信號，源極接地端，漏極作為輸出端連接第一電源及電容Cl ;第二邏輯電路采用具有P溝道的MOS管，其柵極作為第一輸入端連接電容Cl及第二電源，漏極作為輸出端連接延時電路，源極作為第二輸入端連接第二電源；第三邏輯電路采用具有N溝道的MOS管，其柵極作為輸入端，其源極接地端，其漏極作為脈沖輸出端并且連接有第三電源；或者，所述第一邏輯電路采用NPN三極管，其基極作為輸入端連接電平轉(zhuǎn)換信號，集電極接地端，發(fā)射極作為輸出端連接第一電源及電容Cl ;第二邏輯電路采用PNP三極管，其基極作為第一輸入端連接電容Cl及第二電源，發(fā)射極作為輸出端連接延時電路，集電極作為第二輸入端連接第二電源；第三邏輯電路采用NPN三極管，其柵極作為輸入端，其源極接地端，其漏極作為輸出端且連接第三電源。
3.根據(jù)權(quán)利要求1所述的高脈沖輸出電路，其特征在于:所述第一邏輯電路、第二邏輯電路、第三邏輯電路采用與門和反相器構(gòu)成的組合電路，與門的輸入端作為信號輸入端，反相器的輸出端作為信號輸出端。
4.根據(jù)權(quán)利要求6所述的高脈沖輸出電路，其特征在于:所述第一邏輯電路與第一電源之間接有電阻R1，第二邏輯電路與第二電源之間接有電阻R2，第三邏輯電路與第三電源之間接有電阻R5，反相電路與第四電源之間接有阻R6，用于鉗位高電平且限制流通電流。
5.根據(jù)權(quán)利要求1所述的高脈沖輸出電路，其特征在于:所述反相電路采用具有N溝道的MOS管組合電阻R5、NPN三極管組合電阻R5或者反相器中的一種。
6.一種高脈沖輸出電路，其特征在于，包括:電容Cl、第二邏輯電路，延時電路、第三邏輯電路以及反相電路，電容Cl 一端連接第一電源并作為電平轉(zhuǎn)換信號的輸入端，另一端連接所述第二邏輯電路的第一輸入端，第二邏輯電路的第一輸入端和第二輸入端連接第二電源，第二邏輯電路的輸出端通過延時電路連接第三邏輯電路的輸入端，第三邏輯電路的輸出端連接第三電源，第三邏輯電路的輸出端連接反相電路，反相電路的輸出端作為脈沖輸出端并且連接第四電源。
7.根據(jù)權(quán)利要求6所述的高脈沖輸出電路，其特征在于:所述第二邏輯電路采用具有P溝道的MOS管，其柵極作為第一輸入端連接電容Cl及第二電源，漏極作為輸出端連接延時電路，源極作為第二輸入端連接第二電源；第三邏輯電路采用具有N溝道的MOS管，其柵極作為輸入端，其源極接地端，其漏極作為輸出端且連接第三電源；或者，所述第二邏輯電路采用PNP三極管，其基極作為第一輸入端連接電容Cl及第二電源，發(fā)射極作為輸出端連接延時電路，集電極作為第二輸入端連接第二電源；第三邏輯電路采用NPN三極管，其基極作為輸入端，集電極接地端，發(fā)射極作為輸出端且連接第三電源。
8.根據(jù)權(quán)利要求6所述的高脈沖輸出電路，其特征在于:所述第第二邏輯電路與第二電源之間接有電阻R2，第三邏輯電路與第三電源之間接有電阻R5，反相電路與第四電源之間接有電阻R6，用于鉗位高電平且限制流通電流。
9.一種電池充電設(shè)備，包括電池充電系統(tǒng)、用于控制電池充電系統(tǒng)工作的MCU以及連接所述MCU的如權(quán)利要求1?5中任一項所述的高脈沖輸出電路，高脈沖輸出電路的輸入端作為電平輪換信號輸入端，脈沖信號輸出端連接所述MCU，用于喚醒處于休眠狀態(tài)中的MCU。
10.一種溫度偵測設(shè)備，包括溫度偵測電路、用于控制溫度偵測電路工作的MCU以及連接如權(quán)利要求6?8中任一項所述的高脈沖輸出電路，高脈沖輸出電路的輸入端作為電平輪換信號輸入端，脈沖信號輸出端連接所述MCU，用于喚醒處于休眠狀態(tài)中的MCU。
【文檔編號】H03K19/0185GK204031120SQ201420396630
【公開日】2014年12月17日 申請日期:2014年7月17日 優(yōu)先權(quán)日:2014年7月17日
【發(fā)明者】李樹鵬 申請人:青島歌爾聲學(xué)科技有限公司