一種防止上下電過程中cpu引腳誤動作電路的制作方法
【專利摘要】本實用新型提供的是一種防止上下電過程中CPU引腳誤動作電路，其特征在于：一電源轉(zhuǎn)換電路；一直流電源，所述的直流電源經(jīng)過所述電源轉(zhuǎn)換電路向所述CPU供電；一掉電復位電路，所述的掉電復位電路的輸入端連接至所述CPU的供電腳；一MOS管開關(guān)電路，所述的MOS管開關(guān)電路的一輸入端連接至所述的直流電源，其另一輸入端連接至所述的掉電復位電路的輸出端；一三極管開關(guān)電路，所述的三極管開關(guān)電路的一輸入端連接至所述MOS管開關(guān)電路的輸出端，其另一輸入端連接至所述CPU的一I/O腳；及一后級電路，所述的后級電路連接至所述的三極管開關(guān)電路的輸出端。本實用新型采用簡單電路，即可解決上下電過程CPU引腳輸出狀態(tài)不確定引起的IGBT誤動作問題，成本低，可靠性、通用性強。
【專利說明】—種防止上下電過程中CPU引腳誤動作電路

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及電力電子系統(tǒng)開關(guān)管驅(qū)動保護領(lǐng)域，特別涉及一種防止上下電過程中CPU引腳誤動作電路。

【背景技術(shù)】
[0002]多數(shù)CPU存在一個硬性問題，在上下電過程中，由于此時CPU不是在正常工作狀態(tài)，其I/O引腳為不確定狀態(tài)，可能會輸出一小段高電平脈沖信號，若該I/O引腳用作IGBT驅(qū)動板等驅(qū)動控制信號，而IGBT驅(qū)動板供電電源與CPU電源不同，其可能已先建立，則此時IGBT驅(qū)動板就會發(fā)出一小段驅(qū)動信號驅(qū)動后級IGBT導通，導致誤動作產(chǎn)生，此誤動作甚至可能導致致命問題產(chǎn)生。
[0003]現(xiàn)有的IGBT驅(qū)動誤動作保護電路，主要是針對驅(qū)動高頻干擾信號等，對于上下電過程CPU驅(qū)動引腳誤動作而引起的IGBT誤動作保護電路卻很少或者通用性、可靠性比較差。


【發(fā)明內(nèi)容】

[0004]本實用新型的目的是提供一種防止上下電過程中CPU引腳誤動作電路，其特征在于，包括:一 CPU ; —電源轉(zhuǎn)換電路；一直流電源，所述的直流電源經(jīng)過一電源轉(zhuǎn)換電路產(chǎn)生所述CPU所需的供電電源，與所述CPU的供電腳連接；一掉電復位電路，所述的掉電復位電路的輸入端連接至所述CPU的供電腳；一 MOS管開關(guān)電路，所述的MOS管開關(guān)電路的一輸入端連接至所述的直流電源，所述的MOS管開關(guān)電路的另一輸入端連接至所述的掉電復位電路的輸出端；還包括至少一路的三極管開關(guān)電路，所述的三極管開關(guān)電路的一輸入端連接至所述MOS管開關(guān)電路的輸出端，所述的三極管開關(guān)電路的另一輸入端連接至所述CPU的一 I/O腳；所述的三極管開關(guān)電路的輸出端連接至一后級電路的輸入端。
[0005]所述的MOS管開關(guān)電路包括:一第一穩(wěn)壓二極管；一第一電容，所述第一電容的正極接至所述第一穩(wěn)壓二極管的陰極，所述第一電容的負極接地；一第一電阻，所述第一電阻的一端作為所述的MOS管開關(guān)電路的一輸入端連接至所述的直流電源，所述第一電阻的另一端，作為所述的MOS管開關(guān)電路的另一輸入端連接至所述的掉電復位電路的輸出端；一第二電阻，所述第二電阻的一端連接至所述第一穩(wěn)壓二極管的陽極，所述第二電阻的另一端接地；一第十一電阻，所述第十一電阻的一端連接至所述第一電阻的另一端，所述第十一電阻的另一端連接至第一穩(wěn)壓二極管的陰極；一第一 MOS管，所述第一 MOS管的柵極連接至第一穩(wěn)壓二極管的陽極，所述第一 MOS管的源極接地，所述第一 MOS管的漏極作為所述的MOS管開關(guān)電路的輸出端。
[0006]所述掉電復位電路包括:一第一掉電復位芯片，所述第一掉電復位芯片的VCC引腳作為所述的掉電復位電路的輸入端連接至所述CPU的供電腳，所述第一掉電復位芯片的GND引腳接地；一第一二極管，所述第一二極管的陽極作為所述的掉電復位電路的輸出端連接至所述的MOS管開關(guān)電路的一輸入端，所述第一二極管的陰極連接至所述第一掉電復位芯片的復位引腳。
[0007]所述三極管開關(guān)電路包括:一第二電容；一第三電阻，所述第三電阻的一端作為所述三極管開關(guān)電路的輸入端與所述的MOS管開關(guān)電路的一輸出端連接，所述第三電阻的另一端連接至所述第二電容的一端；一第四電阻，所述第四電阻的一端連接至所述第三電阻的另一端，所述第四電阻的另一端連接至所述第二電容的另一端及所述CPU的一 I/O腳；一第五電阻，所述第五電阻的一端連接至所述第四電阻的另一端，所述第五電阻的另一端接地；一第六電阻，所述第六電阻的一端作為所述三極管開關(guān)電路的輸出端，所述第六電阻的另一端接地；一第二三極管，所述第二三極管的基極連接至所述第三電阻的另一端，所述第二三極管的集電極連接至第六電阻的一端，所述第二三極管的發(fā)射極連接至所述第四電阻的另一端。
[0008]本實用新型采用普通的阻容器件、二極管、穩(wěn)壓二極管、三極管、MOS管組成的簡單電路，即可解決上下電過程CPU引腳輸出狀態(tài)不確定引起的后級IGBT誤動作問題，有成本低，可靠性、通用性強的優(yōu)勢，解決了現(xiàn)有技術(shù)的電路復雜、可靠性、通用性差的問題。

【專利附圖】

【附圖說明】
[0009]圖1是本實用新型的電路原理框圖。
[0010]圖2是本實用新型的具體實施例電路原理圖。

【具體實施方式】
[0011]為使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下將通過具體實施例和相關(guān)附圖，對本實用新型作進一步詳細說明。
[0012]如圖1所示，一種防止上下電過程中CPU引腳誤動作電路，包括掉電復位電路2、MOS管開關(guān)電路I以及至少一路的三極管開關(guān)電路3 ；M0S管開關(guān)電路I的輸入端連接至一直流電源VCCl，掉電復位電路2輸入端連接至CPU的供電腳VCC2，直流電源VCCl經(jīng)電源轉(zhuǎn)化電路4產(chǎn)生CPU 5所需電源，與CPU 5的供電腳VCC2連接，掉電復位電路2的輸出端連接至MOS管開關(guān)電路I的另一輸入端，MOS管開關(guān)電路I的輸出端連接至三極管開關(guān)電路3的一輸入端，三極管開關(guān)電路3的另一輸入端連接至CPU 5的I/O腳，三極管開關(guān)電路3的輸出端連接至后級電路6。
[0013]參考圖2為本實用新型的一實施例的電路原理圖，MOS管開關(guān)電路I包括第一電阻R1、第二電阻R2、第i^一電阻R11、第一電容Cl、第一穩(wěn)壓二極管DZl和第一 MOS管Ql ;第一電阻Rl的一端作為MOS管開關(guān)電路I的一輸入端連接至一直流電源VCC1,第一電阻Rl的另一端連接至第十一電阻Rll的一端及作為MOS管電路I的另一輸入端連接至掉電復位電路2的輸出端，第十一電阻Rll的另一端連接至第一穩(wěn)壓二極管DZl的陰極與第一電容Cl的正極，第一穩(wěn)壓二極管DZl的陽極連接至第二電阻R2的一端及第一 MOS管Ql的柵極，第一電容Cl的陰極接地，第二電阻R2的另一端接地，第一 MOS管Ql的源極接地，第一 MOS管Ql的漏極作為MOS管開關(guān)電路I的輸出端連接至三極管開關(guān)電路3的輸入端。
[0014]掉電復位電路2包括第一掉電復位芯片ICl和第一二極管Dl ;第一掉電復位芯片ICl的VCC引腳作為掉電復位電路2的輸入端連接至CPU5的供電腳VCC2，第一掉電復位芯片ICl的GND引腳接地，第一掉電復位芯片ICl的復位引腳連接至第一二極管Dl的陰極，第一二極管Dl的陽極作為掉電復位電路2的輸出端連接至MOS管開關(guān)電路I的一輸入端。
[0015]第一路的三極管開關(guān)電路包括第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第二電容C2和第二三極管Q2 ;第三電阻R3的一端作為三極管開關(guān)電路3的輸入端與MOS管開關(guān)電路I的一輸出端連接，第三電阻R3的另一端與第二三極管Q2的基極、第四電阻R4的一端及第二電容C2的一端連接，第二三極管Q2的發(fā)射極與第四電阻R4的另一端、第二電容C2的另一端、第五電阻R5的一端及CPU的I/O腳連接,第五電阻R5的另一端接地，第二三極管Q2的集電極與第六電阻R6的一端連接作為三極管開關(guān)電路3的輸出端連接至后級電路6的輸入端，第六電阻R6的另一端接地。
[0016]第二至第N路的三極管開關(guān)電路與第一路三極管開關(guān)電路相同，不再贅述。
[0017]本實用新型的一種防止上下電過程中CPU引腳誤動作電路，在本實用新型的一實施例中其具體工作原理如下:
[0018]驅(qū)動信號I為CPU其中第一 I/O引腳直接輸出信號；驅(qū)動信號I’為傳遞到后級電路的信號，可輸出給IGBT驅(qū)動板等作開關(guān)控制信號；直流電源VCCl為CPU板上的供電電源之一(一般蘭5V)，CPU 5供電腳VCC2為CPU 5工作的供電電源(常用的為5V或3.3V)，CPU5供電電源VCC2 <直流電源VCCl，所以一般CPU 5供電電源VCC2需由直流電源VCCl經(jīng)電源轉(zhuǎn)換電路4轉(zhuǎn)換后才可以使用；掉電復位芯片IC1，RESET為其復位引腳，低電平有效。
[0019]在CPU正常工作的情況下，直流電源VCC1、CPU 5供電電源VCC2均為穩(wěn)定的高電平，掉電復位芯片復位引腳RESET輸出高阻態(tài)，直流電源VCCl通過第一電阻R1、第i^一電阻Rll給第一電容Cl充電，第一電容Cl正極保持高電平，第一穩(wěn)壓二極管DZl導通(調(diào)節(jié)第一電阻R1、第^ 電阻R11、第一電容Cl、第一穩(wěn)壓二極管DZl的參數(shù),使直流電源VCCl及CPU 5供電電源VCC2電壓穩(wěn)定時DZl才導通)，第一 MOS管Ql的柵極為高電平，第一 MOS管Ql導通,第一 MOS管Ql的漏極為低電平，當驅(qū)動信號I為高電平，第二三極管Q2導通，驅(qū)動信號I’也為高電平；當驅(qū)動信號I為低電平，第二三極管Q2截止，但驅(qū)動信號I’與第六電阻R6相連，第十電阻為下拉電阻，也為低電平，即驅(qū)動信號I’與驅(qū)動信號I 一致，不會對CPU5的驅(qū)動信號造成影響。
[0020]在CPU上電過程中，直流電源VCC1、CPU5供電電源VCC2電源未建立之前，第一穩(wěn)壓二極管DZl兩端電壓達不到導通閾值處于截止狀態(tài)，則第一 MOS管Ql、第二三極管Q2也截止，即使此時驅(qū)動信號I發(fā)出誤動作驅(qū)動信號(高電平脈沖)，不會傳遞給驅(qū)動信號1’，則保護了后級電路。
[0021]在CPU下電過程中，若直流電源VCCl電壓下跌，第一穩(wěn)壓二極管DZl兩端電壓達不到導通閾值處于截止狀態(tài)，第一 MOS管Ql、第二三極管Q2截止，驅(qū)動信號I不會傳遞到驅(qū)動信號I’ ；若CPU5供電電源VCC2電壓先于直流電源VCCl下跌，CPU 5供電電源VCC2低于第一掉電復位芯片ICl復位閾值,RESET腳變?yōu)榈碗娖綇臀惠敵?，第一二極管Dl導通,第一穩(wěn)壓二極管DZl陰極變?yōu)榈碗娖蕉刂?，?qū)動信號I不會傳遞到驅(qū)動信號I’?？梢钥闯鲈贑PU工作過程中，直流電源VCC1、CPU5供電電源VCC2任一電源電壓出現(xiàn)異常下跌，均會導致第一穩(wěn)壓二極管DZl截止，驅(qū)動信號I不會傳遞到驅(qū)動信號I’。只要驅(qū)動信號I不會傳遞到驅(qū)動信號I’，后級電路就不會誤動作。
[0022]這樣就可確保CPU上下電過程中或CPU電源異常時，其I/O引腳發(fā)出的誤動作信號不會傳遞到后級引起后級電路的誤動作。
[0023]以上所述僅為本實用新型的較佳實施例，凡依本實用新型申請專利范圍所做的均等變化與修飾，皆應屬本實用新型的涵蓋范圍。
【權(quán)利要求】
1.一種防止上下電過程中CPU引腳誤動作電路，其特征在于，包括:
一 CPU ； 一電源轉(zhuǎn)換電路； 一直流電源，所述的直流電源經(jīng)過所述電源轉(zhuǎn)換電路向所述CPU供電； 一掉電復位電路，所述的掉電復位電路的輸入端連接至所述CPU的供電腳； 一 MOS管開關(guān)電路，所述的MOS管開關(guān)電路的一輸入端連接至所述的直流電源，所述的MOS管開關(guān)電路的另一輸入端連接至所述的掉電復位電路的輸出端； 還包括至少一路的三極管開關(guān)電路，所述的三極管開關(guān)電路的一輸入端連接至所述MOS管開關(guān)電路的輸出端，所述的三極管開關(guān)電路的另一輸入端連接至所述CPU的一 I/O腳；所述的三極管開關(guān)電路的輸出端連接至一后級電路的輸入端。
2.根據(jù)權(quán)利要求1所述的一種防止上下電過程中CPU引腳誤動作電路，其特征在于:所述的MOS管開關(guān)電路包括: 一第一穩(wěn)壓二極管； 一第一電容，所述第一電容的正極接至所述第一穩(wěn)壓二極管的陰極，所述第一電容的負極接地； 一第一電阻，所述第一電阻的一端作為所述的MOS管開關(guān)電路的一輸入端連接至所述的直流電源，所述第一電阻的另一端作為所述的MOS管開關(guān)電路的另一輸入端連接至所述的掉電復位電路的輸出端； 一第二電阻，所述第二電阻的一端連接至所述第一穩(wěn)壓二極管的陽極，所述第二電阻的另一端接地； 一第十一電阻，所述第十一電阻的一端連接至所述第一電阻的另一端，所述第十一電阻的另一端連接至第一穩(wěn)壓二極管的陰極； 一第一 MOS管，所述第一 MOS管的柵極連接至第一穩(wěn)壓二極管的陽極，所述第一 MOS管的源極接地，所述第一 MOS管的漏極作為所述的MOS管開關(guān)電路的輸出端。
3.根據(jù)權(quán)利要求1所述的一種防止上下電過程中CPU引腳誤動作電路，其特征在于:所述掉電復位電路包括: 一第一掉電復位芯片，所述第一掉電復位芯片的VCC引腳作為所述的掉電復位電路的輸入端連接至所述CPU的供電腳，所述第一掉電復位芯片的GND引腳接地； 一第一二極管，所述第一二極管的陽極作為所述的掉電復位電路的輸出端連接至所述的MOS管開關(guān)電路的一輸入端，所述第一二極管的陰極連接至所述第一掉電復位芯片的復位引腳。
4.根據(jù)權(quán)利要求1所述的一種防止上下電過程中CPU引腳誤動作電路，其特征在于:所述三極管開關(guān)電路包括: 一第二電容； 一第三電阻，所述第三電阻的一端作為所述三極管開關(guān)電路的輸入端與所述的MOS管開關(guān)電路的一輸出端連接，所述第三電阻的另一端連接至所述第二電容的一端； 一第四電阻，所述第四電阻的一端連接至所述第三電阻的另一端，所述第四電阻的另一端連接至所述第二電容的另一端及所述CPU的一 I/O腳； 一第五電阻，所述第五電阻的一端連接至所述第四電阻的另一端，所述第五電阻的另一端接地； 一第六電阻，所述第六電阻的一端作為所述三極管開關(guān)電路的輸出端，所述第六電阻的另一端接地； 一第二三極管，所述第二三極管的基極連接至所述第三電阻的另一端，所述第二三極管的集電極連接至第六電阻的一端，所述第二三極管的發(fā)射極連接至所述第四電阻的另一端。
【文檔編號】H03K17/22GK203968090SQ201420414083
【公開日】2014年11月26日 申請日期:2014年7月25日 優(yōu)先權(quán)日:2014年7月25日
【發(fā)明者】林華汕, 陳亞梯, 許林毅, 曹振華 申請人:深圳市科華恒盛科技有限公司