實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型涉及一種實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)，其中包括CMOS放大電路、晶體振蕩器、反饋電路、第一分壓電容和第二分壓電容；所述的CMOS放大電路包括：第一PMOS管、第一NMOS管，所述的第一PMOS管連接于驅(qū)動(dòng)電源輸入端和第一NMOS管之間，所述的第一NMOS管連接于所述的第一PMOS管和接地端之間；電平位移電路，所述的電平位移電路連接于所述的第一PMOS管的柵極和第一NMOS管的柵極之間，所述的電平位移電路用以使第一PMOS管的柵極電壓比第一NMOS管的柵極電壓低。采用該種實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)，有效地降低了CMOS集成電路中晶振電路的起振電壓，低電壓下驅(qū)動(dòng)晶體諧振器，使CMOS集成電路使用一節(jié)干電池即能正常工作，具有更廣泛應(yīng)用范圍。
【專利說明】實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及晶振驅(qū)動(dòng)【技術(shù)領(lǐng)域】，尤其涉及低電壓晶振驅(qū)動(dòng)【技術(shù)領(lǐng)域】，具體是指一種實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)。

【背景技術(shù)】
[0002]現(xiàn)有CMOS (Complementary metal-oxi de-semi conductor transistor,互補(bǔ)金屬氧化物半導(dǎo)體)集成電路中晶體振蕩驅(qū)動(dòng)電路由互補(bǔ)型結(jié)構(gòu)構(gòu)成，起振電壓較高，通常需要兩節(jié)干電池供電，整機(jī)方案成本高。
[0003]如圖1所示，為得到頻率穩(wěn)定性很高的時(shí)鐘信號，集成電路中普遍使用晶體振蕩器作為數(shù)字電路的時(shí)鐘源。典型的皮爾斯振蕩器結(jié)構(gòu)簡單可靠，由一個(gè)放大電路和一個(gè)反饋電阻RF組成振蕩核心結(jié)構(gòu)驅(qū)動(dòng)晶體諧振器，Cl、C2組成電容分壓器確定反饋程度。在CMOS工藝中，通常利用CMOS反相器作為放大器。該結(jié)構(gòu)使用較少的邏輯，設(shè)計(jì)難度較低，通用性好。
[0004]如圖2所示，CMOS工藝中MOS管的開啟典型電壓為0.75V，常見的振蕩器結(jié)構(gòu)中，PO管和NO管柵極接在一起，振蕩器起振的條件是VDD電壓大于Vtp+Vtn，否則N管和P管不能同時(shí)開啟，沒有電流流過PO和NO，所以如果電壓低于1.5V，電路不能起振。一節(jié)干電池電壓為1.5V，隨使用將降低至IV左右，小于Vtp+Vtn，因此，一節(jié)干電池供電的電路必須采用能在VDD電壓為IV時(shí)仍然能起振的晶振驅(qū)動(dòng)電路，本實(shí)用新型提供的低壓晶振驅(qū)動(dòng)電路可以滿足這一要求。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型的目的是克服了上述現(xiàn)有技術(shù)的缺點(diǎn)，提供了一種能夠?qū)崿F(xiàn)提供一種在低電壓下驅(qū)動(dòng)晶體諧振器、明顯降低晶體諧振器的起振電壓、使CMOS集成電路使用一節(jié)干電池即能正常工作、具有更廣泛應(yīng)用范圍的實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)。
[0006]為了實(shí)現(xiàn)上述目的，本實(shí)用新型的實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)具有如下構(gòu)成:
[0007]該實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)，其主要特點(diǎn)是，所述的電路結(jié)構(gòu)包括:
[0008]CMOS放大電路；
[0009]晶體振蕩器，所述的晶體振蕩器的第一端與所述的放大電路的輸入端相連接，所述的晶體振蕩器的第二端與所述的放大電路的輸出端相連接；
[0010]反饋電路，所述的反饋電路連接于所述的CMOS放大電路的輸入端和輸出端之間；
[0011]第一分壓電容，所述的第一分壓電容連接于所述的晶體振蕩器的第一端與接地端之間；
[0012]第二分壓電容，所述的第二分壓電容連接于所述的晶體振蕩器的第二端與接地端之間；
[0013]所述的CMOS放大電路包括:
[0014]第一PMOS 管；
[0015]第一 NMOS管，所述的第一 PMOS管連接于驅(qū)動(dòng)電源輸入端和第一 NMOS管之間，所述的第一 NMOS管連接于所述的第一 PMOS管和接地端之間；
[0016]電平位移電路，所述的電平位移電路連接于所述的第一 PMOS管的柵極和第一NMOS管的柵極之間，所述的電平位移電路用以使第一 PMOS管的柵極電壓比第一 NMOS管的柵極電壓低。
[0017]較佳地，所述的第一 PMOS管的柵極電壓和第一 NMOS管的柵極電壓的差值為所述的第一 NMOS管的驅(qū)動(dòng)電壓值。
[0018]更佳地，所述的電平位移電路為一電壓源，所述的電壓源的正極接所述的第一NMOS管的柵極，所述的電壓源的負(fù)極接所述的第一 PMOS管的柵極，所述的電壓源的輸出電壓值為所述的第一 NMOS管的驅(qū)動(dòng)電壓值。
[0019]較佳地，所述的電平位移電路包括第二 NMOS管和第三NMOS管，所述的第三NMOS管的柵極連接于所述的CMOS放大電路的輸入端，所述的第二 NMOS管的柵極連接于驅(qū)動(dòng)電源輸入端，所述的第三NMOS管一端連接于驅(qū)動(dòng)電源輸入端，所述的第三NMOS管另一端分別連接所述的第二 NMOS管和所述的第一 PMOS管的柵極，所述的第一 NMOS管的柵極連接于所述的CMOS放大電路的輸入端。
[0020]較佳地，所述的電平位移電路包括負(fù)載電阻和第三NMOS管，所述的第三NMOS管的柵極連接于所述的CMOS放大電路的輸入端，所述的負(fù)載電阻的第一端連接于驅(qū)動(dòng)電源輸入端，所述的第三NMOS管一端連接于驅(qū)動(dòng)電源輸入端，所述的第三NMOS管另一端分別連接所述的負(fù)載電阻和所述的第一 PMOS管的柵極，所述的第一 NMOS管的柵極連接于所述的CMOS放大電路的輸入端。
[0021]較佳地，所述的電平位移電路包括第二 PMOS管和第三PMOS管，所述的第二 PMOS管的柵極連接于所述的CMOS放大電路的輸入端，所述的第三PMOS管的柵極連接于接地端，所述的第三PMOS管一端連接于驅(qū)動(dòng)電源輸入端，所述的第三PMOS管另一端分別與所述的第二 PMOS管和第一 NMOS管的柵極相連接，所述的第一 PMOS管的輸入端連接于所述的CMOS放大電路的輸入端。
[0022]較佳地，所述的反饋電路為反饋電阻，所述的反饋電阻連接于所述的放大電路的輸入端和所述的放大電路的輸出端之間。
[0023]較佳地，所述的反饋電路為倒比管，所述的倒比管連接于所述的放大電路的輸入端和所述的放大電路的輸出端之間。
[0024]采用了該實(shí)用新型中的實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)，具有如下有益效果:
[0025]該電路結(jié)構(gòu)簡單，有效地降低了 CMOS集成電路中晶振電路的起振電壓，低電壓下驅(qū)動(dòng)晶體諧振器，使CMOS集成電路使用一節(jié)干電池即能正常工作，具有更廣泛應(yīng)用范圍。

【專利附圖】

【附圖說明】
[0026]圖1為現(xiàn)有技術(shù)中晶振驅(qū)動(dòng)電路的整體結(jié)構(gòu)示意圖。
[0027]圖2為現(xiàn)有技術(shù)中晶振驅(qū)動(dòng)電路中CMOS放大電路的結(jié)構(gòu)示意圖。
[0028]圖3為本實(shí)用新型的實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)中CMOS放大電路的結(jié)構(gòu)示意圖。
[0029]圖4為本實(shí)用新型的實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)中CMOS放大電路應(yīng)用于具體實(shí)施例的第一種結(jié)構(gòu)示意圖。
[0030]圖5為本實(shí)用新型的實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)中CMOS放大電路應(yīng)用于具體實(shí)施例的第二種結(jié)構(gòu)示意圖。
[0031]圖6為本實(shí)用新型的實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)中CMOS放大電路應(yīng)用于具體實(shí)施例的第三種結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0032]為了能夠更清楚地描述本實(shí)用新型的技術(shù)內(nèi)容，下面結(jié)合具體實(shí)施例來進(jìn)行進(jìn)一步的描述。
[0033]本實(shí)用新型在現(xiàn)有CMOS集成電路中通常采用的皮爾斯振蕩器的基礎(chǔ)上優(yōu)化了線路結(jié)構(gòu)，可以明顯降低晶體振蕩器的起振電壓。
[0034]為了使振蕩電路在IV左右仍能正常工作，需要改變電路中的直流偏置條件。如圖3所示。
[0035]在PO (第一 PMOS管)的柵極與NO (第一 NMOS管)的柵極間增加一個(gè)電壓源Vtn，PO管的柵極電壓由Vtn提供，P管的柵極電壓比N管柵極電壓低Vtn，即只要VDD>Vtp，PO和NO中就有直流通路，電路具有放大能力，具備起振條件。于是理論上可使電路的起振電壓降低至0.7V。
[0036]一種具體的實(shí)現(xiàn)方案如圖4所示。圖中NI管(第二 NMOS管)和N2管(第三NMOS管)是電平位移電路，N2管的源極電壓比柵極電壓低Vtn，Nl管是N2管的負(fù)載。適當(dāng)調(diào)整MOS管的寬長比即可滿足單電池工作電壓范圍。
[0037]只要能實(shí)現(xiàn)皮爾斯振蕩器功能，電路中PO柵極或NO管柵極采用電平位移電路進(jìn)行偏置即為本案的同類方案，如可使用電阻代替NI負(fù)載管，RF可由倒比管實(shí)現(xiàn)，如圖5所
/Jn ο
[0038]或使用如圖6所示的方案，N管柵極采用電平位移電路。圖中Pl管(第二 PMOS管)和P2管(第三PMOS管)是電平位移電路。
[0039]包括但不限于以上方案。
[0040]采用了該實(shí)用新型中的實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)，具有如下有益效果:
[0041]該電路結(jié)構(gòu)簡單，有效地降低了 CMOS集成電路中晶振電路的起振電壓，低電壓下驅(qū)動(dòng)晶體諧振器，使CMOS集成電路使用一節(jié)干電池即能正常工作，具有更廣泛應(yīng)用范圍。
[0042]在此說明書中，本實(shí)用新型已參照其特定的實(shí)施例作了描述。但是，很顯然仍可以作出各種修改和變換而不背離本實(shí)用新型的精神和范圍。因此，說明書和附圖應(yīng)被認(rèn)為是說明性的而非限制性的。
【權(quán)利要求】
1.一種實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)，其特征在于，所述的電路結(jié)構(gòu)包括: CMOS放大電路； 晶體振蕩器，所述的晶體振蕩器的第一端與所述的放大電路的輸入端相連接，所述的晶體振蕩器的第二端與所述的放大電路的輸出端相連接； 反饋電路，所述的反饋電路連接于所述的CMOS放大電路的輸入端和輸出端之間； 第一分壓電容，所述的第一分壓電容連接于所述的晶體振蕩器的第一端與接地端之間； 第二分壓電容，所述的第二分壓電容連接于所述的晶體振蕩器的第二端與接地端之間； 所述的CMOS放大電路包括: 第一 PMOS管； 第一 NMOS管，所述的第一 PMOS管連接于驅(qū)動(dòng)電源輸入端和第一 NMOS管之間，所述的第一 NMOS管連接于所述的第一 PMOS管和接地端之間； 電平位移電路，所述的電平位移電路連接于所述的第一 PMOS管的柵極和第一 NMOS管的柵極之間，所述的電平位移電路用以使第一 PMOS管的柵極電壓比第一 NMOS管的柵極電壓低。
2.根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)，其特征在于，所述的第一PMOS管的柵極電壓和第一 NMOS管的柵極電壓的差值為所述的第一 NMOS管的驅(qū)動(dòng)電壓值。
3.根據(jù)權(quán)利要求2所述的實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)，其特征在于，所述的電平位移電路為一電壓源，所述的電壓源的正極接所述的第一 NMOS管的柵極，所述的電壓源的負(fù)極接所述的第一 PMOS管的柵極，所述的電壓源的輸出電壓值為所述的第一 NMOS管的驅(qū)動(dòng)電壓值。
4.根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)，其特征在于，所述的電平位移電路包括第二 NMOS管和第三NMOS管，所述的第三NMOS管的柵極連接于所述的CMOS放大電路的輸入端，所述的第二 NMOS管的柵極連接于驅(qū)動(dòng)電源輸入端，所述的第三NMOS管一端連接于驅(qū)動(dòng)電源輸入端，所述的第三NMOS管另一端分別連接所述的第二 NMOS管和所述的第一 PMOS管的柵極，所述的第一 NMOS管的柵極連接于所述的CMOS放大電路的輸入端。
5.根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)，其特征在于，所述的電平位移電路包括負(fù)載電阻和第三NMOS管，所述的第三NMOS管的柵極連接于所述的CMOS放大電路的輸入端，所述的負(fù)載電阻的第一端連接于驅(qū)動(dòng)電源輸入端，所述的第三匪OS管一端連接于驅(qū)動(dòng)電源輸入端，所述的第三NMOS管另一端分別連接所述的負(fù)載電阻和所述的第一 PMOS管的柵極，所述的第一 NMOS管的柵極連接于所述的CMOS放大電路的輸入端。
6.根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)，其特征在于，所述的電平位移電路包括第二 PMOS管和第三PMOS管，所述的第二 PMOS管的柵極連接于所述的CMOS放大電路的輸入端，所述的第三PMOS管的柵極連接于接地端，所述的第三PMOS管一端連接于驅(qū)動(dòng)電源輸入端，所述的第三PMOS管另一端分別與所述的第二 PMOS管和第一匪OS管的柵極相連接，所述的第一 PMOS管的輸入端連接于所述的CMOS放大電路的輸入端。
7.根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)，其特征在于，所述的反饋電路為反饋電阻，所述的反饋電阻連接于所述的放大電路的輸入端和所述的放大電路的輸出端之間。
8.根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)低電壓晶振驅(qū)動(dòng)的電路結(jié)構(gòu)，其特征在于，所述的反饋電路為倒比管，所述的倒比管連接于所述的放大電路的輸入端和所述的放大電路的輸出端之間。
【文檔編號】H03K19/0948GK204013481SQ201420477818
【公開日】2014年12月10日 申請日期:2014年8月22日 優(yōu)先權(quán)日:2014年8月22日
【發(fā)明者】高慶, 曹旺, 張敏, 趙海 申請人:無錫華潤矽科微電子有限公司