一種基于欠采樣技術(shù)鎖相環(huán)長(zhǎng)周期抖動(dòng)片上測(cè)量電路的制作方法
【專利摘要】本實(shí)用新型公開了一種基于欠采樣技術(shù)鎖相環(huán)長(zhǎng)周期抖動(dòng)片上測(cè)量電路，包括欠采樣實(shí)現(xiàn)電路，控制電路，移位寄存器A、移位寄存器B和CDF合成電路，同時(shí)本實(shí)用新型還提出了基于周期對(duì)齊欠采樣后處理技術(shù)，該技術(shù)可以用于測(cè)量鎖相環(huán)長(zhǎng)周期抖動(dòng)。本實(shí)用新型提出的鎖相環(huán)長(zhǎng)周期抖動(dòng)片上測(cè)量電路具有測(cè)量精度高，實(shí)現(xiàn)方法簡(jiǎn)單等優(yōu)點(diǎn)，并彌補(bǔ)了現(xiàn)有基于欠采樣技術(shù)抖動(dòng)測(cè)量電路無法測(cè)量長(zhǎng)周期抖動(dòng)的缺點(diǎn)。
【專利說明】一種基于欠采樣技術(shù)鎖相環(huán)長(zhǎng)周期抖動(dòng)片上測(cè)量電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種基于欠采樣技術(shù)鎖相環(huán)長(zhǎng)周期抖動(dòng)片上測(cè)量電路，屬于鎖相環(huán)片上抖動(dòng)測(cè)量領(lǐng)域。

【背景技術(shù)】
[0002]鎖相環(huán)作為時(shí)鐘電路重要組成部分，已經(jīng)成為超大規(guī)模集成電路(VLSI)中不可缺少的知識(shí)產(chǎn)權(quán)模塊。時(shí)鐘抖動(dòng)是鎖相環(huán)的重要參數(shù)之一，時(shí)鐘抖動(dòng)值必須在設(shè)計(jì)范圍之內(nèi)，否則會(huì)導(dǎo)致系統(tǒng)性能降低等一系列問題，因此無論在設(shè)計(jì)階段還是在量產(chǎn)測(cè)試階段鎖相環(huán)抖動(dòng)測(cè)試顯得越來越重要。傳統(tǒng)鎖相環(huán)抖動(dòng)測(cè)試采用片外接測(cè)試設(shè)備的方法，然而隨著時(shí)鐘頻率提高，傳統(tǒng)的片外測(cè)試抖動(dòng)方法不僅測(cè)試價(jià)格昂貴，測(cè)試時(shí)間長(zhǎng)，而且測(cè)試精度也無法得到保證，已經(jīng)不能滿足現(xiàn)代測(cè)試需求。為降低測(cè)試費(fèi)用、簡(jiǎn)化測(cè)試流程、提高測(cè)量精度，基于內(nèi)建自測(cè)試的鎖相環(huán)片上抖動(dòng)測(cè)試技術(shù)(BIJM)逐漸被引入到鎖相環(huán)抖動(dòng)測(cè)試應(yīng)用領(lǐng)域中。
[0003]常見的BIJM方法有游標(biāo)延時(shí)鏈(Vernier delay line, VDL)、游標(biāo)振蕩器(Vernieroscillator, VRO)、欠采樣等。基于VDL電路采用延時(shí)鎖定環(huán)(Delay-Locked Loop,DLL)穩(wěn)定分辨率的時(shí)間數(shù)字轉(zhuǎn)換器(Time-digital converter, TDC)結(jié)構(gòu)，該方法測(cè)量分辨率較高，但存在芯片面積消耗大、對(duì)延時(shí)單元線性匹配度要求高等缺點(diǎn)?；赩RO結(jié)構(gòu)的自參考抖動(dòng)測(cè)量電路，利用兩個(gè)環(huán)形振蕩器之間的頻率差量化待測(cè)信號(hào)的抖動(dòng)，可以減小電路面積開銷，消除對(duì)理想?yún)⒖紩r(shí)鐘的依賴，但環(huán)形振蕩器自身輸出會(huì)受到電源噪聲等非理想因素影響而引入抖動(dòng)，易造成測(cè)量結(jié)果存在誤差。傳統(tǒng)基于欠采樣的片上抖動(dòng)測(cè)量方法測(cè)量分辨率高，全數(shù)字實(shí)現(xiàn)，結(jié)構(gòu)簡(jiǎn)單，可移植性強(qiáng)，測(cè)量結(jié)果受工藝偏差影響小且無需校準(zhǔn)，但抖動(dòng)測(cè)量成分較為單一，未考慮鎖相環(huán)長(zhǎng)周期抖動(dòng)測(cè)量。
實(shí)用新型內(nèi)容
[0004]實(shí)用新型目的:為克服現(xiàn)有基于欠采樣抖動(dòng)測(cè)量技術(shù)無法測(cè)量長(zhǎng)周期抖動(dòng)的缺點(diǎn)不足，本實(shí)用新型的目的在于設(shè)計(jì)一種基于欠采樣技術(shù)鎖相環(huán)長(zhǎng)周期抖動(dòng)片上測(cè)量電路，實(shí)現(xiàn)了對(duì)鎖相環(huán)高頻輸出信號(hào)的長(zhǎng)周期抖動(dòng)測(cè)量。
[0005]技術(shù)方案:為解決上述技術(shù)問題，本實(shí)用新型采用如下技術(shù)方案:
[0006]一種基于欠采樣技術(shù)鎖相環(huán)長(zhǎng)周期抖動(dòng)片上測(cè)量電路，包括欠采樣實(shí)現(xiàn)電路、控制電路、移位寄存器A、二選一 MUX、移位寄存器B和CDF合成電路；
[0007]鎖相環(huán)輸出信號(hào)和米樣信號(hào)接入至欠米樣實(shí)現(xiàn)電路中，米樣信號(hào)同時(shí)為系統(tǒng)時(shí)鐘，由欠采樣實(shí)現(xiàn)電路輸出的信號(hào)分別接入控制電路、移位寄存器A和二選一 MUX ；
[0008]控制電路的輸出信號(hào)Select為二選一MUX的選通信號(hào)，控制電路的輸出信號(hào)OTF_en_a和CDF_en_b分別接入移位寄存器A和移位寄存器B，分別作為移位寄存器A和移位寄存器B輸出信號(hào)Shift_a和Shift_b的觸發(fā)控制信號(hào)；
[0009]二選一 MUX的輸出信號(hào)接入至移位寄存器B中，移位寄存器A和移位寄存器B中的每一位都接入⑶F合成電路，⑶F合成電路的測(cè)量輸出結(jié)果通過信號(hào)Shift_out輸出。
[0010]上述鎖相環(huán)輸出信號(hào)指被測(cè)信號(hào)。
[0011]本申請(qǐng)?jiān)诓黄茐逆i相環(huán)閉環(huán)回路的基礎(chǔ)上，將鎖相環(huán)輸出信號(hào)接入欠采樣電路中，欠采樣輸出信號(hào)通過基于欠采樣技術(shù)長(zhǎng)周期抖動(dòng)測(cè)量電路進(jìn)行數(shù)據(jù)處理并生成累計(jì)分布函數(shù)圖。
[0012]上述移位寄存器A和移位寄存器B的位數(shù)相等，且均可以覆蓋欠采樣實(shí)現(xiàn)電路的輸出信號(hào)邊沿與理想輸出信號(hào)邊沿之間出現(xiàn)的最大偏差。
[0013]移位寄存器A和移位寄存器B中的每個(gè)觸發(fā)器的輸出端都接入CDF合成電路。
[0014]上述基于欠采樣技術(shù)鎖相環(huán)長(zhǎng)周期抖動(dòng)片上測(cè)量電路，通過周期對(duì)齊欠采樣后處理技術(shù)得到被測(cè)信號(hào)長(zhǎng)周期抖動(dòng)。周期對(duì)齊欠采樣后處理具體如下:被測(cè)信號(hào)中的抖動(dòng)，在欠采樣實(shí)現(xiàn)電路輸出的信號(hào)中會(huì)產(chǎn)生不穩(wěn)定跳變位；同時(shí)由于長(zhǎng)周期抖動(dòng)的影響，此時(shí)信號(hào)與無抖動(dòng)信號(hào)相比會(huì)有偏差；將信號(hào)邊沿區(qū)域按照其周期對(duì)齊后，在邊沿區(qū)域內(nèi)測(cè)量出信號(hào)與理想信號(hào)之間的偏移，即抖動(dòng)。
[0015]上述方法即為周期對(duì)齊方法。將周期對(duì)齊處理后的邊沿區(qū)域累加，可以得到長(zhǎng)周期抖動(dòng)的⑶F，通過分析⑶F，可以得到抖動(dòng)的均方根值。
[0016]實(shí)現(xiàn)周期對(duì)齊的方法為:假設(shè)周期內(nèi)包括(2P+N)個(gè)采樣時(shí)鐘周期，當(dāng)采樣輸出信號(hào)第一個(gè)周期內(nèi)第一個(gè)“0-1”跳變點(diǎn)出現(xiàn)時(shí)，記為時(shí)刻，將其接入移位寄存器B，由移位寄存器B記錄信號(hào)在第一個(gè)周期內(nèi)所有的不穩(wěn)定位；當(dāng)移位寄存器B記錄位數(shù)滿移位寄存器B的P位后，⑶F合成電路使能信號(hào)raF_en_a和raF_en_b置為“1”，在下個(gè)周期置為“0”，并開始對(duì)周期數(shù)值計(jì)數(shù)，當(dāng)計(jì)數(shù)滿N周期時(shí)，信號(hào)接入移位寄存器A并記錄之后2P位邏輯值，當(dāng)記錄滿2P位后，raF_en_a和raF_en_b置為“I”并開始記錄周期數(shù)……如此循環(huán)往復(fù)。
[0017]本實(shí)用新型未提及的技術(shù)均為現(xiàn)有技術(shù)。
[0018]有益效果:與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)在于:針對(duì)原有基于欠采樣抖動(dòng)測(cè)量技術(shù)無法測(cè)量長(zhǎng)周期抖動(dòng)的缺點(diǎn)，通過采用周期對(duì)齊欠采樣后處理技術(shù)，實(shí)現(xiàn)了長(zhǎng)周期抖動(dòng)的測(cè)量具有測(cè)量精度高，實(shí)現(xiàn)方法簡(jiǎn)單等優(yōu)點(diǎn)，擴(kuò)展了該欠采樣抖動(dòng)測(cè)量技術(shù)的測(cè)量應(yīng)用場(chǎng)合。

【專利附圖】

【附圖說明】
[0019]圖1為本申請(qǐng)欠采樣實(shí)現(xiàn)電路結(jié)構(gòu)；
[0020]圖2為本申請(qǐng)欠采樣過程示意圖；
[0021]圖3為本申請(qǐng)基于欠采樣技術(shù)鎖相環(huán)長(zhǎng)周期抖動(dòng)片上測(cè)量電路電路的整體框圖；
[0022]圖4為本申請(qǐng)周期對(duì)齊采樣后處理示意圖；
[0023]圖5為本申請(qǐng)周期對(duì)齊采樣后處理流程圖；
[0024]圖6為本申請(qǐng)周期對(duì)齊欠采樣后處理技術(shù)處理效果圖；
[0025]圖7為本申請(qǐng)⑶F合成示意圖。

【具體實(shí)施方式】
[0026]為了更好地理解本實(shí)用新型，下面結(jié)合實(shí)施例進(jìn)一步闡明本實(shí)用新型的內(nèi)容，但本實(shí)用新型的內(nèi)容不僅僅局限于下面的實(shí)施例。
[0027]圖1描述了欠采樣實(shí)現(xiàn)電路110結(jié)構(gòu)，欠采樣電路110可以由一組觸發(fā)器串聯(lián)實(shí)現(xiàn)。其中寄存器101的輸出端Q接入寄存器102的輸入端D，寄存器102的輸出端Q接入寄存器103的輸入端D,寄存器103的輸出端Q為米樣輸出信號(hào)Q—。
[0028]圖2描述了欠采樣過程，采樣信號(hào)Fs的頻率為fs，鎖相環(huán)輸出的被測(cè)信號(hào)Fd的頻率為fd，采樣信號(hào)Fs和被測(cè)信號(hào)Fd之間有微小的頻率差。如果采樣時(shí)鐘的周期比被測(cè)信號(hào)周期大At，那么采樣信號(hào)在當(dāng)前周期的采樣位會(huì)比上一個(gè)周期落后At，即采樣位會(huì)依次增加At，其中At為采樣分辨率。
[0029]在被測(cè)信號(hào)沒有抖動(dòng)的情況下，鎖相環(huán)的輸出信號(hào)Fd的周期為Td，采樣信號(hào)的周期為Ts，欠采樣輸出信號(hào)Qtjut的周期Tq可以表示為式⑴:
Td
[0030]T0 = 7 +: Ts
vM(O
[0031]欠米樣觸發(fā)器輸出信號(hào)(混疊信號(hào))保留了信號(hào)Fd的波形,但由于信號(hào)Fd被信號(hào)Fs欠采樣，因此與遵循傳統(tǒng)采樣定理的采樣輸出信號(hào)相比，經(jīng)過欠采樣得到的信號(hào)頻率比原信號(hào)Fd低很多，這樣可以通過低頻的數(shù)字或模擬電路分析信號(hào)的時(shí)序參數(shù)，從而可以在較低成本的情況下，大幅度地提高測(cè)量精度。當(dāng)被測(cè)信號(hào)存在抖動(dòng)時(shí)，Qout信號(hào)中在穩(wěn)定“O”和穩(wěn)定“ I”之間會(huì)存在的跳變位，本實(shí)用新型將這段區(qū)域定義為跳變過渡區(qū),如圖2所示。
[0032]基于欠采樣技術(shù)鎖相環(huán)長(zhǎng)周期抖動(dòng)片上測(cè)量電路300如圖3所示。測(cè)量電路由欠采樣實(shí)現(xiàn)電路301控制電路302、移位寄存器A303、移位寄存器B304、CDF合成電路305組成。被測(cè)信號(hào)Fd和采樣信號(hào)Fs接入至欠采樣實(shí)現(xiàn)電路中，采樣信號(hào)Fs同時(shí)為系統(tǒng)時(shí)鐘。欠采樣輸出信號(hào)Qwt分別接入控制電路302、移位寄存器A303和二選一 MUX306?？刂齐娐?02的輸出信號(hào)Select為二選一 MUX306的選通信號(hào)?？刂齐娐?02的輸出信號(hào)raF_en_a和CDF_en_b分別接入移位寄存器A303和移位寄存器B304，作為移位寄存器A和移位寄存器B輸出信號(hào)Shift_a和Shift_b的觸發(fā)控制信號(hào)。二選一 MUX306的輸出信號(hào)接入至移位寄存器B中，移位寄存器A303和移位寄存器B304中的每一位都接入⑶F合成電路305，測(cè)量輸出結(jié)果通過信號(hào)Shift_out輸出。
[0033]基于欠采樣技術(shù)鎖相環(huán)長(zhǎng)周期抖動(dòng)片上測(cè)量電路300采用周期對(duì)齊采樣后處理技術(shù)。周期對(duì)齊采樣后處理技術(shù)原理如圖4所示。在理想情況下，被測(cè)信號(hào)不存在抖動(dòng)，將采樣得到的Qout理想信號(hào)(信號(hào)可以由穩(wěn)定“O”單調(diào)跳變至穩(wěn)定“1”，中間無不穩(wěn)定位跳變)中每個(gè)周期的上升沿對(duì)齊，通過多周期的累加可以得到CDF圖。實(shí)際情況下，被測(cè)信號(hào)存在抖動(dòng)，在Qwt信號(hào)中會(huì)產(chǎn)生不穩(wěn)定跳變位；同時(shí)由于長(zhǎng)周期抖動(dòng)的影響，此時(shí)采樣得到的Qtjut信號(hào)與理想信號(hào)相比會(huì)有偏差。將Qwt信號(hào)邊沿區(qū)域按照其周期Tq對(duì)齊后，在邊沿區(qū)域內(nèi)測(cè)量出Qtjut信號(hào)與理想信號(hào)之間的偏移，即抖動(dòng)。將周期對(duì)齊處理后的邊沿區(qū)域累力口，可以得到長(zhǎng)周期抖動(dòng)的⑶F，通過分析⑶F，可以得到抖動(dòng)的均方根值。
[0034]移位寄存器A303和移位寄存器B304的位數(shù)相等(P位)且均可以覆蓋Qtjut信號(hào)邊沿與理想信號(hào)邊沿之間可能出現(xiàn)的最大偏差。每組寄存器內(nèi)，每個(gè)觸發(fā)器的輸出端都接入⑶F合成電路305。
[0035]實(shí)現(xiàn)周期對(duì)齊的算法流程圖如圖5所示。假設(shè)Qtjut周期內(nèi)包括(2P+N)個(gè)采樣時(shí)鐘周期，當(dāng)采樣輸出信號(hào)Qrat第一個(gè)周期內(nèi)第一個(gè)“0-1”跳變點(diǎn)出現(xiàn)時(shí)(記為時(shí)刻h)，將其接入移位寄存器B304，由移位寄存器B記錄Qwt信號(hào)在第一個(gè)周期內(nèi)所有的不穩(wěn)定位。當(dāng)移位寄存器B記錄位數(shù)滿P位后，⑶F合成使能信號(hào)raF_en_a和raF_en_b置為“I”(在下個(gè)周期置為“O”)，并開始對(duì)周期數(shù)值計(jì)數(shù)。當(dāng)計(jì)數(shù)滿N周期時(shí)，Qtjut信號(hào)接入移位寄存器A并記錄之后2P位邏輯值。當(dāng)記錄滿2P位后，raF_en_a和raF_en_b置為“ I”并開始記錄周期數(shù)，當(dāng)計(jì)數(shù)滿N周期時(shí)，Qtjut信號(hào)接入移位寄存器A并記錄之后2P位邏輯值……如此循環(huán)往復(fù)。
[0036]在第二個(gè)周期，第一個(gè)“0-1”跳變點(diǎn)的位置可能會(huì)超前或落后于第一個(gè)周期的跳變點(diǎn)位置。圖6(a)描述了第二個(gè)周期的跳變過渡區(qū)超前于第一個(gè)周期的跳變過渡區(qū)的情況；圖6(13)描述了第二個(gè)周期的跳變過渡區(qū)落后于第一個(gè)周期的跳變過渡區(qū)的情況。為了可以將跳變過渡區(qū)內(nèi)的不穩(wěn)定位都記錄下來，移位寄存器A和移位寄存器B的位數(shù)需要保證可以覆蓋Qwt信號(hào)邊沿與理想信號(hào)邊沿之間可能出現(xiàn)的最大偏差。這樣，即使在第一個(gè)周期時(shí)，跳變過渡區(qū)出現(xiàn)在可能的最大偏差位置，在下個(gè)周期，跳變區(qū)不穩(wěn)定位依舊可以完整地保存下來。圖6(c)描述了一種未使用本方案進(jìn)行數(shù)據(jù)處理時(shí)可能發(fā)生的情況，電路從A時(shí)刻開始每經(jīng)過(2P+N)個(gè)采樣周期記錄后面P位的邏輯值，這樣會(huì)導(dǎo)致當(dāng)?shù)诙€(gè)周期內(nèi)的不穩(wěn)定位位置超前于第一個(gè)周期內(nèi)不穩(wěn)定位位置時(shí)，跳變位信息的丟失。
[0037]如圖7所示，⑶F合成電路305由計(jì)數(shù)器組701構(gòu)成。將多組由移位寄存器A303和移位寄存器B304記錄的邏輯值通過CDF合成電路305疊加可得到抖動(dòng)CDF分布圖。最后將計(jì)數(shù)器組701內(nèi)每個(gè)計(jì)數(shù)器計(jì)數(shù)值合并然后串行輸出至片外做其他分析。
【權(quán)利要求】
1.一種基于欠采樣技術(shù)鎖相環(huán)長(zhǎng)周期抖動(dòng)片上測(cè)量電路，其特征在于:包括欠采樣實(shí)現(xiàn)電路、控制電路、移位寄存器八、二選一 1^^、移位寄存器8和⑶？合成電路； 鎖相環(huán)輸出信號(hào)^和采樣信號(hào)接入至欠采樣實(shí)現(xiàn)電路中，采樣信號(hào)同時(shí)為系統(tǒng)時(shí)鐘，由欠采樣實(shí)現(xiàn)電路輸出的信號(hào)‘分別接入控制電路、移位寄存器六和二選一順X ； 控制電路的輸出信號(hào)5616仏為二選一衝X的選通信號(hào)，控制電路的輸出信號(hào)0)1^61^￡1和分別接入移位寄存器4和移位寄存器8，分別作為移位寄存器4和移位寄存器8輸出信號(hào)34代」I和34代」3的觸發(fā)控制信號(hào)； 二選一 的輸出信號(hào)接入至移位寄存器8中，移位寄存器八和移位寄存器8中的每一位都接入⑶？合成電路，⑶？合成電路的測(cè)量輸出結(jié)果通過信號(hào)輸出。
2.如權(quán)利要求1所述的基于欠采樣技術(shù)鎖相環(huán)長(zhǎng)周期抖動(dòng)片上測(cè)量電路，其特征在于:所述移位寄存器八和移位寄存器8的位數(shù)相等，且均可以覆蓋欠采樣實(shí)現(xiàn)電路的輸出信號(hào)邊沿與理想輸出信號(hào)邊沿之間出現(xiàn)的最大偏差。
3.如權(quán)利要求2所述的基于欠采樣技術(shù)鎖相環(huán)長(zhǎng)周期抖動(dòng)片上測(cè)量電路，其特征在于:所述移位寄存器八和移位寄存器8中的每個(gè)觸發(fā)器的輸出端都接入03？合成電路。
【文檔編號(hào)】H03L7/18GK204131499SQ201420482638
【公開日】2015年1月28日 申請(qǐng)日期:2014年8月25日 優(yōu)先權(quán)日:2014年8月25日
【發(fā)明者】許浩博, 蔡志匡, 徐亮, 任力爭(zhēng), 楊軍 申請(qǐng)人:東南大學(xué)