時(shí)鐘電路的制作方法
【專利摘要】本實(shí)用新型公開(kāi)了一種時(shí)鐘電路，其包括：DS133833芯片，DS133833芯片的X1及X2引腳兩端連接有晶振CY1，電源通過(guò)電阻R39與X2引腳連接，電源與VCC引腳連接，電源通過(guò)二極管D18與VBAT引腳連接，VBAT引腳還連接有電池。本實(shí)用新型是一種接口簡(jiǎn)單、硬件成本低廉的時(shí)鐘電路。
【專利說(shuō)明】 時(shí)鐘電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及時(shí)鐘電路【技術(shù)領(lǐng)域】，尤其涉及一種接口簡(jiǎn)單、硬件成本低廉的時(shí)鐘電路。

【背景技術(shù)】
[0002]時(shí)鐘電路可以簡(jiǎn)單定義如下:1.就是產(chǎn)生象時(shí)鐘一樣準(zhǔn)確的振蕩電路。2.任何工作都按時(shí)間順序，用于產(chǎn)生這個(gè)時(shí)間的電路就是時(shí)鐘電路。
[0003]現(xiàn)在流行的時(shí)鐘電路很多，如DS1302、DS1307、PCF8485等。這些電路被廣泛地采用。但是目前的時(shí)鐘電路還是存在接口復(fù)雜、硬件成本高的問(wèn)題。
[0004]因此，亟需一種接口簡(jiǎn)單、硬件成本低廉的時(shí)鐘電路。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型的目的是提供一種接口簡(jiǎn)單、硬件成本低廉的時(shí)鐘電路。
[0006]為了實(shí)現(xiàn)上述目的，本實(shí)用新型提供的技術(shù)方案為:提供一種時(shí)鐘電路，包括:DS133833芯片，DS133833芯片的Xl及X2引腳兩端連接有晶振CY1，電源通過(guò)電阻R39與X2引腳連接，電源與VCC引腳連接，電源通過(guò)二極管D18與VBAT引腳連接，VBAT引腳還連接有電池。
[0007]電池BATTl正負(fù)極之間還并聯(lián)有電容C40，電容C40的電容值為0.1 μ F。
[0008]所述電池BATTl還通過(guò)電阻R84給晶振CYl作備用電源。
[0009]:晶振CYl兩端均還連接有電容C33及電容C34，且電容C33及電容C34的負(fù)極接地。
[0010]晶振CYl的頻率為32.768kHz,電阻R39的阻值為10M，二極管D18是型號(hào)為SS14
的二極管。
[0011]電阻R84的阻值為10M。
[0012]與現(xiàn)有技術(shù)相比，本實(shí)用新型是一種接口簡(jiǎn)單、硬件成本低廉的時(shí)鐘電路。
[0013]通過(guò)以下的描述并結(jié)合附圖，本實(shí)用新型將變得更加清晰，這些附圖用于解釋本實(shí)用新型的實(shí)施例。

【專利附圖】

【附圖說(shuō)明】
[0014]圖1為本實(shí)用新型時(shí)鐘電路的電路原理圖。

【具體實(shí)施方式】
[0015]現(xiàn)在參考附圖描述本實(shí)用新型的實(shí)施例，附圖中類似的元件標(biāo)號(hào)代表類似的元件。如上所述，如圖1所示，本實(shí)用新型提供的技術(shù)方案為:提供一種時(shí)鐘電路，包括:DS133833芯片，DS133833芯片的Xl及X2引腳兩端連接有晶振CY1，電源通過(guò)電阻R39與X2引腳連接，電源與VCC引腳連接，電源通過(guò)二極管D18與VBAT引腳連接，VBAT引腳還連接有電池。
[0016]電池BATTl正負(fù)極之間還并聯(lián)有電容C40，電容C40的電容值為0.1 μ F。電池BATTl與電容C40的負(fù)極接地。
[0017]所述電池BATTl還通過(guò)電阻R84給晶振CYl作備用電源。
[0018]晶振CYl兩端均還連接有電容C33及電容C34，且電容C33及電容C34的負(fù)極接地。
[0019]晶振CYl的頻率為32.768kHz,電阻R39的阻值為10M，二極管D18是型號(hào)為SS14
的二極管。
[0020]電阻R84的阻值為10M。
[0021]與現(xiàn)有技術(shù)相比，本實(shí)用新型是一種接口簡(jiǎn)單、硬件成本低廉的時(shí)鐘電路。
[0022]以上所揭露的僅為本實(shí)用新型的優(yōu)選實(shí)施例而已，當(dāng)然不能以此來(lái)限定本實(shí)用新型之權(quán)利范圍，因此依本實(shí)用新型申請(qǐng)專利范圍所作的等同變化，仍屬本實(shí)用新型所涵蓋的范圍。
【權(quán)利要求】
1.一種時(shí)鐘電路，其特征在于，包括:DS133833芯片，DS133833芯片的Xl及X2引腳兩端連接有晶振CY1，電源通過(guò)電阻R39與X2引腳連接，電源與VCC引腳連接，電源通過(guò)二極管D18與VBAT引腳連接，VBAT引腳還連接有電池。
2.如權(quán)利要求1所述的時(shí)鐘電路，其特征在于:電池BATTl正負(fù)極之間還并聯(lián)有電容C40，電容C40的電容值為0.1 μ F。
3.如權(quán)利要求1所述的時(shí)鐘電路，其特征在于:所述電池BATTl還通過(guò)電阻R84給晶振CYl作備用電源。
4.如權(quán)利要求1所述的時(shí)鐘電路，其特征在于:晶振CYl兩端均還連接有電容C33及電容C34，且電容C33及電容C34的負(fù)極接地。
5.如權(quán)利要求1所述的時(shí)鐘電路，其特征在于:晶振CYl的頻率為32.768kHz,電阻R39的阻值為10M，二極管D18是型號(hào)為SS14的二極管。
6.如權(quán)利要求3所述的時(shí)鐘電路，其特征在于:電阻R84的阻值為1M0
【文檔編號(hào)】H03K5/135GK204156833SQ201420509298
【公開(kāi)日】2015年2月11日 申請(qǐng)日期:2014年9月4日 優(yōu)先權(quán)日:2014年9月4日
【發(fā)明者】劉田影, 趙琪, 高暉 申請(qǐng)人:吉林省寰旗衛(wèi)星導(dǎo)航通信集團(tuán)有限公司