被配置用于產(chǎn)生可變輸出電流的電流導(dǎo)引型數(shù)模轉(zhuǎn)換器電路的制作方法
【專利摘要】本實(shí)用新型公開了一種被配置用于產(chǎn)生可變輸出電流的電流導(dǎo)引型數(shù)模轉(zhuǎn)換器電路。一種電流源電路被配置用于在電流鏡電路的輸入電路路徑處接收參考電流。電流鏡電路對參考電流進(jìn)行鏡像，并且在多個(gè)輸出電路路徑處產(chǎn)生鏡像電流。對應(yīng)的數(shù)目的控制晶體管與輸出電路路徑串聯(lián)連接。響應(yīng)于控制信號(hào)選擇性地激勵(lì)每個(gè)控制晶體管。譯碼器電路被配置用于接收可變控制信號(hào)，并且響應(yīng)于可變控制信號(hào)而產(chǎn)生激勵(lì)信號(hào)以選擇性激勵(lì)控制晶體管，以將鏡像電流傳送至輸出節(jié)點(diǎn)。在輸出節(jié)點(diǎn)處，傳送的鏡像電流被求和以產(chǎn)生可變輸出電流?？勺冸娏黜憫?yīng)于可變控制信號(hào)而單調(diào)地被調(diào)節(jié)。
【專利說明】被配置用于產(chǎn)生可變輸出電流的電流導(dǎo)引型數(shù)模轉(zhuǎn)換器電路

【技術(shù)領(lǐng)域】
[0001]本公開總體涉及電子電路，并且更具體地涉及被配置用于產(chǎn)生經(jīng)調(diào)節(jié)的(可變)電流輸出的電路。

【背景技術(shù)】
[0002]本領(lǐng)域技術(shù)人員已知其中必需單調(diào)地調(diào)節(jié)輸出電流或電壓的大量應(yīng)用。這樣的應(yīng)用的示例包括但不限于發(fā)光二極管(LED)調(diào)光電路以及電動(dòng)機(jī)控制電路。
[0003]圖1示出了 LED調(diào)光電路10的示例。電路10被配置用于產(chǎn)生施加至LED串12的驅(qū)動(dòng)電流Id。電路包括電流鏡電路14，該電流鏡電路14具有被配置用于接收可變受控電流Iv的輸入電路路徑，以及被配置用于在驅(qū)動(dòng)節(jié)點(diǎn)輸處驅(qū)動(dòng)電流Id的輸出電路路徑。電流鏡電路14由成對的M0SFET晶體管16和18形成。晶體管16和18的源極端子連接至參考電源節(jié)點(diǎn)20，并且晶體管16和18的柵極端子耦合在一起。晶體管16的源極-漏極路徑限定了電流鏡電路14的被配置用于接收可變電流Iv的輸入電路路徑，并且晶體管18的源極-漏極路徑限定了電流鏡電路14的耦合至驅(qū)動(dòng)節(jié)點(diǎn)并且被配置用于提供驅(qū)動(dòng)電流Id的輸出電流路徑。提供差分放大器22以控制由電流鏡電路14執(zhí)行的電流鏡像操作的精度。放大器22的非反相輸入(+)連接至晶體管16的漏極端子，并且放大器的反相輸入(_)連接至晶體管18的漏極端子。放大器22的輸出連接至晶體管16和18的共同連接的柵極端子。
[0004]可變受控電流Iv由電流源電路30產(chǎn)生。電流源電路30接收參考電流Iref，并且產(chǎn)生作為參考電流Iref和控制輸入Cv (其中控制輸入Cv規(guī)定了在Iref和Iv之間取決于輸入Cv的成比例函數(shù)關(guān)系)的函數(shù)的可變受控電流Iv。可變電流Iv因此響應(yīng)于控制輸入Cv的改變而變化，并且結(jié)果通過電流鏡像功能，驅(qū)動(dòng)電流Id也響應(yīng)于輸入Cv而改變。驅(qū)動(dòng)電流Id響應(yīng)于控制輸入Cv的改變的這一變化引起了從LED串12輸出的光的變化。通過改變控制輸入Cv，提供了對由LED串12產(chǎn)生的光進(jìn)行的調(diào)節(jié)。
[0005]在調(diào)光操作中重要的是，在控制輸入Cv的變化和可變受控電流Iv的變化之間存在單調(diào)關(guān)系。因此在該領(lǐng)域中存在對于能夠確保提供這種單調(diào)關(guān)系的電流源電路的需求。
實(shí)用新型內(nèi)容
[0006]本公開旨在提供一種被配置用于產(chǎn)生可變輸出電流的電流導(dǎo)引型數(shù)模轉(zhuǎn)換器電路，以確保在控制輸入Cv的變化和可變受控電流Iv的變化之間存在單調(diào)關(guān)系。
[0007]根據(jù)本公開的一個(gè)方面，提供了一種電路，包括:輸入節(jié)點(diǎn)；輸出節(jié)點(diǎn)；電流鏡電路，包括耦合至所述輸入節(jié)點(diǎn)的輸入晶體管，以及耦合至所述輸入晶體管的多個(gè)輸出晶體管；多個(gè)控制晶體管，每個(gè)控制晶體管與所述多個(gè)輸出晶體管中的一個(gè)輸出晶體管串聯(lián)耦合，所述多個(gè)控制晶體管耦合至所述輸出節(jié)點(diǎn)；以及譯碼器電路，具有被配置用于接收控制信號(hào)的輸入，以及耦合至所述控制晶體管的對應(yīng)控制端子的多個(gè)輸出；其中所述譯碼器電路被配置用于對所述控制信號(hào)譯碼，并且響應(yīng)于所譯碼的控制信號(hào)而選擇性地激勵(lì)所述控制晶體管。
[0008]優(yōu)選地，所述電流鏡的所述輸入晶體管是其漏極端子耦合至其柵極端子的M0SFET，并且其中所述輸出晶體管是其柵極端子耦合至所述輸入晶體管的柵極端子的M0SFET。
[0009]優(yōu)選地,進(jìn)一步包括:
[0010]二極管接法晶體管，與所述電流鏡電路的所述輸入晶體管串聯(lián)耦合；以及
[0011]調(diào)節(jié)器電路，具有耦合至所述二極管接法晶體管的參考電壓輸入，以及耦合至所述調(diào)節(jié)器電路的輸出的反饋輸入，其中所述調(diào)節(jié)器電路的輸出被配置用于產(chǎn)生電源電壓以用于施加至所述譯碼器電路的電源輸入。
[0012]優(yōu)選地，所述譯碼器電路包括多個(gè)邏輯門，以及其中所述邏輯門由所述電源電壓供電。
[0013]優(yōu)選地，所述控制信號(hào)是具有高邏輯狀態(tài)的數(shù)字邏輯信號(hào)，并且其中所述電源電壓小于所述邏輯高狀態(tài)的電壓。
[0014]優(yōu)選地，所述多個(gè)控制晶體管中的至少一個(gè)控制晶體管被配置為當(dāng)由所述譯碼器電路采用等于所述電源電壓的激勵(lì)電壓激勵(lì)時(shí)，進(jìn)一步用作共源共柵器件。
[0015]優(yōu)選地，所述譯碼器電路被配置用于將所述控制信號(hào)的幅度轉(zhuǎn)換為將要被激勵(lì)的控制晶體管的數(shù)目，并且進(jìn)一步產(chǎn)生激勵(lì)信號(hào)以用于施加至所述控制晶體管的所述控制端子以激勵(lì)所述數(shù)目的控制晶體管。
[0016]優(yōu)選地，所述譯碼器電路包括二進(jìn)制至溫度計(jì)譯碼器，所述控制信號(hào)包括二進(jìn)制信號(hào)。
[0017]優(yōu)選地，進(jìn)一步包括共源共柵電路，所述共源共柵電路包括:
[0018]輸入共源共柵晶體管，與所述電流鏡電路的所述輸入晶體管串聯(lián)耦合；以及
[0019]多個(gè)輸出共源共柵晶體管，耦合至所述輸入共源共柵晶體管，每個(gè)輸出共源共柵晶體管與所述電流鏡電路的所述多個(gè)輸出晶體管中的一個(gè)輸出晶體管串聯(lián)耦合。
[0020]優(yōu)選地，所述輸入共源共柵晶體管是其漏極端子耦合至其柵極端子的M0SFET，并且其中所述輸出共源共柵晶體管是其柵極端子耦合至所述輸入共源共柵晶體管的柵極端子的 M0SFET。
[0021]優(yōu)選地，進(jìn)一步包括附加的電流鏡，所述附加的電流鏡具有耦合至所述輸出節(jié)點(diǎn)的輸入電路路徑，以及被配置用于在驅(qū)動(dòng)節(jié)點(diǎn)處產(chǎn)生驅(qū)動(dòng)電流的輸出電路路徑。
[0022]優(yōu)選地，進(jìn)一步包括被耦合以接收所述驅(qū)動(dòng)電流的一個(gè)或多個(gè)發(fā)光二極管。
[0023]優(yōu)選地，所述附加的電流鏡包括差分放大器，所述差分放大器具有耦合至所述輸出節(jié)點(diǎn)的第一輸入，以及耦合至所述驅(qū)動(dòng)節(jié)點(diǎn)的第二輸入。
[0024]優(yōu)選地，所述輸入節(jié)點(diǎn)被配置用于接收參考電流，并且其中所述輸出節(jié)點(diǎn)被配置用于產(chǎn)生可變電流，所述可變電流根據(jù)所述參考電流和所述控制信號(hào)而改變。
[0025]優(yōu)選地，所述可變電流響應(yīng)于所述控制信號(hào)的改變而單調(diào)地被調(diào)節(jié)。
[0026]根據(jù)本公開的另一方面，提供了一種電路，包括:輸入節(jié)點(diǎn)，被配置用于接收參考電流；電流鏡電路，具有被配置用于接收所述參考電流的輸入電路路徑，并且進(jìn)一步具有多個(gè)輸出電路路徑；多個(gè)控制晶體管，每個(gè)控制晶體管與所述輸出電路路徑中的一個(gè)輸出電路路徑串聯(lián)耦合，所述多個(gè)控制晶體管耦合至輸出節(jié)點(diǎn)；以及譯碼器電路，具有被配置用于接收可變控制信號(hào)的輸入，并且具有耦合至所述控制晶體管的對應(yīng)控制端子的多個(gè)輸出，其中，所述譯碼器電路被配置用于將所述可變控制信號(hào)的幅度轉(zhuǎn)換為將要被激勵(lì)的控制晶體管的數(shù)目，并且進(jìn)一步在所述多個(gè)輸出處產(chǎn)生激勵(lì)信號(hào)以選擇性激勵(lì)所述數(shù)目的控制晶體管，以便響應(yīng)于所述可變控制信號(hào)而在所述輸出節(jié)點(diǎn)處產(chǎn)生單調(diào)地被調(diào)節(jié)的可變電流。
[0027]優(yōu)選地，進(jìn)一步包括:
[0028]二極管接法晶體管，與所述電流鏡電路的所述輸入電路路徑串聯(lián)耦合；以及
[0029]調(diào)節(jié)器電路，具有耦合至所述二極管接法晶體管的參考電壓輸入，以及耦合至所述調(diào)節(jié)器電路的輸出的反饋輸入，其中所述調(diào)節(jié)器電路的輸出被配置用于產(chǎn)生電源電壓以用于施加至所述譯碼器電路的電源輸入。
[0030]優(yōu)選地，所述多個(gè)控制晶體管中的至少一個(gè)控制晶體管被配置為當(dāng)由所述譯碼器電路采用等于所述電源電壓的激勵(lì)電壓激勵(lì)時(shí)，進(jìn)一步用作共源共柵器件。
[0031]優(yōu)選地，進(jìn)一步包括共源共柵電路，所述共源共柵電路包括:
[0032]輸入共源共柵晶體管，與所述電流鏡電路的所述輸入電路路徑串聯(lián)耦合；以及
[0033]多個(gè)輸出共源共柵晶體管，耦合至所述輸入共源共柵晶體管，每個(gè)輸出共源共柵晶體管與所述電流鏡電路的所述多個(gè)輸出電路路徑中的一個(gè)輸出電路路徑串聯(lián)耦合。
[0034]本公開提供的電流導(dǎo)引型數(shù)模轉(zhuǎn)換器電路能夠確保在控制輸入Cv的變化和可變受控電流Iv的變化之間存在單調(diào)關(guān)系。

【專利附圖】

【附圖說明】
[0035]為了更完整理解本公開及其優(yōu)點(diǎn)，現(xiàn)在結(jié)合附圖參考以下說明書，其中:
[0036]圖1是用于LED調(diào)光電路的電路圖；
[0037]圖2是電流導(dǎo)引型數(shù)模轉(zhuǎn)換器電路的電路圖；
[0038]圖3是電流導(dǎo)引型數(shù)模轉(zhuǎn)換器電路的電路圖；
[0039]圖4是電流導(dǎo)引型數(shù)模轉(zhuǎn)換器電路的電路圖；以及
[0040]圖5是用于溫度計(jì)譯碼器電路的示例的電路圖。

【具體實(shí)施方式】
[0041]現(xiàn)在參考附圖2，其示出了電流導(dǎo)引型數(shù)模轉(zhuǎn)換器電路100的電路圖。電路100可以例如用作電流源電路(諸如用于圖1的電路30中)。電路100包括被配置用于接收參考電流Iref的輸入節(jié)點(diǎn)102。輸入節(jié)點(diǎn)102連接至電流鏡電路104的輸入電路路徑，其中輸入電路路徑由輸入M0SFET晶體管106的源極-漏極路徑形成。輸入晶體管106的源極端子連接至參考電源節(jié)點(diǎn)107，并且輸入晶體管106的漏極端子連接至輸入節(jié)點(diǎn)102。輸入晶體管106的漏極端子進(jìn)一步以用于電流鏡電路的輸入晶體管的二極管接法電路配置而連接至輸入晶體管106的柵極端子。電路100進(jìn)一步包括被配置用于產(chǎn)生可變受控電流Iv的輸出節(jié)點(diǎn)108。輸出節(jié)點(diǎn)連接至電流鏡電路104的多個(gè)(2n-l)輸出電路路徑。2n-l個(gè)輸出電路路徑的每一個(gè)由輸出M0SFET晶體管110 (1)至110 (2n_l)以及對應(yīng)的M0SFET控制晶體管112(1)至112(2n-l)的源極-漏極路徑的串聯(lián)連接而形成。對于晶體管106和110的器件比例可以由電路設(shè)計(jì)者設(shè)置。在簡單實(shí)施方式中，比例可以是1: 1。然而實(shí)際上，t匕例可以替代地包括4: 1、8: 1等等，以便于改進(jìn)布局匹配。輸出晶體管110的源極端子連接至參考電源節(jié)點(diǎn)107，并且輸出晶體管110的漏極端子通過對應(yīng)的控制晶體管112而連接至輸出節(jié)點(diǎn)108。輸出晶體管110的柵極端子連接至輸入晶體管106的柵極端子以支持電流鏡電路104配置。每個(gè)控制晶體管112的源極端子連接至用于輸出電路路徑的對應(yīng)輸出晶體管110的漏極端子，以及控制晶體管112的漏極端子連接至輸出節(jié)點(diǎn)108。電路100進(jìn)一步包括被配置用于接收控制輸入Cv信號(hào)的譯碼器電路120。在實(shí)施例中，控制輸入Cv由η-位數(shù)字信號(hào)形成，其中譯碼器電路120用作二進(jìn)制至溫度計(jì)譯碼器以對η位Cv控制輸入譯碼并且產(chǎn)生包括信號(hào)122(1)至122(2n-l)的2n_l位柵極控制輸出。信號(hào)122(1)至122(2n-l)為了應(yīng)用而連接MOSFET控制晶體管122(1)至122(2n)的柵極端子，并且因此控制了是否導(dǎo)通或關(guān)斷晶體管112。如此方式，晶體管112用作開關(guān)電路以響應(yīng)于已譯碼控制輸入Cv而選擇性將輸出電路路徑連接至輸出節(jié)點(diǎn)108。
[0042]輸入和輸出節(jié)點(diǎn)102和108在其中電路100被制造為集成電路器件的實(shí)施方式中可以包括集成電路的焊盤或管腳。
[0043]在實(shí)施方式的一個(gè)非限定性示例中，η = 3并且因此2η_1 = 7，因此電路100將包括電流鏡電路104的七個(gè)輸出電路路徑，其中響應(yīng)于對三位Cv輸入譯碼而選擇性激勵(lì)七個(gè)控制晶體管112(1)至112(7)。這可以通過參考示例更好地理解。因此，如果3位控制輸入Cv是〈011>(也即輸入具有“三”的幅度)，則2n-l位柵極控制輸出是〈000_0111>，并且三個(gè)控制晶體管112(1)、112(2)和112(3)將由從譯碼器電路120輸出的邏輯高信號(hào)122所激勵(lì)。相反地，如果3位控制輸入Cv是〈101〉(也即輸入具有“五”的幅度)，則2n-l位柵極控制輸出是〈001_1111>，并且五個(gè)控制晶體管112(1)、112 (2)、112 (3)、112 (4)和112(5)將由從譯碼器電路120輸出的邏輯高信號(hào)122所激勵(lì)。
[0044]以上對于η = 3的參考僅是示例性的。在實(shí)施方式中，η = 9。應(yīng)該理解的是，η可以是任何選定的整數(shù)數(shù)值，取決于用于控制電流Iv變化的所需粒度。
[0045]盡管譯碼器電路120被實(shí)施為數(shù)字譯碼器，但是應(yīng)該理解的是，備選實(shí)施方式可以利用被配置用于接收模擬控制輸入Cv的譯碼器，其中譯碼器電路120操作用于將模擬輸入信號(hào)的幅度轉(zhuǎn)換為信號(hào)122(1)至122(2n-l)并且因此以類似于前述數(shù)字示例完成的方式而基于幅度選擇性激勵(lì)控制晶體管112(1)至112 (2n)。
[0046]在一個(gè)實(shí)施例中，電路100操作如下:接收參考電流Iref，并且對參考電流Iref進(jìn)行鏡像以在每個(gè)輸出晶體管110處產(chǎn)生多個(gè)鏡像電流。譯碼器電路120接收控制信號(hào)Cv并且將控制信號(hào)的幅度轉(zhuǎn)換為多個(gè)激勵(lì)信號(hào)。激勵(lì)信號(hào)具有有效或者無效狀態(tài)。具有有效狀態(tài)的激勵(lì)信號(hào)的數(shù)目對應(yīng)于控制信號(hào)Cv的幅度。因此，具有“五”的相對幅度的控制信號(hào)將由電路120譯碼以產(chǎn)生處于邏輯高(有效)狀態(tài)的“五”個(gè)激勵(lì)信號(hào)。處于有效狀態(tài)的激勵(lì)信號(hào)引起它們對應(yīng)的控制晶體管112在開關(guān)操作下導(dǎo)通以將對應(yīng)的鏡像電流傳送至輸出節(jié)點(diǎn)108。輸出節(jié)點(diǎn)108用作電流求和節(jié)點(diǎn)以產(chǎn)生輸出可變電流Iv。輸出可變電流Iv因此等于通過從譯碼器電路輸出的激勵(lì)信號(hào)的有效狀態(tài)而選擇的鏡像電流的總和。輸出可變電流Iv響應(yīng)于控制信號(hào)Cv而單調(diào)地調(diào)節(jié)。
[0047]現(xiàn)在參考圖3，其示出了電流導(dǎo)引型數(shù)模轉(zhuǎn)換器電路200的電路圖。電路200可以例如用作電流源電路(諸如用于圖1的電路30中)。附圖3中相同的附圖標(biāo)記涉及圖2中相同或者類似部分。
[0048]圖3的電路200不同于圖2的電路100之處在于，圖3的電路200包括共源共柵電路202。共源共柵操作支持匹配。為了使得兩個(gè)相同的NM0S器件具有相同的漏極電流，NM0S器件的所有三個(gè)端子應(yīng)該處于相同電勢。在圖2中，晶體管106和110(1)具有相同的柵極和源極電壓，但是漏極電壓可以不同。因?yàn)榫w管110(1)的有限輸出阻抗，其漏極電流可以因此不同于晶體管106。圖3的電路通過使用共源共柵電路202解決了該問題。共源共柵電路202包括連接至電流鏡電路104的輸入電路路徑的輸入MOSFET共源共柵晶體管206。特別地，晶體管106和206的源極-漏極路徑串聯(lián)連接。晶體管206的源極端子連接至晶體管106的漏極端子，并且晶體管206的漏極端子連接至輸入節(jié)點(diǎn)102。晶體管206的漏極端子也連接至晶體管206的柵極端子以提供二極管接法布置。2n-l個(gè)輸出電路路徑的每個(gè)由輸出晶體管110(1)至110(2n-l)、輸出MOSFET共源共柵晶體管210(1)至210(2n-l)以及控制晶體管112(1)至112(2n-l)的源極-漏極路徑的串聯(lián)連接形成。在提供了器件匹配的實(shí)施例中，晶體管206和210的器件比例應(yīng)該與晶體管106和110的器件比例匹配。每個(gè)晶體管210的源極端子連接至對應(yīng)晶體管110的漏極端子，并且每個(gè)晶體管210的漏極端子連接至對應(yīng)晶體管112的源極端子。輸出共源共柵晶體管210的柵極端子連接至輸入共源共柵晶體管206的柵極端子。該電路配置使得晶體管106和110(1)具有相同的漏極電壓，其等于晶體管206的柵極電壓減去晶體管206的柵極至源極電壓，導(dǎo)致改進(jìn)了匹配。
[0049]現(xiàn)在參考附圖4，其示出了電流導(dǎo)引型數(shù)模轉(zhuǎn)換器電路300的電路圖。電路300可以例如用作電流源電路(諸如用于圖1的電路30中)。圖4中相同附圖標(biāo)記涉及圖2中相同或者類似的部分。
[0050]圖4的電路300不同于圖2的電路100之處在于，圖4的電路300進(jìn)一步示出了用于譯碼器電路120的電源電路裝置302。電源電路裝置302包括MOSFET晶體管304，MOSFET晶體管304具有與晶體管106的源極-漏極路徑串聯(lián)耦合的源極-漏極路徑以用于電流鏡電路104的輸入電路路徑。晶體管304的源極端子連接至晶體管106的漏極端子，并且晶體管304的漏極端子連接至輸入節(jié)點(diǎn)102。晶體管304的漏極端子進(jìn)一步連接至晶體管304的柵極端子以提供二極管接法布置。電源電路裝置302進(jìn)一步包括電壓調(diào)節(jié)器電路306，電壓調(diào)節(jié)器電路306包括具有連接至晶體管304的柵極-漏極的非反相輸入(+)的差分放大器。因?yàn)榫w管106和206是二極管接法，所以施加至差分放大器的非反相輸入(+)作為參考電壓的電壓等于兩個(gè)二極管電壓降的總和。放大器的輸出以反饋連接而連接至反相輸入(_)。在該配置中，電壓調(diào)節(jié)器電路306用于施加所接收的參考電壓，作為連接至譯碼器電路的電源輸入的輸出電源電壓Vo。在實(shí)施方式中，電壓Vo小于用于Cv輸入的數(shù)字位的邏輯高電壓。
[0051]在圖4的電路中，晶體管112(1)的柵極連接至譯碼器的輸出。因?yàn)樽g碼器由電源電路裝置302供電，電源電路裝置302具有被調(diào)節(jié)為等于晶體管304的柵極處電壓的電源電壓，晶體管112(1)的柵極將由控制信號(hào)電壓所激勵(lì)，其也等于晶體管304的柵極處的電壓。晶體管304的柵極電壓等于晶體管106的柵極至源極電壓加上晶體管304的柵極至源極電壓。當(dāng)晶體管112(1)導(dǎo)通時(shí)，晶體管112(1)的柵極電壓也等于晶體管106的柵極至源極電壓加上晶體管304的柵極至源極電壓(因?yàn)殡娐?02的調(diào)節(jié)功能)。在該條件下，晶體管112(1)的漏極電壓將等于晶體管106的柵極至源極電壓加上晶體管304的柵極至源極電壓減去晶體管112(1)的柵極至源極電壓。晶體管304和112(1)被設(shè)計(jì)為匹配(或者至少具有類似的器件比例)，并且這導(dǎo)致晶體管112(1)的漏極電壓等于晶體管106的柵極至源極電壓。在該配置中，晶體管106和112(1)是匹配的。晶體管112(1)因此執(zhí)行了兩個(gè)功能:其操作作為開關(guān)器件以選擇性地將電流從晶體管110(1)傳送至輸出節(jié)點(diǎn)108，并且進(jìn)一步操作作為共源共柵器件。
[0052]現(xiàn)在參考圖5，其示出了溫度計(jì)譯碼器電路120的示例的電路圖。在該示例中，η=3。圖5的電路可以針對η的任何值進(jìn)行縮放。應(yīng)該注意的是，來自電壓調(diào)節(jié)器電路306的輸出電源電壓Vo被提供作為用于譯碼器電路120的AND和0R邏輯門的正性電源電壓。
[0053]如在本文中使用的，術(shù)語“連接”和“耦合”(以及其變形)并非必需需要在部件、組件或電路元件之間的直接鏈路。
[0054]本領(lǐng)域技術(shù)人員易于理解的是，材料和方法可以改變而同時(shí)保持在本公開的范圍內(nèi)。也應(yīng)該知曉的是，除了用于示例說明實(shí)施例的具體內(nèi)容之外，本公開提供了許多可應(yīng)用的創(chuàng)新性概念。因此，所附權(quán)利要求意在在它們的范圍內(nèi)包括這樣的工藝、機(jī)器、制造、物質(zhì)的組分、裝置、方法或步驟。
【權(quán)利要求】
1.一種電路，其特征在于，包括: 輸入節(jié)點(diǎn)； 輸出節(jié)點(diǎn)； 電流鏡電路，包括耦合至所述輸入節(jié)點(diǎn)的輸入晶體管，以及耦合至所述輸入晶體管的多個(gè)輸出晶體管； 多個(gè)控制晶體管，每個(gè)控制晶體管與所述多個(gè)輸出晶體管中的一個(gè)輸出晶體管串聯(lián)耦合，所述多個(gè)控制晶體管耦合至所述輸出節(jié)點(diǎn)；以及 譯碼器電路，具有被配置用于接收控制信號(hào)的輸入，以及耦合至所述控制晶體管的對應(yīng)控制端子的多個(gè)輸出；其中所述譯碼器電路被配置用于對所述控制信號(hào)譯碼，并且響應(yīng)于所譯碼的控制信號(hào)而選擇性地激勵(lì)所述控制晶體管。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述電流鏡的所述輸入晶體管是其漏極端子耦合至其柵極端子的MOSFET，并且其中所述輸出晶體管是其柵極端子耦合至所述輸入晶體管的柵極端子的MOSFET。
3.根據(jù)權(quán)利要求1所述的電路，其特征在于，進(jìn)一步包括: 二極管接法晶體管，與所述電流鏡電路的所述輸入晶體管串聯(lián)耦合；以及 調(diào)節(jié)器電路，具有耦合至所述二極管接法晶體管的參考電壓輸入，以及耦合至所述調(diào)節(jié)器電路的輸出的反饋輸入，其中所述調(diào)節(jié)器電路的輸出被配置用于產(chǎn)生電源電壓以用于施加至所述譯碼器電路的電源輸入。
4.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述譯碼器電路包括多個(gè)邏輯門，以及其中所述邏輯門由所述電源電壓供電。
5.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述控制信號(hào)是具有高邏輯狀態(tài)的數(shù)字邏輯信號(hào)，并且其中所述電源電壓小于所述邏輯高狀態(tài)的電壓。
6.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述多個(gè)控制晶體管中的至少一個(gè)控制晶體管被配置為當(dāng)由所述譯碼器電路采用等于所述電源電壓的激勵(lì)電壓激勵(lì)時(shí)，進(jìn)一步用作共源共柵器件。
7.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述譯碼器電路被配置用于將所述控制信號(hào)的幅度轉(zhuǎn)換為將要被激勵(lì)的控制晶體管的數(shù)目，并且進(jìn)一步產(chǎn)生激勵(lì)信號(hào)以用于施加至所述控制晶體管的所述控制端子以激勵(lì)所述數(shù)目的控制晶體管。
8.根據(jù)權(quán)利要求7所述的電路，其特征在于，所述譯碼器電路包括二進(jìn)制至溫度計(jì)譯碼器，所述控制信號(hào)包括二進(jìn)制信號(hào)。
9.根據(jù)權(quán)利要求1所述的電路，其特征在于，進(jìn)一步包括共源共柵電路，所述共源共柵電路包括: 輸入共源共柵晶體管，與所述電流鏡電路的所述輸入晶體管串聯(lián)耦合；以及 多個(gè)輸出共源共柵晶體管，耦合至所述輸入共源共柵晶體管，每個(gè)輸出共源共柵晶體管與所述電流鏡電路的所述多個(gè)輸出晶體管中的一個(gè)輸出晶體管串聯(lián)耦合。
10.根據(jù)權(quán)利要求9的電路，其特征在于，所述輸入共源共柵晶體管是其漏極端子耦合至其柵極端子的M0SFET，并且其中所述輸出共源共柵晶體管是其柵極端子耦合至所述輸入共源共柵晶體管的柵極端子的MOSFET。
11.根據(jù)權(quán)利要求1所述的電路，其特征在于，進(jìn)一步包括附加的電流鏡，所述附加的電流鏡具有耦合至所述輸出節(jié)點(diǎn)的輸入電路路徑，以及被配置用于在驅(qū)動(dòng)節(jié)點(diǎn)處產(chǎn)生驅(qū)動(dòng)電流的輸出電路路徑。
12.根據(jù)權(quán)利要求11所述的電路，其特征在于，進(jìn)一步包括被耦合以接收所述驅(qū)動(dòng)電流的一個(gè)或多個(gè)發(fā)光二極管。
13.根據(jù)權(quán)利要求11所述的電路，其特征在于，所述附加的電流鏡包括差分放大器，所述差分放大器具有耦合至所述輸出節(jié)點(diǎn)的第一輸入，以及耦合至所述驅(qū)動(dòng)節(jié)點(diǎn)的第二輸入。
14.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述輸入節(jié)點(diǎn)被配置用于接收參考電流，并且其中所述輸出節(jié)點(diǎn)被配置用于產(chǎn)生可變電流，所述可變電流根據(jù)所述參考電流和所述控制信號(hào)而改變。
15.根據(jù)權(quán)利要求14所述的電路，其特征在于，所述可變電流響應(yīng)于所述控制信號(hào)的改變而單調(diào)地被調(diào)節(jié)。
16.一種電路，其特征在于，包括: 輸入節(jié)點(diǎn)，被配置用于接收參考電流； 電流鏡電路，具有被配置用于接收所述參考電流的輸入電路路徑，并且進(jìn)一步具有多個(gè)輸出電路路徑； 多個(gè)控制晶體管，每個(gè)控制晶體管與所述輸出電路路徑中的一個(gè)輸出電路路徑串聯(lián)耦合，所述多個(gè)控制晶體管耦合至輸出節(jié)點(diǎn)；以及 譯碼器電路，具有被配置用于接收可變控制信號(hào)的輸入，并且具有耦合至所述控制晶體管的對應(yīng)控制端子的多個(gè)輸出， 其中，所述譯碼器電路被配置用于將所述可變控制信號(hào)的幅度轉(zhuǎn)換為將要被激勵(lì)的控制晶體管的數(shù)目，并且進(jìn)一步在所述多個(gè)輸出處產(chǎn)生激勵(lì)信號(hào)以選擇性激勵(lì)所述數(shù)目的控制晶體管，以便響應(yīng)于所述可變控制信號(hào)而在所述輸出節(jié)點(diǎn)處產(chǎn)生單調(diào)地被調(diào)節(jié)的可變電流。
17.根據(jù)權(quán)利要求16所述的電路，其特征在于，進(jìn)一步包括: 二極管接法晶體管，與所述電流鏡電路的所述輸入電路路徑串聯(lián)耦合；以及 調(diào)節(jié)器電路，具有耦合至所述二極管接法晶體管的參考電壓輸入，以及耦合至所述調(diào)節(jié)器電路的輸出的反饋輸入，其中所述調(diào)節(jié)器電路的輸出被配置用于產(chǎn)生電源電壓以用于施加至所述譯碼器電路的電源輸入。
18.根據(jù)權(quán)利要求17所述的電路，其特征在于，所述多個(gè)控制晶體管中的至少一個(gè)控制晶體管被配置為當(dāng)由所述譯碼器電路采用等于所述電源電壓的激勵(lì)電壓激勵(lì)時(shí)，進(jìn)一步用作共源共柵器件。
19.根據(jù)權(quán)利要求16所述的電路，其特征在于，進(jìn)一步包括共源共柵電路，所述共源共柵電路包括: 輸入共源共柵晶體管，與所述電流鏡電路的所述輸入電路路徑串聯(lián)耦合；以及 多個(gè)輸出共源共柵晶體管，耦合至所述輸入共源共柵晶體管，每個(gè)輸出共源共柵晶體管與所述電流鏡電路的所述多個(gè)輸出電路路徑中的一個(gè)輸出電路路徑串聯(lián)耦合。
【文檔編號(hào)】H03M1/66GK204180055SQ201420509676
【公開日】2015年2月25日 申請日期:2014年8月29日 優(yōu)先權(quán)日:2014年8月29日
【發(fā)明者】王蒙, 周雪蓮 申請人:意法半導(dǎo)體研發(fā)(深圳)有限公司