一種超聲容積測(cè)量?jī)xfpga系統(tǒng)的模數(shù)轉(zhuǎn)換電路的制作方法
【專利摘要】本實(shí)用新型涉及模數(shù)轉(zhuǎn)換【技術(shù)領(lǐng)域】，尤其是一種超聲容積測(cè)量?jī)xFPGA系統(tǒng)的模數(shù)轉(zhuǎn)換電路。它包括AD7472芯片和運(yùn)算放大器，其中AD7472芯片的第五引腳與運(yùn)算放大器的信號(hào)輸出端連接，運(yùn)算放大器的同相輸入端分別連接有第一電阻和第二電阻，第一電阻的兩端并聯(lián)有第一電容，運(yùn)算放大器的反相輸入端連接至其信號(hào)輸出端并分別通過第四電容和第五電容接地，AD7472芯片的第二十一引腳分別通過第二電容和第三電容接地，AD7472芯片的第四引腳分別連接有第一電感、第六電容和第七電容，AD7472芯片的第二十引腳分別連接有第二電感、第八電容和第九電容。本實(shí)用新型采用精度高、轉(zhuǎn)換速率快及結(jié)構(gòu)簡(jiǎn)單，具有很強(qiáng)的實(shí)用性。
【專利說明】—種超聲容積測(cè)量?jī)xFPGA系統(tǒng)的模數(shù)轉(zhuǎn)換電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及模數(shù)轉(zhuǎn)換【技術(shù)領(lǐng)域】，尤其是一種超聲容積測(cè)量?jī)xFPGA系統(tǒng)的模數(shù)轉(zhuǎn)換電路。

【背景技術(shù)】
[0002]近年來，隨著科技的迅速發(fā)展，醫(yī)療儀器上的超聲技術(shù)也跟著迅速發(fā)展，國(guó)內(nèi)醫(yī)療超聲技術(shù)水平也在迅速提高。在一種超聲容積測(cè)量?jī)xFPGA系統(tǒng)中，模數(shù)轉(zhuǎn)換電路時(shí)必不可少的，以便系統(tǒng)的對(duì)數(shù)據(jù)的處理。在轉(zhuǎn)換的過程中轉(zhuǎn)換速度是A/D轉(zhuǎn)換電路的考慮的重點(diǎn)，只有較高的轉(zhuǎn)換速度，才能保證數(shù)據(jù)采集時(shí)的精度。為了提高系統(tǒng)的精度，有必要提出一種高速地模數(shù)轉(zhuǎn)換電路，以便滿足人們的需要。
實(shí)用新型內(nèi)容
[0003]針對(duì)上述現(xiàn)有技術(shù)中存在的不足，本實(shí)用新型的目的在于提供一種轉(zhuǎn)換速度快、精度高的超聲容積測(cè)量?jī)xFPGA系統(tǒng)的模數(shù)轉(zhuǎn)換電路。
[0004]為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用如下技術(shù)方案:
[0005]一種超聲容積測(cè)量?jī)xFPGA系統(tǒng)的模數(shù)轉(zhuǎn)換電路，它包括AD7472芯片和運(yùn)算放大器，所述AD7472芯片的第六引腳接收放大電路傳輸過來的信號(hào),所述AD7472芯片的第五引腳與運(yùn)算放大器的信號(hào)輸出端連接，所述運(yùn)算放大器的同相輸入端分別連接有第一電阻和第二電阻，所述第一電阻的兩端并聯(lián)有第一電容，所述運(yùn)算放大器的反相輸入端連接至其信號(hào)輸出端并分別通過第四電容和第五電容接地，所述AD7472芯片的第二十一引腳分別通過第二電容和第三電容接地，所述AD7472芯片的第四引腳分別連接有第一電感、第六電容和第七電容，所述AD7472芯片的第二十引腳分別連接有第二電感、第八電容和第九電容，所述AD7472芯片的其他引腳連接至FPGA。
[0006]由于采用了上述方案，本實(shí)用新型采用精度高、轉(zhuǎn)換速率快、低功率的AD7472芯片，完成高速A/D轉(zhuǎn)換，具有很強(qiáng)的實(shí)用性。

【專利附圖】

【附圖說明】
[0007]圖1是本實(shí)用新型實(shí)施例的電路結(jié)構(gòu)圖。

【具體實(shí)施方式】
[0008]以下結(jié)合附圖對(duì)本實(shí)用新型的實(shí)施例進(jìn)行詳細(xì)說明，但是本實(shí)用新型可以由權(quán)利要求限定和覆蓋的多種不同方式實(shí)施。
[0009]如圖1所示，本實(shí)施例的一種超聲容積測(cè)量?jī)xFPGA系統(tǒng)的模數(shù)轉(zhuǎn)換電路，它包括AD7472芯片Ul和運(yùn)算放大器U2，AD7472芯片的第六引腳接收放大電路傳輸過來的信號(hào)，AD7472芯片Ul的第五引腳與運(yùn)算放大器U2的信號(hào)輸出端連接，運(yùn)算放大器Ul的同相輸入端分別連接有第一電阻R138和第二電阻R139，第一電阻R138的兩端并聯(lián)有第一電容C125，運(yùn)算放大器U2的反相輸入端連接至其信號(hào)輸出端并分別通過第四電容C151和第五電容C78接地，AD7472芯片Ul的第二i^一引腳分別通過第二電容C150和第三電容C74接地，AD7472芯片Ul的第四引腳分別連接有第一電感L16、第六電容C153和第七電容C79，AD7472芯片Ul的第二十引腳分別連接有第二電感L21、第八電容C152和第九電容C80，AD7472芯片Ul的其他引腳連接至FPGA。
[0010]本實(shí)施例的模數(shù)轉(zhuǎn)換電路將放大電路放大后的信號(hào)從模擬信號(hào)轉(zhuǎn)換為系統(tǒng)能識(shí)別的數(shù)字信號(hào)，以便系統(tǒng)的對(duì)數(shù)據(jù)的處理。在轉(zhuǎn)換的過程中轉(zhuǎn)換速度是模數(shù)轉(zhuǎn)換電路的考慮的重點(diǎn)，只有較高的轉(zhuǎn)換速度，才能保證數(shù)據(jù)采集時(shí)的精度，轉(zhuǎn)換出后的信號(hào)將直接傳給FPGA進(jìn)行處理。為了完成高速地模數(shù)轉(zhuǎn)換，本轉(zhuǎn)換電路中選用的轉(zhuǎn)換芯片是AD7472芯片U1，其精度為12位，轉(zhuǎn)換速率為1.5MSPS，功率僅為4mW，寬帶寬輸入。
[0011]以上所述僅為本實(shí)用新型的優(yōu)選實(shí)施例，并非因此限制本實(shí)用新型的專利范圍，凡是利用本實(shí)用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的【技術(shù)領(lǐng)域】，均同理包括在本實(shí)用新型的專利保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種超聲容積測(cè)量?jī)xFPGA系統(tǒng)的模數(shù)轉(zhuǎn)換電路，其特征在于:它包括AD7472芯片和運(yùn)算放大器，所述AD7472芯片的第六引腳接收放大電路傳輸過來的信號(hào)，所述AD7472芯片的第五引腳與運(yùn)算放大器的信號(hào)輸出端連接，所述運(yùn)算放大器的同相輸入端分別連接有第一電阻和第二電阻，所述第一電阻的兩端并聯(lián)有第一電容，所述運(yùn)算放大器的反相輸入端連接至其信號(hào)輸出端并分別通過第四電容和第五電容接地，所述AD7472芯片的第二十一引腳分別通過第二電容和第三電容接地，所述AD7472芯片的第四引腳分別連接有第一電感、第六電容和第七電容，所述AD7472芯片的第二十引腳分別連接有第二電感、第八電容和第九電容，所述AD7472芯片的其他引腳連接至FPGA。
【文檔編號(hào)】H03M1/12GK204168280SQ201420609265
【公開日】2015年2月18日 申請(qǐng)日期:2014年10月21日 優(yōu)先權(quán)日:2014年10月21日
【發(fā)明者】張佳進(jìn), 陳立暢, 果霖, 楊自瓊 申請(qǐng)人:云南農(nóng)業(yè)大學(xué)