技術(shù)特征：

1.一種環(huán)形振蕩電路，其特征在于，包括用于輸出偏置電流的參考電壓產(chǎn)生電路、偏置電路和環(huán)形振蕩結(jié)構(gòu)，其中，所述偏置電路包括：

第一NMOS晶體管(MN1)，漏極和柵極連接到所述參考電壓產(chǎn)生電路的偏置電流輸出端；

第二NMOS晶體管(MN2)，柵極和漏極均與所述第一NMOS晶體管(MN1)的源極相連接，所述第二NMOS晶體管(MN2)的源極接地；

第三NMOS晶體管(MN3)，柵極與所述第一NMOS晶體管(MN1)的柵極相連接，漏極與第一PMOS晶體管(MP1)的漏極相連接，其中，所述第一PMOS晶體管(MP1)的源極連接到電源，所述第一PMOS晶體管(MP1)的柵極與所述第一PMOS晶體管(MP1)的漏極相連接，并向所述環(huán)形振蕩結(jié)構(gòu)輸出偏置電壓V_PB；以及

電阻R，一端與所述第三NMOS晶體管(MN3)的源極相連接，另一端接地，所述電阻R包括串聯(lián)的具有正溫度系數(shù)的第一電阻(R+)和具有負溫度系數(shù)的第二電阻(R-)，用于補償所述環(huán)形振蕩結(jié)構(gòu)的溫度系數(shù)。

2.根據(jù)權(quán)利要求1所述的環(huán)形振蕩電路，其特征在于，用于產(chǎn)生參考電壓的參考電壓產(chǎn)生電路包括：

帶隙基準電壓源，用于產(chǎn)生并輸出參考電壓Vref；

運算放大器(A2)，正相輸入端與所述帶隙基準電壓源的輸出端相連接，用于接收所述帶隙基準電壓源輸出的所述參考電壓Vref；

第四NMOS晶體管(N3)，柵極與所述運算放大器(A2)的輸出端相連接，源極與所述運算放大器(A2)的反向輸入端相連接；

一對鏡像的PMOS晶體管，其中一個PMOS晶體管的漏極與所述第四NMOS晶體管(N3)的漏極相連接，另外一個PMOS晶體管的漏極輸出偏置電流I_B，所述一對鏡像的PMOS晶體管的柵極相連接，源極均連接至電源；

電阻R_B，一端與所述第四NMOS晶體管(N3)相連接，另一端接地，其中，所述電阻R_B包括串聯(lián)的具有正溫度系數(shù)的第三電阻(R_B+)和具有負溫度系數(shù)的第四電阻(R_B-)。

3.根據(jù)權(quán)利要求2所述的環(huán)形振蕩電路，其特征在于，所述一對鏡像的PMOS晶體管輸出的偏置電流I_B＝參考電壓Vref/電阻R_B，其中，所述電阻R_B為所述第三電阻(R_B+)和第四電阻(R_B-)進行溫度補償后的低溫度系數(shù)的電阻。

4.根據(jù)權(quán)利要求2所述的環(huán)形振蕩電路，其特征在于，所述第三電阻(R_B+)和第四電阻(R_B-)為電阻可調(diào)陣列。

5.根據(jù)權(quán)利要求2所述的環(huán)形振蕩電路，其特征在于，所述第三電阻(R_B+)為低阻值多晶硅電阻，所述第四電阻(R_B-)為高阻值多晶硅電阻。

6.根據(jù)權(quán)利要求1所述的環(huán)形振蕩電路，其特征在于，所述環(huán)形振蕩結(jié)構(gòu)包括首尾相連的多個反相器，其中，所述多個反相器中的任意一個反相器包括：

第二PMOS晶體管(P7)，柵極與所述偏置電路的偏置電壓輸出端相連接，漏極連接至電源；

第三PMOS晶體管(P8)，漏極與所述第二PMOS晶體管的源極相連接；

第五NMOS晶體管(N4)，柵極與所述第三PMOS晶體管(P8)的柵極相連接并輸出VPN，漏極與所述第三PMOS晶體管(P8)的漏極相連接，源極接地；

電容Cn，一端連接在所述第三PMOS晶體管(P8)的源極和所述第五NMOS晶體管(N4)的漏極的節(jié)點處，另一端接地。

7.根據(jù)權(quán)利要求1至6中任一項所述的環(huán)形振蕩電路，其特征在于，所述環(huán)形振蕩電路的輸出振蕩頻率的溫度系數(shù)正比于1/RCn，其中，R為所述電阻R，Cn為所述環(huán)形振蕩結(jié)構(gòu)中的電容Cn。

8.根據(jù)權(quán)利要求7所述的環(huán)形振蕩電路，其特征在于，所述具有正溫度系數(shù)的第一電阻(R+)的正溫度系數(shù)補償所述具有負溫度系數(shù)的第二電阻(R-)和所述環(huán)形振蕩結(jié)構(gòu)中的電容Cn。

9.一種環(huán)形振蕩器，其特征在于，包括權(quán)利要求1至8中任一項所述的環(huán)形振蕩電路，在-40℃至100℃的溫度變化范圍內(nèi)，頻率變化范圍為0.5％-1.0％。