本發(fā)明屬于集成電路領(lǐng)域，涉及一種基于或非門(mén)和與門(mén)的抗輻射鎖存器的電路設(shè)計(jì)方法，尤其涉及一種基于或非門(mén)和與門(mén)的抗輻射鎖存器的制備方法，
背景技術(shù)：
：研究報(bào)道了隨著工藝尺寸的減少，芯片里的集成電路在高層太空或近地球空間越來(lái)越容易受到重粒子或質(zhì)子輻射影響而產(chǎn)生錯(cuò)誤；輻射如果發(fā)生在鎖存器電路的存儲(chǔ)節(jié)點(diǎn)，可能直接導(dǎo)致鎖存器存儲(chǔ)錯(cuò)誤數(shù)值，產(chǎn)生單粒子翻轉(zhuǎn)事件；輻射如果發(fā)生在組合電路節(jié)點(diǎn)，可能引起單粒子瞬態(tài)脈沖，改變電路節(jié)點(diǎn)的邏輯狀態(tài)；該單粒子瞬態(tài)脈沖引起的錯(cuò)誤值傳導(dǎo)到鎖存器會(huì)也可能被捕捉存儲(chǔ)，產(chǎn)生單粒子翻轉(zhuǎn)事件。所以單粒子翻轉(zhuǎn)事件會(huì)改變鎖存器電路存儲(chǔ)的邏輯狀態(tài)，可能造成整體電路功能錯(cuò)誤。因此，需要提出抵抗輻射的鎖存器電路設(shè)計(jì)方法。目前，抗輻射鎖存器電路的設(shè)計(jì)方法主要包含多模冗余、糾錯(cuò)碼和抗輻射加固技術(shù)等，其中，多模冗余方法以三模冗余技術(shù)為代表，使用冗余電路模塊和多數(shù)表決電路屏蔽錯(cuò)誤電路模塊的輸出，但這種方法會(huì)帶來(lái)很大的面積開(kāi)銷(xiāo)；糾錯(cuò)碼方法以漢明碼為代表，通過(guò)計(jì)算編碼的校驗(yàn)值，定位錯(cuò)誤比特的位置；抗輻射加固技術(shù)以雙重互鎖存儲(chǔ)單元為代表，在基本存儲(chǔ)單元結(jié)構(gòu)的基礎(chǔ)上增加額外晶體管和相互絞合的互連線(xiàn)，增強(qiáng)敏感節(jié)點(diǎn)的抗輻射能力；但糾錯(cuò)碼和抗輻射加固技術(shù)會(huì)帶來(lái)較大的面積開(kāi)銷(xiāo)，并降低電路性能。鑒于現(xiàn)有技術(shù)的現(xiàn)狀，本申請(qǐng)的發(fā)明人擬提供一種基于或非門(mén)和與門(mén)的抗輻射鎖存器的制備方法，以克服現(xiàn)有技術(shù)抗輻射鎖存器電路的設(shè)計(jì)方法存在的缺陷。與本發(fā)明相關(guān)的參考文獻(xiàn)有：[1]BaumannR.SoftErrorsinAdvancedComputerSystems[J],IEEETransactionsonDeviceandMaterialsReliability,2005,22(3),pp.258-266[2]OliveiraR.,JagirdarA.,ChakrabortyT.J.：ATMRSchemeforSEUMitigationinScanFlip-Flops[C]，inInternationalSymposiumonQualityElectronicDesign,2007,pp.905–910[3]TauschH.J.SimplifiedBirthdayStatisticsandHammingEDAC[J],IEEETransactionsonNuclearScience,2009,56(2),pp.474–478[4]CalinT.,NicolaidisM.,VelazcoR.UpsetHardenedMemoryDesignforSubmicronCMOSTechnology[J],IEEETransactionsonNuclearScience,1996,43(6),pp.2874–2878[5]S.Yang.LogicSynthesisandOptimizationBenchmarksUserGuide,ResearchTrianglePark,NC:MicroelectronicsCenterofNorthCarolina(MCNC),1991。技術(shù)實(shí)現(xiàn)要素：本發(fā)明的目的是針對(duì)集成電路中抗輻射鎖存器電路的設(shè)計(jì)中存在的缺陷，提出一種基于或非門(mén)和與門(mén)的抗輻射鎖存器的電路設(shè)計(jì)方法，具體涉及一種基于或非門(mén)和與門(mén)的抗輻射鎖存器的制備方法。具體而言，本發(fā)明的一種基于或非門(mén)和與門(mén)的抗輻射鎖存器的制備方法，其特征在于，使用一個(gè)或非門(mén)和一個(gè)與門(mén)構(gòu)成一個(gè)基本單元，然后再用八個(gè)基本單元相互絞合連接，構(gòu)造一個(gè)抗輻射鎖存器；當(dāng)一個(gè)存儲(chǔ)節(jié)點(diǎn)值因輻射發(fā)生變化時(shí)，相互絞合連接的其它節(jié)點(diǎn)通過(guò)或非門(mén)抑制這種變化，從而使該鎖存器具有抗輻射容錯(cuò)特性。本發(fā)明方法包括如下兩個(gè)步驟：步驟1：按照?qǐng)D1所示電路結(jié)構(gòu)，采用傳統(tǒng)集成電路設(shè)計(jì)方法設(shè)計(jì)抗輻射鎖存器電路，按圖1所示電路結(jié)構(gòu)，設(shè)計(jì)基于或非門(mén)和與門(mén)的抗輻射鎖存器電路；圖1中如果兩線(xiàn)交叉處有黑點(diǎn)，表示兩線(xiàn)相連；如果兩線(xiàn)交叉處沒(méi)有黑點(diǎn)，表示兩線(xiàn)沒(méi)有連接；圖1中或非門(mén)N1和與門(mén)A1構(gòu)成第一個(gè)基本單元；或非門(mén)N2和與門(mén)A2構(gòu)成第二個(gè)基本單元；或非門(mén)N3和與門(mén)A3構(gòu)成第三個(gè)基本單元；或非門(mén)N4和與門(mén)A4構(gòu)成第四個(gè)基本單元；或非門(mén)N5和與門(mén)A5構(gòu)成第五個(gè)基本單元；或非門(mén)N6和與門(mén)A6構(gòu)成第六個(gè)基本單元；或非門(mén)N7和與門(mén)A7構(gòu)成第七個(gè)基本單元；或非門(mén)N8和與門(mén)A8構(gòu)成第八個(gè)基本單元；基本單元中或非門(mén)實(shí)現(xiàn)邏輯或非功能，與門(mén)實(shí)現(xiàn)邏輯與功能； 與門(mén)A1、A3、A5和A7的輸入端均為鎖存器的數(shù)據(jù)輸入端D與時(shí)鐘輸入端CLK，輸出端分別為D1、D3、D5和D7；鎖存器的數(shù)據(jù)輸入端D經(jīng)反相器V1輸出持相反值的信號(hào)Db；與門(mén)A2、A4、A6和A8的輸入端均為Db與時(shí)鐘輸入端CLK，輸出端分別為D2、D4、D6和D8。本發(fā)明中，各個(gè)或非門(mén)的輸入端、輸出端如表1所示。表1或非門(mén)輸入和輸出或非門(mén)輸入輸出N1C3、Q、D1C4N2C6、C4、D2QN3Q、C1、D3C5N4C7、C5、D4C1N5C1、C2、D5C6N6C4、C6、D6C2N7C2、C3、D7C7N8C5、C7、D8C3結(jié)合圖1和表1，當(dāng)時(shí)鐘輸入端CLK值為1時(shí)，數(shù)據(jù)輸入端D的值和反相器V1輸出端Db的值(Db值為D的相反值)寫(xiě)入鎖存器，數(shù)據(jù)輸出端Q的值為輸入端D的值；當(dāng)時(shí)鐘輸入端CLK值為0時(shí)，寫(xiě)入的D和Db值存入鎖存器的存儲(chǔ)節(jié)點(diǎn)C1-C7和輸出端Q；例如，當(dāng)D值為1，CLK值為1時(shí)，反相器V1輸出端Db值為0，與門(mén)A1輸出端D1值為1，與門(mén)A5輸出端D5值為1，與門(mén)A2輸出端D2值為0；由于D1值為1，所以或非門(mén)N1的輸出端C4值為0，又由于D5值為1，所以或非門(mén)N5的輸出端C6值為0；由于C6、C4和D2值都為0，所以或非門(mén)N2的輸出端Q值為1；同理，C5、C7值都為0而C1、C2、C3值都為1；當(dāng)時(shí)鐘輸入端CLK值為0時(shí)，與門(mén)A1和A2的輸出端D1和D2值都為0，但由于Q值仍為1，所以或非門(mén)N1的輸出端C4值保持為0；由于C2值仍為1，所以或非門(mén)N5的輸出端C6值保持為0；由于C6、C4和D2值都為0，所以或非門(mén)N2的輸出端Q值為1，這進(jìn)一步加強(qiáng)Q以前的數(shù)值1，從而使得存儲(chǔ)節(jié)點(diǎn)C4和輸出端Q分別穩(wěn)定的存儲(chǔ)數(shù)值0和1；同理，存儲(chǔ)節(jié)點(diǎn)C5、C6、C7都穩(wěn)定存儲(chǔ)數(shù)值0，而C1、C2、C3值都穩(wěn)定存儲(chǔ)數(shù)值1；再例如，當(dāng)D值為 0，CLK值為1時(shí)，反相器V1輸出端Db值為1，與門(mén)A1輸出端D1值為0，與門(mén)A2輸出端D2值為1，與門(mén)A8輸出端D8值為1；由于D2值為1，所以或非門(mén)N2的輸出端Q值為0，又由于D8值為1，所以或非門(mén)N8的輸出端C3值為0；由于C3、Q和D1值都為0，所以或非門(mén)N1的輸出端C4值為1；同理，C1、C2值都為0而C5、C6、C7值都為1；當(dāng)時(shí)鐘輸入端CLK值為0時(shí)，與門(mén)A1和A2的輸出端D1和D2值都為0，但由于C4值仍為1，所以或非門(mén)N2的輸出端Q值保持為0；由于C7值仍為1，所以或非門(mén)N8的輸出端C3值保持為0；由于C3、Q和D1值都為0，所以或非門(mén)N1的輸出端C4值為1，這進(jìn)一步加強(qiáng)C4以前的數(shù)值1，從而使得存儲(chǔ)節(jié)點(diǎn)C4和輸出端Q分別穩(wěn)定的存儲(chǔ)數(shù)值1和0；同理，存儲(chǔ)節(jié)點(diǎn)C5、C6、C7都穩(wěn)定存儲(chǔ)數(shù)值1，而C1、C2、C3值都穩(wěn)定存儲(chǔ)數(shù)值0；如果存儲(chǔ)節(jié)點(diǎn)C1-C7和數(shù)據(jù)輸出端Q中任何一個(gè)節(jié)點(diǎn)值因輻射發(fā)生暫時(shí)變化，相互絞合連接的其它節(jié)點(diǎn)會(huì)通過(guò)或非門(mén)抑制這種變化；例如，當(dāng)數(shù)據(jù)輸入端D值為1，則在時(shí)鐘輸入端CLK值為0時(shí)，存儲(chǔ)節(jié)點(diǎn)C1、C2、C3和數(shù)據(jù)輸出端Q存儲(chǔ)數(shù)值1，存儲(chǔ)節(jié)點(diǎn)C4、C5、C6、C7存儲(chǔ)數(shù)值0；假設(shè)存儲(chǔ)節(jié)點(diǎn)C5因輻射暫時(shí)從0變成1，則或非門(mén)N4輸出端C1值從1變成0，或非門(mén)N8輸出端C3值從1變成0，但Q值仍為1，所以或非門(mén)N3輸出端C5值待輻射效應(yīng)消失后恢復(fù)為0，此時(shí)C7、D4、D8值仍為0，所以C1值和C3值也恢復(fù)為1；假設(shè)數(shù)據(jù)輸出端Q值因輻射從1暫時(shí)變?yōu)?，但由于C3值和C1值保持為1，或非門(mén)N1輸出端C4值和或非門(mén)N3輸出端C5值都保持為0，C6值和D2值也保持為0；待輻射效應(yīng)消失后，保持為0的C4、C6和D2值使或非門(mén)N2輸出端Q值恢復(fù)為1；再例如，當(dāng)數(shù)據(jù)輸入端D值為0，則在時(shí)鐘輸入端CLK值為0時(shí)，存儲(chǔ)節(jié)點(diǎn)C1、C2、C3和數(shù)據(jù)輸出端Q存儲(chǔ)數(shù)值0，存儲(chǔ)節(jié)點(diǎn)C4、C5、C6、C7存儲(chǔ)數(shù)值1；假設(shè)存儲(chǔ)節(jié)點(diǎn)C5因輻射暫時(shí)從1變成0，但C7值仍為1，所以或非門(mén)N4輸出端C1值和或非門(mén)N8輸出端C3值保持為0，D3值和Q值也保持為0，待輻射效應(yīng)消失后，保持為0的C1、D3和Q值使或非門(mén)N3輸出端C5值恢復(fù)為1；假設(shè)數(shù)據(jù)輸出端Q值因輻射從0暫時(shí)變?yōu)?，則或非門(mén)N1輸出端C4值從1變成0，或非門(mén)N3輸出端C5值從1變成0，但C7值和C6值仍為1，所以或非門(mén)N4輸出端C1值保持為0，或非門(mén)N2輸出端Q值待輻射效應(yīng)消失后恢復(fù)為0，此時(shí)C3、D1和D3值仍為0，所以C4值和C5值也恢復(fù)為1；步驟2：對(duì)圖1中鎖存器的時(shí)鐘輸入端CLK進(jìn)行操作，使數(shù)據(jù)能寫(xiě)入該鎖存器，并使該鎖存器具有抗輻射特性；圖1中鎖存器有兩種模式：寫(xiě)入數(shù)據(jù)、穩(wěn)定存儲(chǔ)數(shù)據(jù)；鎖存器如果在寫(xiě)入數(shù)據(jù)模式下，時(shí)鐘輸入端CLK值設(shè)置為1，數(shù)據(jù)輸入端D的值和Db的值(Db值為D的相反值)寫(xiě)入鎖存器，數(shù)據(jù)輸出端Q的值為輸入端D的值；鎖存器如果在穩(wěn)定存儲(chǔ)數(shù)據(jù)模式下，時(shí)鐘輸入端CLK值設(shè)置為0，寫(xiě)入鎖存器的D和Db值存入鎖存器的存儲(chǔ)節(jié)點(diǎn)C1-C7和輸出端Q；存儲(chǔ)節(jié)點(diǎn)C1、C2、C3和數(shù)據(jù)輸出端Q存儲(chǔ)D的值，存儲(chǔ)節(jié)點(diǎn)C4、C5、C6、C7存儲(chǔ)Db的值；如果存儲(chǔ)節(jié)點(diǎn)C1-C7和數(shù)據(jù)輸出端Q中任何一個(gè)節(jié)點(diǎn)值因輻射發(fā)生暫時(shí)變化，相互絞合連接的其它節(jié)點(diǎn)會(huì)通過(guò)或非門(mén)抑制這種變化，待輻射效應(yīng)消失后使發(fā)生錯(cuò)誤變化的節(jié)點(diǎn)恢復(fù)以前的正確值。本發(fā)明具有以下優(yōu)點(diǎn)：本發(fā)明提出了一種基于或非門(mén)和與門(mén)的抗輻射鎖存器電路，該鎖存器使八個(gè)由或非門(mén)和與門(mén)構(gòu)成的基本單元相互絞合連接，當(dāng)一個(gè)存儲(chǔ)節(jié)點(diǎn)值因輻射發(fā)生變化時(shí)，相互絞合連接的其它節(jié)點(diǎn)通過(guò)或非門(mén)抑制這種變化，從而使該鎖存器具有抗輻射容錯(cuò)特性。附圖說(shuō)明：圖1為本發(fā)明的抗輻射鎖存器的電路結(jié)構(gòu)示意圖。實(shí)施例1測(cè)試實(shí)驗(yàn)，實(shí)驗(yàn)中，首先采用傳統(tǒng)標(biāo)準(zhǔn)電路設(shè)計(jì)方法實(shí)現(xiàn)6個(gè)無(wú)抗輻射能力的基準(zhǔn)測(cè)試電路bigkey,dsip,S38417,S13207.1,S15850.1,S38584.1，然后再用三模冗余方案和本發(fā)明分別實(shí)現(xiàn)這些基準(zhǔn)測(cè)試電路，使之具有抗輻射能力；分別對(duì)這些采用不同方案實(shí)現(xiàn)的基準(zhǔn)測(cè)試電路隨機(jī)輻射1000次，測(cè)試所得的錯(cuò)誤發(fā)生次數(shù)、面積和功耗平均值如表2所示；表2中的面積和功耗經(jīng)過(guò)了歸一化處理，其數(shù)值是相對(duì)于本發(fā)明方案所實(shí)現(xiàn)電路的面積和功耗的倍數(shù)。從表2所示結(jié)果顯示，采用本發(fā)明的方法中錯(cuò)誤發(fā)生次數(shù)最少 (錯(cuò)誤發(fā)生次數(shù)為0)，所以抗輻射能力最強(qiáng)，而本發(fā)明的面積和功耗與傳統(tǒng)的三模冗余抗輻射方案的面積和功耗接近。表2面積、功耗和抗輻射能力比較方案錯(cuò)誤發(fā)生次數(shù)面積功耗無(wú)抗輻射能力的傳統(tǒng)標(biāo)準(zhǔn)設(shè)計(jì)方法2530.420.37本發(fā)明的抗輻射設(shè)計(jì)方法011三模冗余的抗輻射設(shè)計(jì)方法40.950.91。當(dāng)前第1頁(yè)1 2 3