本發(fā)明涉及模數(shù)轉(zhuǎn)換器設計領(lǐng)域，尤其涉及額外環(huán)路延遲(excess loop delay，ELD)補償電路、方法和連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器。

背景技術(shù)：

在無線通信領(lǐng)域，連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器越來越受到人們的關(guān)注。與離散時間Δ-Σ模數(shù)轉(zhuǎn)換器相比，連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器降低了對運算放大器的帶寬需求，進而可以降低電路的功耗。另外，由于連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器固有的抗混疊特性和對于工藝偏差的不敏感，非常有利于應用在射頻(Radio Frequency，RF)接收機中。

圖1為現(xiàn)有技術(shù)中連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的組成結(jié)構(gòu)示意圖，如圖1所示，該連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器包括：量化器100、第1級數(shù)模轉(zhuǎn)換器DAC1至第n級數(shù)模轉(zhuǎn)換器DACn、第1級加法器Σ1至第n級加法器Σn、以及依次串聯(lián)相接的第1級積分器S1至第n級積分器Sn，n為自然數(shù)；其中，第1級積分器S1的輸入端用于接收需要進行模數(shù)轉(zhuǎn)換的模擬信號，量化器100的輸入端連接第n級積分器Sn的輸出端，第i級數(shù)模轉(zhuǎn)換器DACi接在量化器100輸出端和第i級積分器Si輸入端之間，i取1至n；第i級數(shù)模轉(zhuǎn)換器DACi用于接收量化器輸出信號，對量化器輸出信號進行數(shù)模轉(zhuǎn)換，將數(shù)模轉(zhuǎn)換后生成的數(shù)字信號反饋至第i級積分器Si的輸入端；第i級加法器Σi用于對第i級數(shù)模轉(zhuǎn)換器DACi的輸出信號和第i級積分器輸入信號的求和操作，求和后的信號輸入至第i級積分器。這里，經(jīng)量化器100量化處理后的數(shù)字信號為連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器最終輸出的數(shù)字信號。

在實際的連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器中，由于MOS器件有限的開關(guān)速度， 導致從量化器100的采樣時刻開始到每個數(shù)模轉(zhuǎn)換器的產(chǎn)生相應的輸出為止，存在一段延遲時間。此段延遲時間被稱之為ELD時間，這里，ELD時間表示為τ_eld。ELD時間可能造成連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的動態(tài)范圍的損失，甚至影響到連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器中環(huán)路的穩(wěn)定性。

在現(xiàn)有技術(shù)中，可以針對ELD時間進行ELD補償。如圖1所示，現(xiàn)有技術(shù)中進行ELD補償?shù)姆桨笧椋涸黾右粋€后級加法器Σ和一個用于補償ELD時間的補償電路101，補償電路101的輸入端連接量化器100的輸出端，補償電路101的輸出信號與第n級積分器的輸出信號進行求和后被發(fā)送至量化器100的輸入端。

但是，上述這種ELD補償方案存在如下問題：ELD時間τ_eld在實際電路中會受到多種因素的影響，難以準確量化，進而對ELD補償?shù)男Ч斐捎绊憽?/p>

技術(shù)實現(xiàn)要素：

為解決上述技術(shù)問題，本發(fā)明實施例期望提供一種ELD補償電路、方法和連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器，能夠靈活地對連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器進行ELD補償，滿足多種應用場景的需求。

本發(fā)明的技術(shù)方案是這樣實現(xiàn)的：

本發(fā)明實施例提供了一種ELD補償電路，所述電路用于對連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時間進行ELD補償，所述電路包括：延時模塊和補償模塊；其中，

所述延時模塊，用于在預設的多個延時時間中選擇一個延時時間，基于所選擇的延時時間將自身接收的信號延時輸出；

所述補償模塊，用于根據(jù)所述延時模塊延時輸出的信號進行ELD補償。

上述方案中，所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器包括量化器、第1級數(shù)模轉(zhuǎn)換器DAC至第n級DAC、以及依次串聯(lián)相接的第1級積分器至第n級積分器，n為自然數(shù)；其中，第i級DAC接在量化器輸出端和第i級積分器輸入端之間，i取1至n；

所述補償模塊，用于對延時模塊延時輸出的信號進行數(shù)模轉(zhuǎn)換，并將數(shù)模轉(zhuǎn)換結(jié)果以差分形式反饋到第n級積分器的輸入端進行求和操作。

上述方案中，所述補償模塊，用于通過復用所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級數(shù)模轉(zhuǎn)換器，對所述延時模塊延時輸出的信號進行數(shù)模轉(zhuǎn)換。

上述方案中，所述補償模塊，用于根據(jù)設置的ELD補償系數(shù)，對延時模塊延時輸出的信號進行數(shù)模轉(zhuǎn)換，將數(shù)模轉(zhuǎn)換后的模擬信號以差分形式發(fā)送至所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級積分器的虛地點。

上述方案中，所述電路還包括延遲鎖相環(huán)DLL，所述DLL用于使所述延時模塊所選擇的延時時間保持不變。

上述方案中，所述延時模塊，用于接收所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的量化器的輸出信號，對所接收到的信號進行延時處理，將延時處理后的信號發(fā)送至補償模塊；或者，

所述延時模塊，用于接收所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的輸入時鐘信號，對所接收到的時鐘信號進行延時處理，將延時處理后的時鐘信號發(fā)送至所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的量化器的時鐘信號輸入端。

本發(fā)明實施例還提供了一種連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器，包括上述任意一種ELD補償電路。

本發(fā)明實施例還提供了一種額外環(huán)路延遲ELD補償方法，包括：

針對連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器設置延時模塊，延時模塊在預設的多個延時時間中選擇一個延時時間，基于所選擇的延時時間將自身接收的信號延時輸出；

根據(jù)所述延時模塊延時輸出的信號，對所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時間進行ELD補償。

上述方案中，所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器包括量化器、第1級數(shù)模轉(zhuǎn)換器至第n級數(shù)模轉(zhuǎn)換器、以及依次串聯(lián)相接的第1級積分器至第n級積分器，n為自然數(shù)；其中，第i級數(shù)模轉(zhuǎn)換器，用于接收量化器輸出信號，對量化器輸出信號進行數(shù)模轉(zhuǎn)換，將數(shù)模轉(zhuǎn)換后生成的數(shù)字信號反饋至第i級積分器的輸入端，i取1至n；

所述根據(jù)所述延時模塊延時輸出的信號，對所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時間進行ELD補償，包括：對延時模塊延時輸出的信號進行數(shù)模轉(zhuǎn)換，并將數(shù)模轉(zhuǎn)換結(jié)果以差分形式反饋到第n級積分器的輸入端進行求和操作。

上述方案中，所述對延時模塊延時輸出的信號進行數(shù)模轉(zhuǎn)換，包括：通過復用所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級數(shù)模轉(zhuǎn)換器，對所述延時模塊延時輸出的信號進行數(shù)模轉(zhuǎn)換。

本發(fā)明實施例提供的ELD補償電路、方法和連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器，在預設的多個延時時間中選擇一個延時時間，基于該延時時間進行連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD補償，如此，能夠靈活地對連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器進行ELD補償，滿足多種應用場景的需求。

附圖說明

圖1為現(xiàn)有技術(shù)中連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的組成結(jié)構(gòu)示意圖；

圖2為本發(fā)明ELD補償電路的第一實施例的結(jié)構(gòu)示意圖；

圖3為本發(fā)明ELD補償電路的第一實施例的第一具體組成結(jié)構(gòu)示意圖；

圖4為本發(fā)明ELD補償電路的第一實施例中延時模塊的第一組成結(jié)構(gòu)示意圖；

圖5為本發(fā)明ELD補償電路的第一實施例中延時模塊的第二組成結(jié)構(gòu)示意圖；

圖6為本發(fā)明ELD補償電路的第一實施例中延遲鎖相環(huán)的組成結(jié)構(gòu)示意圖；

圖7為本發(fā)明ELD補償電路的第一實施例的信號處理框圖；

圖8為本發(fā)明ELD補償電路的第一實施例的第二具體組成結(jié)構(gòu)示意圖；

圖9為本發(fā)明各種實施例的效果示意圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清 楚、完整地描述。

第一實施例

本發(fā)明實施例提出了一種ELD補償電路，該補償電路用于對連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時間進行ELD補償。如圖1所示，連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器包括量化器100、第1級數(shù)模轉(zhuǎn)換器DAC1至第n級數(shù)模轉(zhuǎn)換器DACn、第1級加法器Σ1至第n級加法器Σn、以及依次串聯(lián)相接的第1級積分器S1至第n級積分器Sn，n為自然數(shù)。

圖2為本發(fā)明ELD補償電路的第一實施例的結(jié)構(gòu)示意圖，如圖2所示，該電路包括：延時模塊200和補償模塊201。

下面分兩種情況對本發(fā)明ELD補償電路的第一實施例進行說明。

第一種情況：延時模塊200設置于量化器100和補償模塊201之間。

圖3為本發(fā)明ELD補償電路的第一實施例的第一具體組成結(jié)構(gòu)示意圖，如圖3所示，ELD補償電路用于對連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時間進行ELD補償；連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器包括第1級數(shù)模轉(zhuǎn)換器DAC1至第n級數(shù)模轉(zhuǎn)換器DACn，這里，每級數(shù)模轉(zhuǎn)換器具有差分輸出功能，也就是說，每級數(shù)模轉(zhuǎn)換器均具有Vout+端和Vout-端，其中，每級數(shù)模轉(zhuǎn)換器的Vout+端用于輸出第一差分輸出信號，每級數(shù)模轉(zhuǎn)換器的Vout-端用于輸出第二差分輸出信號。

這里，連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器還包括第1級積分器S1至第n級積分器Sn，其中，第i級積分器Si包括第i級全差分放大器OPi、兩個第i電容Ci、以及兩個第i電阻Ri，i取1至n；第i級全差分放大器OPi的正輸入端和負輸出端之間串接有一個第i電容Ci，第i級全差分放大器OPi的負輸入端和正輸出端之間串接有另一個第i電容Ci，第i級全差分放大器OPi的正輸入端接有一個第i電阻Ri，第i級全差分放大器OPi的負輸入端接有另一個第i電阻Ri；全差分放大器有多種具體實現(xiàn)方式，但不屬于本發(fā)明內(nèi)容，這里不再詳述。

這里，連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器用于接收差分形式的模擬信號，該差分形式的模擬信號被輸入至第1級積分器的第1電阻R1。

這里，連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器包括量化器100，量化器100用于接收第n 級積分器的差分輸出信號，經(jīng)量化器量化處理后的數(shù)字信號被發(fā)送至延時模塊，經(jīng)量化器量化處理后的數(shù)字信號為連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器最終輸出的數(shù)字信號。

延時模塊200，設置于量化器100和補償模塊201之間，用于在預設的多個延時時間中選擇一個延時時間，基于所選擇的延時時間將自身接收的信號延時輸出。

具體地，所述延時模塊200用于接收所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的量化器的輸出信號，對所接收到的信號進行延時處理，將延時處理后的信號分別發(fā)送至補償模塊、以及第1級數(shù)模轉(zhuǎn)換器DAC1至第n級數(shù)模轉(zhuǎn)換器DACn的輸入端。顯然，與未設置延時模塊的情況相比，延時模塊可以將經(jīng)量化處理后的信號延時輸出。

這里，可以根據(jù)應用場景，在預設的多個延時時間中選擇一個延時時間；進一步地，延時模塊可以在外部控制信號的控制下進行延時時間的調(diào)整，從而靈活地選擇延時時間。

下面說明延時模塊的兩種實現(xiàn)方式。

圖4為本發(fā)明ELD補償電路的第一實施例中延時模塊的第一種實現(xiàn)方式的組成結(jié)構(gòu)示意圖，如圖4所示，該延時模塊包括：譯碼器400、第1延時單元D1至第N延時單元DN，N為大于1的自然數(shù)，每個延時單元用于對輸入信號進行延時輸出，各個延時單元的延時值互不相同。IN為延時模塊的輸入信號，OUT表示延時模塊的輸出信號；所述延時模塊的輸入信號分別被發(fā)送至第1延時單元D1至第N延時單元DN；ctrl<M:1>為譯碼器的輸入信號，用于控制譯碼器的輸出值；譯碼器400的輸出端分別連接第1延時單元D1至第N延時單元DN的輸入端。

這里，譯碼器可以通過自身的輸出值在N個延時單元中選出一個延時單元，延時模塊的輸入信號通過被選出的延時單元輸出至下一級電路，例如，被選出的延時單元為第k延時單元，1≤k≤N；則意味著延時模塊的輸入信號IN僅通過第k延時單元進行延時處理。

圖5為本發(fā)明ELD補償電路的第一實施例中延時模塊的第二種實現(xiàn)方式的組成結(jié)構(gòu)示意圖，如圖5所示，該延時模塊包括：譯碼器500、第1延時單元D1至第N延時單元DN、以及第1開關(guān)S1至第N開關(guān)SN，N為大于1的自然數(shù)；其中，第j開關(guān)與第j延時單元Dj并聯(lián)，j取1至N。每個延時單元用于對輸入信號進行延時輸出，各個延時單元的延時值互不相同。IN為延時模塊的輸入信號，OUT表示延時模塊的輸出信號；ctrl<M:1>為譯碼器的輸入信號，用于控制譯碼器的輸出值；譯碼器500用于分別控制每個開關(guān)的通斷狀態(tài)。

這里，譯碼器可以根據(jù)自身的輸出值控制一個開關(guān)處于斷開狀態(tài)，并控制其他開關(guān)處于導通狀態(tài)；這樣，與處于斷開狀態(tài)的開關(guān)的延時單元被接入電路中，延時模塊的輸入信號通過被選出的延時單元輸出至下一級電路，例如，處于斷開狀態(tài)的開關(guān)為第k開關(guān)，1≤k≤N；則意味著延時模塊的輸入信號IN僅通過第k延時單元進行延時處理。

由于延時模塊會受到工藝偏差、溫度、電壓等外界因素的影響，延時模塊選擇的延時時間可能會發(fā)生變化，也就是說，與理想情況下選擇的延時時間不同。為了解決該問題，可以在本發(fā)明實施例的ELD補償電路中設置延遲鎖相環(huán)(Delay-Locked Loop，DLL)301，如圖3所示，延遲鎖相環(huán)301連接延時模塊200，用于使延時模塊所選擇的延時時間保持不變，實現(xiàn)對所選擇的延時時間的精確控制。

圖6為本發(fā)明ELD補償電路的第一實施例中延遲鎖相環(huán)的組成結(jié)構(gòu)示意圖，如圖6所示，延遲鎖相環(huán)包括鑒頻鑒相器(Phase Frequency Detector，PFD)600、電荷泵(Charge Pump)601、環(huán)路濾波器(Loop Filter，LPF)602和第N+1延時單元603，其中，鑒頻鑒相器600、電荷泵601和環(huán)路濾波器602依次連接，環(huán)路濾波器602的輸出端Vctrl分別連接第N+1延時單元603的電源、以及所述延時模塊中N個延時單元的電源，這里，第N+1延時單元603與延時模塊中任意一個延時單元具有完全相同的電路結(jié)構(gòu)和實現(xiàn)方式。鑒頻鑒相器600用于接收基準時鐘以及來自環(huán)路濾波器的反饋時鐘，通過比較基準時鐘與反饋時鐘，向電荷泵發(fā)送對應的信號；這里，鑒頻鑒相器600、電荷泵601和 環(huán)路濾波器602具有多種現(xiàn)有的實現(xiàn)方式，這里不再詳述。

需要說明的是，圖6只示例性地說明了一種延遲鎖相環(huán)的實現(xiàn)方式，本發(fā)明實施例可以根據(jù)實際情況采用延遲鎖相環(huán)的其他實現(xiàn)方式，這里不再說明。

這里，對于延時模塊，可以根據(jù)應用場景及第n級積分器的性能指標，來選擇不同的延時時間。

補償模塊201，用于根據(jù)延時模塊延時輸出的信號進行ELD補償。

具體地，所述補償模塊201，用于對延時模塊延時輸出的信號進行數(shù)模轉(zhuǎn)換，并將數(shù)模轉(zhuǎn)換結(jié)果以差分形式反饋到第n級積分器，將差分形式的數(shù)模轉(zhuǎn)換結(jié)果與第n級積分器的輸入端進行求和操作，這里，求和操作可以利用加法器實現(xiàn)。

圖7為本發(fā)明ELD補償電路的第一實施例的信號處理框圖，如圖7所示，x(t)表示連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器接收的模擬信號，k_is^-1表示連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的第i級積分器的傳遞函數(shù)，第n級積分器的輸出信號經(jīng)量化器量化處理后變?yōu)樾盘杫[n]，表示連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時間。

這里，ELD補償系數(shù)為k，補償模塊可以基于設置的ELD補償系數(shù)對延時模塊延時輸出的信號進行數(shù)模轉(zhuǎn)換。在對延時模塊延時輸出的信號進行數(shù)模轉(zhuǎn)換后，將數(shù)模轉(zhuǎn)換后的模擬信號與連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級數(shù)模轉(zhuǎn)換器輸出的信號進行求和，生成反饋信號，反饋信號被輸入至第n級積分器的輸入端再次進行求和操作。

這里，經(jīng)延時模塊處理后的信號還被分別發(fā)送到第1級數(shù)模轉(zhuǎn)換器至第n級數(shù)模轉(zhuǎn)換器的輸入端；每級數(shù)模轉(zhuǎn)換器對輸入的經(jīng)延時模塊處理后的信號進行數(shù)模轉(zhuǎn)換，每級數(shù)模轉(zhuǎn)換器輸出的模擬信號被發(fā)送至本級積分器的輸入端。

補償模塊用于根據(jù)經(jīng)延時模塊處理后的信號進行ELD補償，這里，補償模塊輸出的模擬信號可以是差分形式的模擬信號。具體地說，補償模塊中有兩路差分數(shù)模轉(zhuǎn)換器，在補償模塊中，一路信號直接進行數(shù)模轉(zhuǎn)換，另一路信號先經(jīng)圖7中所示的延時單元，在進行數(shù)模轉(zhuǎn)換；補償模塊中兩次數(shù)模轉(zhuǎn)換后 生成的模擬信號作差，生成差分形式的模擬信號。這里，補償模塊中的數(shù)模轉(zhuǎn)換過程可通過兩個數(shù)模轉(zhuǎn)換器實現(xiàn)。

這里，ELD補償?shù)膫鬟f函數(shù)可表示為TF(z)，TF(z)＝1-z^-τ/Ts(τ≤Ts-τ_eld)，其中，z表示自變量，Ts表示連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的采樣周期，需要說明的是，如果τ≤Ts-τ_eld，則不能用圖7所示的單一比例系數(shù)k的方式實現(xiàn)ELD補償。

進一步地，所述補償模塊201，用于通過復用所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級數(shù)模轉(zhuǎn)換器，對所述延時模塊延時輸出的信號進行數(shù)模轉(zhuǎn)換。也就是說，經(jīng)延時模塊處理后的信號分別被發(fā)送到第1級數(shù)模轉(zhuǎn)換器至第n-1級數(shù)模轉(zhuǎn)換器、以及補償模塊；也就是說，補償模塊中的兩個數(shù)模轉(zhuǎn)換器與第n級數(shù)模轉(zhuǎn)換器復用，這時，第n級數(shù)模轉(zhuǎn)換器可省略。

下面結(jié)合圖3說明補償模塊內(nèi)部的結(jié)構(gòu)進行進一步說明。

如圖3所示，補償模塊201包括D觸發(fā)器(觸發(fā)器DEF)302、第n數(shù)模轉(zhuǎn)換器DACn和第n+1數(shù)模轉(zhuǎn)換器303，其中，第n數(shù)模轉(zhuǎn)換器DACn和第n+1數(shù)模轉(zhuǎn)換器303分別用于實現(xiàn)補償模塊中的兩次數(shù)模轉(zhuǎn)換過程；D觸發(fā)器302用于實現(xiàn)補償模塊中的延時處理過程。

需要說明的是，第n+1級數(shù)模轉(zhuǎn)換器303與第n級數(shù)模轉(zhuǎn)換器DACn具有相同的內(nèi)部結(jié)構(gòu)，第n+1級數(shù)模轉(zhuǎn)換器303的Vout+端和第n級數(shù)模轉(zhuǎn)換器DACn的Vout-端的公共節(jié)點連接第n級全差分放大器OPn的正輸入端，第n+1級數(shù)模轉(zhuǎn)換器303的Vout-端和第n級數(shù)模轉(zhuǎn)換器DACn的Vout+端的公共節(jié)點連接第n級全差分放大器OPn的負輸入端。

這里，圖3中的補償模塊201可以實現(xiàn)差分器形式的ELD反饋路徑。第n數(shù)模轉(zhuǎn)換器DACn和第n+1數(shù)模轉(zhuǎn)換器303的控制時鐘的相位相差180度，D觸發(fā)器302的控制時鐘與第n數(shù)模轉(zhuǎn)換器DACn的控制時鐘相同。如果k表示ELD補償電路接在量化器輸入端和輸出端之間時的ELD補償系數(shù)，則本發(fā)明實施例的補償模塊接入最后一級積分器的輸入端之前時的ELD補償系數(shù)k'為： k'＝(k/c)×(1-τ_eld/Ts)^-1，其中，c表示已知的常數(shù)，是與最后一級積分器的輸出擺幅有關(guān)的常數(shù)，可以根據(jù)具體情況進行設置；ELD補償系數(shù)k'通過第n數(shù)模轉(zhuǎn)換器DACn和第n+1數(shù)模轉(zhuǎn)換器303輸出的電流信號來實現(xiàn)，這是由于第n數(shù)模轉(zhuǎn)換器DACn和第n+1數(shù)模轉(zhuǎn)換器303均可以用于輸出多種不同大小的電流信號。

可以看出，當補償模塊復用所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級數(shù)模轉(zhuǎn)換器時，連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級積分器被包含在ELD補償回路中，由于連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級積分器帶寬有限造成的額外延遲時間將被計入ELD時間中，如此，在延時模塊選擇延時時間時，需要將第n級積分器有限帶寬造成的額外延遲時間計算在內(nèi)，這樣，可以降低連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器對第n級積分器的性能需求，保持連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的穩(wěn)定性，并降低ELD補償電路的設計難度和功耗。

進一步地，可以將補償模塊輸出端連接第n級積分器的虛地點(V_p，V_n)，這樣，補償模塊輸出的模擬信號在第n級積分器的輸入端的求和過程可以在第n級積分器的虛地點完成，顯然，無需設置額外的加法器電路，進而減少了ELD補償電路的面積和功耗。

第二種情況：延時模塊200設置于量化器100的時鐘信號輸入端。

圖8為本發(fā)明ELD補償電路的第一實施例的第二具體組成結(jié)構(gòu)示意圖，如圖8所示，本發(fā)明ELD補償電路的第一實施例的第二種情況與第一種情況基本相同，其區(qū)別點在于，延時模塊200設置于量化器100的時鐘信號輸入端。

這里，延時模塊200，用于接收所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的輸入時鐘信號，對所接收到的時鐘信號進行延時處理，將延時處理后的時鐘信號發(fā)送至所述量化器的時鐘信號輸入端。如此，量化器基于經(jīng)延時處理后的時鐘信號對輸入的信號進行量化處理，與未設置延時模塊的情況相比，進而可以將經(jīng)量化處理后的信號延時輸出。

第二實施例

本發(fā)明實施例還提出了一種連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器，該連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器包括本發(fā)明第一實施例中任意一種ELD補償電路。

第三實施例

基于本發(fā)明實施例的ELD補償電路，本發(fā)明實施例還提出一種ELD補償方法，該方法包括：

針對連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器設置延時模塊，延時模塊在預設的多個延時時間中選擇一個延時時間，基于所選擇的延時時間將自身接收的信號延時輸出。

根據(jù)所述延時模塊延時輸出的信號，對所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時間進行ELD補償。

這里，所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器包括量化器、第1級數(shù)模轉(zhuǎn)換器至第n級數(shù)模轉(zhuǎn)換器、以及依次串聯(lián)相接的第1級積分器至第n級積分器，n為自然數(shù)；其中，第i級數(shù)模轉(zhuǎn)換器，用于接收量化器輸出信號，對量化器輸出信號進行數(shù)模轉(zhuǎn)換，將數(shù)模轉(zhuǎn)換后生成的數(shù)字信號反饋至第i級積分器的輸入端，i取1至n。

具體地，所述根據(jù)所述延時模塊延時輸出的信號，對所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的ELD時間進行ELD補償，包括：對延時模塊延時輸出的信號進行數(shù)模轉(zhuǎn)換，并將數(shù)模轉(zhuǎn)換結(jié)果以差分形式反饋到第n級積分器，將差分形式的數(shù)模轉(zhuǎn)換結(jié)果與第n級積分器的輸入端進行求和操作。

進一步地，所述對延時模塊延時輸出的信號進行數(shù)模轉(zhuǎn)換，包括：通過復用所述連續(xù)時間Δ-Σ模數(shù)轉(zhuǎn)換器的第n級數(shù)模轉(zhuǎn)換器，對所述延時模塊延時輸出的信號進行數(shù)模轉(zhuǎn)換。

圖9為本發(fā)明各種實施例的效果示意圖，如圖9所示，分三個方面說明本發(fā)明各種實施例的有益效果。第一，相對于圖1所示的現(xiàn)有的ELD補償方式，本發(fā)明將ELD補償路徑前移至最后一級積分器的輸入端，將補償模塊中的數(shù)模轉(zhuǎn)換器設置為差分器形式；第二，根據(jù)具體的應用需求，通過延時模塊靈活選擇延時值，使ELD補償具有靈活性，減輕ELD補償電路對最后一級積分器的性能需求，進而降低ELD補償電路的設計難度和功耗；第三，通過DLL控制 延時模塊的延時值，進而實現(xiàn)精確的ELD補償。

本領(lǐng)域內(nèi)的技術(shù)人員應明白，本發(fā)明的實施例可提供為方法、系統(tǒng)、或計算機程序產(chǎn)品。因此，本發(fā)明可采用硬件實施例、軟件實施例、或結(jié)合軟件和硬件方面的實施例的形式。而且，本發(fā)明可采用在一個或多個其中包含有計算機可用程序代碼的計算機可用存儲介質(zhì)(包括但不限于磁盤存儲器和光學存儲器等)上實施的計算機程序產(chǎn)品的形式。

本發(fā)明是參照根據(jù)本發(fā)明實施例的方法、設備(系統(tǒng))、和計算機程序產(chǎn)品的流程圖和/或方框圖來描述的。應理解可由計算機程序指令實現(xiàn)流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結(jié)合?？商峁┻@些計算機程序指令到通用計算機、專用計算機、嵌入式處理機或其他可編程數(shù)據(jù)處理設備的處理器以產(chǎn)生一個機器，使得通過計算機或其他可編程數(shù)據(jù)處理設備的處理器執(zhí)行的指令產(chǎn)生用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的裝置。

這些計算機程序指令也可存儲在能引導計算機或其他可編程數(shù)據(jù)處理設備以特定方式工作的計算機可讀存儲器中，使得存儲在該計算機可讀存儲器中的指令產(chǎn)生包括指令裝置的制造品，該指令裝置實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能。

這些計算機程序指令也可裝載到計算機或其他可編程數(shù)據(jù)處理設備上，使得在計算機或其他可編程設備上執(zhí)行一系列操作步驟以產(chǎn)生計算機實現(xiàn)的處理，從而在計算機或其他可編程設備上執(zhí)行的指令提供用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的步驟。

以上所述，僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。