本發(fā)明涉及電路控制領域，特別是涉及開關控制電路。

背景技術：

在一些高速高精度的信號處理以及轉換電路里面，模擬信號在被采集和傳輸的過程中需要通過一些開關來實現。開關控制電路用來控制這些開關的通斷。在構成開關的晶體管本身的特性不變的前提下，驅動開關的電壓越高開關的導通電阻就越小，導通電阻減小可以使得模擬信號通過開關時的速度加快且模擬信號的失真減小。傳統(tǒng)的開關控制電路能夠提升驅動電壓，但是系統(tǒng)供電電壓過高或者采樣的模擬信號的電壓范圍較大時，容易導致采樣開關上的驅動電壓過高進而導致采樣開關存在被擊穿的危險，電路可靠性較低。

技術實現要素：

基于此，有必要提供一種具有高可靠性的開關控制電路。

一種開關控制電路，用于對開關電路的通斷進行控制；包括：時鐘電路，用于生成第一時鐘控制信號和第二時鐘控制信號；電壓提升電路，分別與所述時鐘電路、所述開關控制電路的供電電源連接，用于接收所述第二時鐘控制信號以及所述供電電源輸出的工作電壓，并在所述第二時鐘控制信號的控制下將所述工作電壓提升預設值后形成開關控制信號；以及反相電路，分別與所述時鐘電路、電壓提升電路連接，用于接收所述第一時鐘控制信號以及所述開關控制信號，并根據所述第一時鐘控制信號控制是否將所述開關控制信號輸出給所述開關電路。

在其中一個實施例中，所述第一時鐘控制信號和所述第二時鐘控制信號為互補的不交疊時鐘信號。

在其中一個實施例中，所述反相電路包括第一反相單元和第二反相單元；所述第一反相單元和所述第二反相單元均為CMOS反相器；所述第一反相單元 包括第一MOS管和第二MOS管；所述第二反相單元包括第三MOS管和第四MOS管；所述第一MOS管和所述第三MOS管為PMOS管，所述第二MOS管和所述第四MOS管為NMOS管；所述第一MOS管的柵極與所述第二MOS管的柵極連接后與所述時鐘電路連接，用于接收所述第一時鐘控制信號；所述第一MOS管的源極與所述供電電源連接；所述第一MOS管的漏極與所述第二MOS管的漏極連接后與所述第三MOS管的柵極連接；所述第三MOS管的柵極與所述第四MOS管的柵極連接；所述第三MOS管的源極與所述電壓提升電路連接；所述第三MOS管的漏極和所述第四MOS管的漏極連接后作為輸出端用于輸出所述開關控制信號；所述第二MOS管的源極和所述第四MOS管的源極連接后接地。

在其中一個實施例中，所述開關電路包括兩個開關管；所述開關控制信號為第一控制信號；所述反相電路還包括第三反相單元，與所述時鐘電路連接，用于接收所述第一時鐘控制信號并對所述第一時鐘控制信號進行反相形成第二控制信號后輸出給所述開關電路。

在其中一個實施例中，所述反相電路還包括延時電路，連接于所述第二MOS管的源極與地之間，用于延遲所述第一控制信號的輸出使得所述第一控制信號和所述第二控制信號同步輸出。

在其中一個實施例中，所述延時電路包括第三開關管；所述第三開關管的輸入端與所述第二MOS管的源極連接，所述第三開關管的輸出端接地；所述第三開關管的控制端與所述第三開關管的輸入端連接。

在其中一個實施例中，所述第三開關管為NPN型晶體管。

在其中一個實施例中，所述第三反相單元包括三個串聯的反相器。

在其中一個實施例中，所述電壓提升電路包括第四反相單元、第一開關管、第二開關管以及自舉電容；所述第四反相單元分別與所述供電電源、所述時鐘電路以及所述自舉電容的負極板連接；所述第一開關管的輸入端與所述供電電源連接，所述第一開關管的輸出端分別與所述自舉電容的正極板、所述反相電路連接；所述第二開關管的輸入端分別與所述自舉電容的正極板、所述反相電路連接；所述第二開關管的輸出端與所述供電電源連接；所述預設值為所述第 二開關管的正向導通電壓。

在其中一個實施例中，所述第四反相單元為CMOS反相器，包括第五MOS管和第六MOS管；所述第五MOS管為PMOS管，所述第六MOS管為NMOS管；所述第五MOS管的柵極與所述第六MOS管的柵極連接后與所述時鐘電路連接，用于接收所述第二時鐘控制信號；所述第五MOS管的源極與所述供電電源連接；所述第五MOS管的漏極與所述第六MOS管的漏極連接后與所述自舉電容的負極板連接；所述第六MOS管的源極接地；所述第一開關管和所述第二開關管均為NPN型三極管。

上述開關控制電路中電壓提升電路能夠將供電電源輸出的工作電壓提升預設值形成開關控制信號后輸出給反相電路。反相電路能夠根據第一時鐘控制信號控制是否輸出該開關控制信號給開關電路，從而實現對開關電路通斷的控制。由于開關控制信號的電壓提升值為預設值，電壓提升量可控，不會隨外界因素變化而變化，因此在降低開關電路內阻的同時不會造成開關電路中的開關管被擊穿的隱患，電路的可靠性較高。

附圖說明

圖1為一實施例中的開關控制電路的原理框圖；

圖2為一實施例中的開關控制電路的電路原理圖；

圖3為圖2所示實施例中的開關控制電路中產生的兩路時鐘控制信號的示意圖；

圖4為圖2所示實施例中的開關控制電路所控制的開關電路的電路原理圖；

圖5為另一實施例中的開關控制電路的電路原理圖；

圖6為圖5所示實施例中的開關控制電路所控制的開關電路的電路原理圖。

具體實施方式

為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

一種開關控制電路用于對開關電路的通斷進行控制。圖1為一實施例中的開關控制電路的原理框圖，該開關控制電路包括時鐘電路110、電壓提升電路120以及反相電路130。其中，時鐘電路110分別與電壓提升電路120、反相電路130連接，反相電路130與電壓提升電路120連接，且還用于與開關電路連接。

時鐘電路110用于生成兩路時鐘控制信號分別輸出給電壓提升電路120以及反相電路130。具體地，生成的兩路時鐘控制信號分別為第一時鐘控制信號CLK1和第二時鐘控制信號CLK2。在本實施例中，第一時鐘控制信號CLK1和第二時鐘控制信號CLK2的相位互補且互不交疊。

電壓提升電路120分別與時鐘電路110以及開關控制電路的供電電源VDD連接，用于接收時鐘電路110輸出的第二時鐘控制信號CLK2以及供電電源VDD輸出的工作電壓V_DD。電壓提升電路120在第二時鐘控制信號CLK2的控制下將工作電壓V_DD提升預設值后形成開關控制信號H1并輸出給反相電路130。

反相電路130用于接收時鐘電路110輸出的第一時鐘控制信號CLK1以及開關控制信號H1，并根據第一時鐘控制信號CLK1的電平高/低控制是否輸出開關控制信號H1輸出給開關電路。

上述開關控制電路中電壓提升電路120能夠將供電電源VDD輸出的工作電壓V_DD提升預設值形成開關控制信號H1后輸出給反相電路130。反相電路130能夠根據第一時鐘控制信號CLK1控制是否輸出該開關控制信號H1給開關電路，從而實現對開關電路通斷的控制。由于開關控制信號H1的電壓提升值為預設值，電壓提升量可控，不會隨外界因素變化而變化，因此在降低開關電路內阻的同時不會造成開關電路中的開關管被擊穿的隱患，電路的可靠性較高。

圖2為一實施例中的開關控制電路的電路原理圖(時鐘電路未示)，圖3為圖2所示實施例中的開關控制電路產生的兩路時鐘控制信號的示意圖；圖4則為圖2所示實施例中的開關控制電路所對應的開關電路的電路原理圖。下面結合圖2、圖3以及圖4對本實施例中的開關控制電路的電路結構及其工作過程做詳細說明。

時鐘電路產生的第一時鐘控制信號CLK1和第二時鐘控制信號CLK2的相位互補且互不交疊，如圖3所示。

反相電路包括第一反相單元和第二反相單元。在本實施例中，第一反相單元和第二反相單元均為CMOS反相器。具體地，第一反相單元包括第一MOS管M1和第二MOS管M2，第二反相單元則包括第三MOS管M3和第四MOS管M4。其中，第一MOS管M1和第三MOS管M3為PMOS管，第二MOS管M2和第四MOS管M4則為NMOS管。具體地，第一MOS管M1的柵極與第二MOS管M2的柵極連接并與時鐘電路中第一時鐘控制信號CLK1的輸出端連接，用于接收其輸出的第一時鐘控制信號CLK1。第一MOS管M1的源極與供電電源VDD連接，其漏極與第二MOS管M2的漏極連接后連接于第三MOS管M3的柵極。第三MOS管M3的柵極與第四MOS管M4的柵極連接。第三MOS管M3的源極與電壓提升電路連接。第三MOS管M3的漏極與第四MOS管M4的漏極連接后作為輸出端用于輸出開關控制信號H1。第二MOS管M2的源極和第四MOS管M4的漏極連接后接地。

電壓提升電路包括第四反相單元、第一開關管T1、第二開關管T2以及自舉電容C。第四反相單元為CMOS反相器，其包括第五MOS管M5和第六MOS管M6。其中，第五MOS管M5為PMOS管，第六MOS管為NMOS管。第一開關管T1和第二開關管T2均為NPN型三極管，即：開關管的輸入端為NPN型三極管的集電極；開關管的基極為NPN型三極管的控制端；開關管的輸出端為NPN型三極管的發(fā)射極。第五MOS管M5的柵極與第六MOS管M6的柵極連接并與時鐘電路的第二時鐘控制信號CLK2的輸出端連接，用于接收其輸出的第二時鐘控制信號CLK2。第五MOS管M5的源極與供電電源VDD連接，其漏極與第六MOS管M6的漏極連接并與自舉電容C的負極板連接。自舉電容C的正極板分別與第一開關管T1的發(fā)射極、第二開關管T2的集電極以及第三MOS管M3的源極連接。第一開關管T1的集電極與其基極連接后與供電電源VDD連接。第二開關管T2的發(fā)射極與供電電源VDD連接。第二開關管T2基極則與其集電極連接。

在本實施例中，開關電路包括開關管M7。開關管M7為NMOS管，其源極與采樣端連接，用于接收采樣模擬信號VIN。開關管M7的漏極為輸出端VOUT，其還與采樣電容CL連接后接地。

上述開關控制電路的工作過程具體如下：

當第一時鐘控制信號CLK1為低電平時，第一MOS管M1導通、第二MOS管M2截止，從而控制第三MOS管截止、第四MOS管導通，輸出端的輸出信號為低電平，開關管M7截止。故，開關電路在為低電平的輸出信號的控制下保持斷開狀態(tài)。當第一時鐘控制信號CLK1為低電平時，第二時鐘控制信號為高電平。因此，第五MOS管M5截止，第六MOS管M6導通，使得自舉電容C的負極板電壓為0。第一開關管T1導通，第二開關管T2截止，從而使得自舉電容C的正極板電壓為(V_DD-V_be)，V_be為第一開關管T1的正向導通電壓。在本實施例中，V_be在0.7V左右。

當第二時鐘控制信號CLK2變?yōu)楦唠娖胶?，第五MOS管M5導通，第六MOS管M6截止，自舉電容C的負極板電壓變?yōu)閂_DD。根據電荷守恒原理，自舉電容C的正極板電壓變?yōu)?2V_DD-V_be)。此時，自舉電容C的正極板電壓大于V_DD，故第二開關管T2正向偏置，第一開關管T1反向偏置。自舉電容C的電荷通過第二開關管T2泄放，其正極板電壓最終穩(wěn)定在(V_DD+V_be)上。當CLK1變?yōu)楦唠娖綍r，第一MOS管M1截止，第二MOS管M2導通，從而使得第三MOS管M3導通，第四MOS管M4截止，輸出端輸出電壓為(V_DD+V_be)的開關控制信號H1。開關控制信號H1控制開關管M7導通，從而使得開關電路導通實現對模擬信號VIN的采樣。

在本實施例中，形成的開關控制信號H1作為開關管M7的控制信號可以明顯減小開關管的導通電阻，且開關控制信號H1的電壓增量固定為第二開關管T2的正向導通電壓，其值在0.7V左右。因此，增量電壓不會過高，不會導致開關被擊穿，在降低開關電路內阻的同時提高了電路的可靠性。并且，本案中的開關控制電路的電路結構簡單，使用靈活，可以廣泛應用于各種工藝平臺。其能夠避免在電路節(jié)點中出現過高電壓的可能，提高了電路的可靠性。另外，其占用的版圖面積也較小，能夠滿足大部分需要對模擬信號進行高速高精度采樣的場合。

圖5為另一實施例中的開關控制電路的電路原理圖，圖6則為圖5所示的實施例中的開關控制電路所對應的開關電路的電路原理圖。本實施例中開關電 路中包括了由MOS管M8和MOS管M9形成的開關對。具體地，MOS管M8為NMOS管，MOS管M9為PMOS管。開關控制電路中的反相電路在圖2所示實施例中的反相電路的基礎上還包括了第三反相單元和延時電路。

在本實施例中，開關電路包括MOS管M8和MOS管M9，因此需要兩路控制信號來對MOS管M8和MOS管M9分別進行控制。前述提及的開關控制信號H1為第一控制信號，輸出給MOS管M8的柵極。第三反相單元則用于生成第二控制信號N1并輸出給MOS管M9的柵極，從而控制MOS管M9的通斷。第二控制信號N1和第一控制信號H1互為反相。具體地，第三反相單元包括三個順次串聯的反相器INV1、INV2以及INV3。反相器INV3的輸出端輸出第二控制信號H1。

由于第一時鐘控制信號CLK1經過三級反相器的延時，因此為保證第一控制信號H1和第二控制信號H2這一對互補信號在時序上盡量同步，在反相電路中設置延時電路。延時電路包括第三開關管T3。第三開關管T3的輸入端和控制端連接后與第二MOS管M2的源極連接。第三開關管T3的輸出端接地。第三開關管T3為NPN型晶體管。在本實施例中，第三開關管T3為NPN型三級管，即：第三開關管T3的輸入端為NPN型三極管的集電極；第三開關管T3的控制端為NPN型三極管的基極；第三開關管T3的輸出端為NPN型三極管的發(fā)射極。在其他的實施例中，第三開關管T3還可以為N溝道MOS管。因此，通過延時電路以及第一反相單元、第二反相單元形成三級延時，可以保證第一控制信號H1和第二控制信號H2這一對互補信號在時序上盡量同步，從而保證MOS管M8和MOS管M9能同時斷開和閉合。

以上所述實施例的各技術特征可以進行任意的組合，為使描述簡潔，未對上述實施例中的各個技術特征所有可能的組合都進行描述，然而，只要這些技術特征的組合不存在矛盾，都應當認為是本說明書記載的范圍。

以上所述實施例僅表達了本發(fā)明的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對發(fā)明專利范圍的限制。應當指出的是，對于本領域的普通技術人員來說，在不脫離本發(fā)明構思的前提下，還可以做出若干變形和改進，這些都屬于本發(fā)明的保護范圍。因此，本發(fā)明專利的保護范圍應以所附權 利要求為準。