1.一種集成電路，包括：
時鐘發(fā)生器，被配置為響應(yīng)于選擇信號和時鐘信號而生成第一鎖存時鐘信號和第二鎖存時鐘信號；以及
多路復(fù)用鎖存電路，被配置為基于所述第一鎖存時鐘信號和所述第二鎖存時鐘信號來選擇第一數(shù)據(jù)線上的第一數(shù)據(jù)或第二數(shù)據(jù)線上的第二數(shù)據(jù)，并且存儲和輸出所選數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的集成電路，其中，當(dāng)所述第一數(shù)據(jù)被選擇為存儲在所述多路復(fù)用鎖存電路中時，所述時鐘發(fā)生器被配置為將所述第一鎖存信號設(shè)置為在兩個邏輯值之間振蕩并且將所述第二鎖存時鐘信號設(shè)置為預(yù)定邏輯值。
3.根據(jù)權(quán)利要求2所述的集成電路，其中，響應(yīng)于所述第一數(shù)據(jù)被選擇為存儲在所述多路復(fù)用鎖存電路，所述多路復(fù)用鎖存電路被配置為在所述第一鎖存時鐘信號的第一個半周期期間選擇所述第一數(shù)據(jù)以及在所述第一鎖存時鐘信號的第二個半周期期間存儲所述第一數(shù)據(jù)。
4.根據(jù)權(quán)利要求1所述的集成電路，其中，所述多路復(fù)用鎖存電路包括：
第一選擇電路，被配置為基于所述第一鎖存時鐘信號來選擇和輸出所述第一數(shù)據(jù)；以及
第二選擇電路，被配置為基于所述第二鎖存時鐘信號來選擇和輸出所述第二數(shù)據(jù)。
5.根據(jù)權(quán)利要求1所述的集成電路，其中，所述多路復(fù)用鎖存電路包括第一鎖存器，所述第一鎖存器包括：
反相器，被配置為經(jīng)由輸入端接收所述所選數(shù)據(jù)；以及
三態(tài)反相器，具有耦合至所述反相器的輸出端的輸入端和耦合至所述反相器的輸入端的輸出端。
6.根據(jù)權(quán)利要求5所述的集成電路，其中，所述三態(tài)反相器包括：
第一開關(guān)，被配置為基于所述第一鎖存時鐘信號使能所述三態(tài)反相器； 以及
第二開關(guān)，被配置為基于所述第二鎖存時鐘信號使能所述三態(tài)反相器。
7.根據(jù)權(quán)利要求6所述的集成電路，其中，當(dāng)所述第一數(shù)據(jù)被選擇為存儲在所述第一鎖存器中時，所述第一開關(guān)被配置為在所述第一鎖存時鐘信號的第一個半周期期間使所述三態(tài)反相器失效，以及在所述第一鎖存時鐘信號的第二個半周期期間使能所述三態(tài)反相器，而所述第二開關(guān)被配置為在所述第一鎖存時鐘信號的所述第一個半周期期間和所述第一鎖存時鐘信號的所述第二個半周期期間使能所述三態(tài)反相器。
8.一種選擇集成電路中的數(shù)據(jù)的方法，包括：
基于選擇信號和時鐘信號生成第一鎖存時鐘信號和第二鎖存時鐘信號；
響應(yīng)于所述第一鎖存時鐘信號，使第一數(shù)據(jù)線集合與鎖存器件的集合電耦合，或者響應(yīng)于所述第二鎖存時鐘信號，使第二數(shù)據(jù)線集合與所述鎖存器件的集合電耦合；以及
在所述鎖存器件的集合中存儲來自所選數(shù)據(jù)線集合的數(shù)據(jù)。
9.根據(jù)權(quán)利要求7所述的方法，其中，當(dāng)所述第一數(shù)據(jù)被選擇為存儲在第一鎖存器中，將所述第一鎖存時鐘信號設(shè)置為在兩個邏輯值之間交替變化而將所述第二鎖存時鐘信號設(shè)置為預(yù)定邏輯值。
10.一種集成電路，包括：
時鐘發(fā)生器，被配置為響應(yīng)于多路復(fù)用選擇信號和時鐘信號而生成第一鎖存時鐘信號和第二鎖存時鐘信號；以及
多路復(fù)用鎖存電路，被配置為基于所述第一鎖存時鐘信號和所述第二鎖存時鐘信號來選擇第一數(shù)據(jù)線上的第一數(shù)據(jù)或第二數(shù)據(jù)線上的第二數(shù)據(jù)，并且被配置為基于所述第一鎖存時鐘信號和所述第二鎖存時鐘信號來存儲和輸出所選數(shù)據(jù)。