本發(fā)明涉及一種工作時(shí)鐘信號(hào)調(diào)整裝置，尤其涉及一種可依據(jù)集成電路的物理特性進(jìn)行調(diào)整的工作時(shí)鐘信號(hào)調(diào)整裝置。

背景技術(shù)：

在集成電路中，芯片的最高可執(zhí)行速度會(huì)因?yàn)橹瞥虆?shù)的變異、工作環(huán)境的溫度、工作電壓與電路設(shè)計(jì)的方式等因素產(chǎn)生不同的變化。為了使芯片可以提升其工作速度，本領(lǐng)域技術(shù)有員通過(guò)提升其工作時(shí)鐘信號(hào)的頻率來(lái)進(jìn)行所謂的超頻動(dòng)作。

在現(xiàn)有的技術(shù)領(lǐng)域中，為了可以得知工作時(shí)鐘信號(hào)的頻率的提升范圍，常利用復(fù)雜的系統(tǒng)來(lái)針對(duì)集成電路的工作環(huán)境、工作電壓以及制程參數(shù)等物理量來(lái)進(jìn)行量測(cè)。并通過(guò)這樣的量測(cè)結(jié)果來(lái)得知芯片的最高可執(zhí)行速度。但這樣的計(jì)算方式除了需要復(fù)雜的設(shè)計(jì)外，也未必可以得到最佳的工作時(shí)鐘信號(hào)的可工作頻率范圍，而常發(fā)生集成電路產(chǎn)生當(dāng)機(jī)的現(xiàn)象，或設(shè)定過(guò)低頻率的工作時(shí)鐘信號(hào)降低集成電路的效能。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供多種集成電路的工作時(shí)鐘信號(hào)調(diào)整裝置，可依據(jù)集成電路的物理狀態(tài)進(jìn)行工作時(shí)鐘信號(hào)的頻率調(diào)整動(dòng)作。

本發(fā)明的工作時(shí)鐘信號(hào)調(diào)整裝置包括控制電路、多數(shù)個(gè)延遲單元以及檢測(cè)結(jié)果產(chǎn)生電路?？刂齐娐诽峁┦軠y(cè)時(shí)鐘信號(hào)以及參考時(shí)鐘信號(hào)。延遲單元耦接控制電路，延遲單元依序串接。延遲單元接收并針對(duì)受測(cè)時(shí)鐘信號(hào)進(jìn)行延遲并分別產(chǎn)生多個(gè)延遲后時(shí)鐘信號(hào)。檢測(cè)結(jié)果產(chǎn)生電路耦接控制電路以及延遲單元，依據(jù)參考時(shí)鐘信號(hào)對(duì)該些延遲后時(shí)鐘信號(hào)進(jìn)行閂鎖動(dòng)作，并依據(jù)該閂鎖動(dòng)作產(chǎn)生多數(shù)個(gè)檢測(cè)結(jié)果。

在本發(fā)明的一實(shí)施例中，上述的控制電路還依據(jù)檢測(cè)結(jié)果以通過(guò)調(diào)整集 成電路的該工作時(shí)鐘信號(hào)。

在本發(fā)明的一實(shí)施例中，上述的受測(cè)時(shí)鐘信號(hào)在第一時(shí)間點(diǎn)由第一準(zhǔn)位轉(zhuǎn)態(tài)為第二準(zhǔn)位，并在第二時(shí)間點(diǎn)由第二準(zhǔn)位轉(zhuǎn)態(tài)為第一準(zhǔn)位。

在本發(fā)明的一實(shí)施例中，上述的檢測(cè)結(jié)果產(chǎn)生電路在第一、二時(shí)間點(diǎn)間執(zhí)行閂鎖動(dòng)作，并在第二時(shí)間點(diǎn)產(chǎn)生檢測(cè)結(jié)果。

在本發(fā)明的一實(shí)施例中，上述的檢測(cè)結(jié)果中等于第一準(zhǔn)位的數(shù)量與集成電路的工作速度正相關(guān)。

在本發(fā)明的一實(shí)施例中，上述的檢測(cè)結(jié)果產(chǎn)生電路包括多數(shù)個(gè)閂鎖器以及輸出級(jí)電路。閂鎖器分別接收延遲后時(shí)鐘信號(hào)并共同接收參考時(shí)鐘信號(hào)。閂鎖器依據(jù)參考時(shí)鐘信號(hào)分別閂鎖延遲后時(shí)鐘信號(hào)以產(chǎn)生多個(gè)閂鎖結(jié)果。輸出級(jí)電路耦接閂鎖器，接收閂鎖結(jié)果以及受測(cè)時(shí)鐘信號(hào)并在第二時(shí)間點(diǎn)依據(jù)閂鎖結(jié)果分別產(chǎn)生檢測(cè)結(jié)果。

在本發(fā)明的一實(shí)施例中，上述的各延遲單元包括多數(shù)個(gè)串連耦接的反相器。

在本發(fā)明的一實(shí)施例中，上述的集成電路針對(duì)系統(tǒng)時(shí)鐘信號(hào)進(jìn)行除頻以產(chǎn)生參考時(shí)鐘信號(hào)。

在本發(fā)明的一實(shí)施例中，集成電路為多晶胞芯片。其中，多晶胞芯片包括半導(dǎo)體基底、多數(shù)個(gè)晶胞以及多數(shù)個(gè)信號(hào)傳輸線組。晶胞排列在半導(dǎo)體基底上，各晶胞與相鄰的晶胞間具有至少一相隔空間。各信號(hào)傳輸線組配置在相鄰晶胞間的相隔空間上，并用以進(jìn)行至少部分相鄰晶胞間的信號(hào)傳輸。其中多晶胞芯片是可使用的，且多晶胞芯片通過(guò)部分相隔空間進(jìn)行切割以切斷部分信號(hào)傳輸線組，致使多晶胞芯片被分割為多個(gè)子芯片，其中切割后的至少部分子芯片仍可使用。

本發(fā)明的另一種工作時(shí)鐘信號(hào)調(diào)整裝置，包括時(shí)鐘產(chǎn)生電路、多數(shù)個(gè)延遲單元以及檢測(cè)結(jié)果產(chǎn)生電路。時(shí)鐘產(chǎn)生電路接收參考時(shí)鐘信號(hào)及調(diào)整參數(shù)，依據(jù)調(diào)整參數(shù)及參考時(shí)鐘信號(hào)產(chǎn)生系統(tǒng)時(shí)鐘信號(hào)。多數(shù)個(gè)延遲單元耦接時(shí)鐘產(chǎn)生電路，且延遲單元依序串接，接收并針對(duì)系統(tǒng)時(shí)鐘信號(hào)進(jìn)行延遲并分別產(chǎn)生多數(shù)個(gè)延遲后時(shí)鐘信號(hào)。檢測(cè)結(jié)果產(chǎn)生電路耦接延遲單元，依據(jù)系統(tǒng)時(shí)鐘信號(hào)對(duì)延遲后時(shí)鐘信號(hào)進(jìn)行閂鎖動(dòng)作，并依據(jù)該閂鎖動(dòng)作產(chǎn)生檢測(cè)結(jié)果。

本發(fā)明的另一種工作時(shí)鐘信號(hào)調(diào)整裝置包括環(huán)型震蕩器。環(huán)型震蕩器包 括多數(shù)個(gè)延遲單元并產(chǎn)生該工作時(shí)鐘信號(hào)。其中，時(shí)鐘信號(hào)的頻率依據(jù)延遲單元所提供的延遲而改變，延遲單元所提供的延遲與集成電路的工作環(huán)境參數(shù)及制程參數(shù)相關(guān)連。

在本發(fā)明的一實(shí)施例中，工作時(shí)鐘信號(hào)調(diào)整裝置還包括頻率比較電路。頻率比較電路耦接環(huán)型震蕩器以接收工作時(shí)鐘信號(hào)，并接收參考時(shí)鐘信號(hào)，頻率比較電路依據(jù)比較參考時(shí)鐘信號(hào)以及工作時(shí)鐘信號(hào)以產(chǎn)生比較結(jié)果。其中，比較結(jié)果用以產(chǎn)生超頻警示信號(hào)。

基于上述，本發(fā)明通過(guò)提供延遲單元來(lái)反應(yīng)集成電路中的電路元件基于其物理特性所產(chǎn)生的工作速度，并通過(guò)延遲單元所提供的延遲來(lái)得知集成電路所能接受的工作時(shí)鐘信號(hào)的頻率。如此一來(lái)，工作時(shí)鐘信號(hào)的頻率可以得到較佳的設(shè)定值，并提升集成電路的工作效率。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。

附圖說(shuō)明

圖1為本發(fā)明一實(shí)施例的集成電路的工作時(shí)鐘信號(hào)調(diào)整裝置的示意圖；

圖2為本發(fā)明另一實(shí)施例的工作時(shí)鐘信號(hào)調(diào)整裝置的示意圖；

圖3為本發(fā)明實(shí)施例的工作時(shí)鐘信號(hào)調(diào)整裝置的動(dòng)作波形圖；

圖4為本發(fā)明另一實(shí)施例的集成電路的工作時(shí)鐘信號(hào)調(diào)整裝置的示意圖；

圖5A及圖5B為工作時(shí)鐘信號(hào)調(diào)整裝置400的工作波形圖；

圖6為本發(fā)明另一實(shí)施例的集成電路的工作時(shí)鐘信號(hào)調(diào)整裝置的示意圖；

圖7A及圖7B為工作時(shí)鐘信號(hào)調(diào)整裝置600的工作波形圖；

圖8為本發(fā)明再一實(shí)施例的集成電路的工作時(shí)鐘信號(hào)調(diào)整裝置的示意圖；

圖9為本發(fā)明更一實(shí)施例的集成電路的工作時(shí)鐘信號(hào)調(diào)整裝置的示意圖；

圖10為本發(fā)明一實(shí)施例應(yīng)用工作時(shí)鐘信號(hào)調(diào)整裝置的多晶胞芯片的示意圖。

附圖標(biāo)記說(shuō)明：

100、200、400、600、800、900：工作時(shí)鐘信號(hào)調(diào)整裝置；

1000：多晶胞芯片；

110、210、640：控制電路；

121～12N、221～223、421～42N：延遲單元；

410、610：時(shí)鐘產(chǎn)生器；

130、230、430、630：檢測(cè)結(jié)果產(chǎn)生電路；

431～43(N-1)、631～63(N-1)、660：閂鎖器；

SYSCK：系統(tǒng)時(shí)鐘信號(hào)；

DETCK：受測(cè)時(shí)鐘信號(hào)；

REFCK：參考時(shí)鐘信號(hào)；

DE1～DEN、DEM：延遲后時(shí)鐘信號(hào)；

LDE1～LDEN：閂鎖結(jié)果；

ALDE：運(yùn)算結(jié)果；

650：邏輯運(yùn)算電路；

ST1～ST10：取樣時(shí)間點(diǎn)；

PARA：調(diào)整參數(shù)；

DETR：檢測(cè)結(jié)果；

IV1～I(xiàn)VM：反相器；

DFF1～DFF3：D型正反器；

Rn：重置端；

CK：時(shí)鐘端；

D：數(shù)據(jù)端；

Q：輸出端；

T1、T2：時(shí)間點(diǎn)；

LR1～LR3：閂鎖結(jié)果；

231：電路；

232、440：輸出級(jí)電路；

810、910：環(huán)型震蕩器；

OCK：工作時(shí)鐘信號(hào)；

920：頻率比較電路；

ALRM：超頻警示信號(hào)；

CELL：晶胞；

SUB：半導(dǎo)體基板；

PAD：焊墊；

OCI：信號(hào)傳輸線組。

具體實(shí)施方式

以下請(qǐng)參照?qǐng)D1，圖1為本發(fā)明一實(shí)施例的集成電路的工作時(shí)鐘信號(hào)調(diào)整裝置的示意圖。工作時(shí)鐘信號(hào)調(diào)整裝置100設(shè)置在集成電路上。工作時(shí)鐘信號(hào)調(diào)整裝置100包括控制電路110、延遲單元121～12N以及檢測(cè)結(jié)果產(chǎn)生電路130?？刂齐娐?10接收系統(tǒng)時(shí)鐘信號(hào)SYSCK并提供受測(cè)時(shí)鐘信號(hào)DETCK以及參考時(shí)鐘信號(hào)REFCK。延遲單元121～12N依序串接，且延遲單元121耦接至控制電路110以接收受測(cè)時(shí)鐘信號(hào)DETCK。延遲單元121～12N針對(duì)受測(cè)時(shí)鐘信號(hào)DETCK進(jìn)行延遲并分別產(chǎn)生多數(shù)個(gè)延遲后時(shí)鐘信號(hào)DE1～DEN。檢測(cè)結(jié)果產(chǎn)生電路130則耦接控制電路110以及延遲單元121～12N，并依據(jù)參考時(shí)鐘信號(hào)REFCK對(duì)延遲后時(shí)鐘信號(hào)DE1～DEN進(jìn)行閂鎖動(dòng)作，檢測(cè)結(jié)果產(chǎn)生電路130且依據(jù)上述的閂鎖動(dòng)作產(chǎn)生多數(shù)個(gè)檢測(cè)結(jié)果DETR。

在動(dòng)作細(xì)節(jié)方面，控制電路110可依據(jù)系統(tǒng)時(shí)鐘信號(hào)SYSCK來(lái)產(chǎn)生受測(cè)時(shí)鐘信號(hào)DETCK以及參考時(shí)鐘信號(hào)REFCK。在本發(fā)明一實(shí)施例中，系統(tǒng)時(shí)鐘信號(hào)SYSCK可以是標(biāo)準(zhǔn)的時(shí)鐘信號(hào)，其頻率并不隨著集成電路的物理特性以及環(huán)境因素而產(chǎn)生變化。接著，受測(cè)時(shí)鐘信號(hào)DETCK被傳送至第一級(jí)的延遲單元121，第一級(jí)的延遲單元121針對(duì)受測(cè)時(shí)鐘信號(hào)DETCK進(jìn)行延遲，并產(chǎn)生延遲后時(shí)鐘信號(hào)DE1。第一級(jí)的延遲單元121將延遲后時(shí)鐘信號(hào)DE1輸出，且傳送至下一級(jí)的延遲單元122，延遲單元122則針對(duì)延遲后時(shí)鐘信號(hào)DE1進(jìn)行延遲以產(chǎn)生延遲后時(shí)鐘信號(hào)DE2。如此一來(lái)，N級(jí)的延遲單元121～12N可分別產(chǎn)生N個(gè)延遲后時(shí)鐘信號(hào)DE1～DEN。

值得注意的是，延遲單元121～12N是設(shè)置在集成電路上，并通過(guò)集成電路上的電路元件來(lái)建構(gòu)的。也就是說(shuō)，集成電路的物理特性以及隨環(huán)境參數(shù) 的變異會(huì)反應(yīng)在延遲單元121～12N上。具體來(lái)說(shuō)，集成電路的工作速率可有效的反應(yīng)在延遲單元121～12N所提供的延遲上。

在另一方面，延遲后時(shí)鐘信號(hào)DE1～DEN可被傳送至檢測(cè)結(jié)果產(chǎn)生電路130中。其中，檢測(cè)結(jié)果產(chǎn)生電路130會(huì)依據(jù)參考時(shí)鐘信號(hào)REFCK來(lái)對(duì)延遲后時(shí)鐘信號(hào)DE1～DEN在固定的時(shí)間店上進(jìn)行閂鎖動(dòng)作，并通過(guò)這個(gè)閂鎖的結(jié)果，來(lái)獲知延遲后時(shí)鐘信號(hào)DE1～DEN間的相位差的狀態(tài)。通過(guò)延遲后時(shí)鐘信號(hào)DE1～DEN間的相位差狀態(tài)，檢測(cè)結(jié)果產(chǎn)生電路130可以獲得延遲單元121～12N中所提供的延遲量的大小，也就是集成電路此時(shí)的工作速度的相關(guān)信息，而這個(gè)工作速度的相關(guān)信息可通過(guò)檢測(cè)結(jié)果產(chǎn)生電路130所產(chǎn)生的多個(gè)檢測(cè)結(jié)果DETR來(lái)呈現(xiàn)。也因此，檢測(cè)結(jié)果DETR可以作為調(diào)整工作時(shí)鐘信號(hào)頻率的依據(jù)。

以下請(qǐng)參照?qǐng)D2，圖2為本發(fā)明另一實(shí)施例的工作時(shí)鐘信號(hào)調(diào)整裝置的示意圖。工作時(shí)鐘信號(hào)調(diào)整裝置200設(shè)置在集成電路上。工作時(shí)鐘信號(hào)調(diào)整裝置200包括控制電路210、延遲單元221～223以及檢測(cè)結(jié)果產(chǎn)生電路230。控制電路210接收系統(tǒng)時(shí)鐘信號(hào)SYSCK并提供受測(cè)時(shí)鐘信號(hào)DETCK以及參考時(shí)鐘信號(hào)REFCK。延遲單元221～22N依序串接，且延遲單元221耦接至控制電路210以接收受測(cè)時(shí)鐘信號(hào)DETCK。

在本發(fā)明實(shí)施例中，各延遲單元221～223可以包括多個(gè)串接的反相器，以延遲單元221為范例，延遲單元221中包括M個(gè)串接的反相器IV1～I(xiàn)VM。檢測(cè)結(jié)果產(chǎn)生電路230包括由多個(gè)閂鎖器所組成的電路231以及輸出級(jí)電路232。電路231中的閂鎖器為D型正反器DFF1～DFF3。當(dāng)然，D型正反器DFF1～DFF3也可利用集成電路中其它具有數(shù)據(jù)閂鎖能力的電路元件來(lái)取代。而在圖2的實(shí)施例中，D型正反器DFF1～DFF3的數(shù)據(jù)端D分別接收延遲后時(shí)鐘信號(hào)DE1～DE3，其時(shí)鐘端CK則共同接收參考時(shí)鐘信號(hào)REFCK，重置端Rn共同接收受測(cè)時(shí)鐘信號(hào)DETCK，且其輸出端Q分別產(chǎn)生閂鎖結(jié)果LR1～LR3。

在另一方面，輸出級(jí)電路232則接收閂鎖結(jié)果LR1～LR3以及受測(cè)時(shí)鐘信號(hào)DETCK，并依據(jù)受測(cè)時(shí)鐘信號(hào)DETCK來(lái)取樣閂鎖結(jié)果LR1～LR3以產(chǎn)生檢測(cè)結(jié)果DETR。

關(guān)于工作時(shí)鐘信號(hào)調(diào)整裝置200的動(dòng)作細(xì)節(jié)，請(qǐng)同步參照?qǐng)D2以及圖3， 圖3為本發(fā)明實(shí)施例的工作時(shí)鐘信號(hào)調(diào)整裝置的動(dòng)作波形圖。其中，控制電路110可針對(duì)系統(tǒng)時(shí)鐘信號(hào)SYSCK的頻率除以2以獲得時(shí)鐘信號(hào)SYSCKD2，再通過(guò)針對(duì)系統(tǒng)時(shí)鐘信號(hào)SYSCK以及時(shí)鐘信號(hào)SYSCKD2進(jìn)行邏輯運(yùn)算來(lái)產(chǎn)生受測(cè)時(shí)鐘信號(hào)DETCK以及參考時(shí)鐘信號(hào)REFCK。其中，在本實(shí)施例中，受測(cè)時(shí)鐘信號(hào)DETCK的頻率可以與時(shí)鐘信號(hào)SYSCKD2相同，而參考時(shí)鐘信號(hào)REFCK的上升沿可以與受測(cè)時(shí)鐘信號(hào)DETCK的上升沿切齊。

另外，受測(cè)時(shí)鐘信號(hào)DETCK被傳送至延遲單元221，而延遲單元221～223則依序延遲受測(cè)時(shí)鐘信號(hào)DETCK以產(chǎn)生延遲后時(shí)鐘信號(hào)DE1～DE3。受測(cè)時(shí)鐘信號(hào)DETCK在時(shí)間點(diǎn)T1由第一準(zhǔn)位(例如低邏輯準(zhǔn)位)轉(zhuǎn)態(tài)為第二準(zhǔn)位(例如高邏輯準(zhǔn)位)，并在時(shí)間點(diǎn)T2由第二準(zhǔn)位轉(zhuǎn)態(tài)為第一準(zhǔn)位。而D型正反器DFF1～DFF3在時(shí)間點(diǎn)T1后因?yàn)橹刂枚薘n所接收的受測(cè)時(shí)鐘信號(hào)DETCK轉(zhuǎn)態(tài)為高邏輯準(zhǔn)位而開始動(dòng)作，并在時(shí)間點(diǎn)T1及T2間，依據(jù)參考時(shí)鐘信號(hào)REFCK的下降沿來(lái)執(zhí)行閂鎖延遲后時(shí)鐘信號(hào)DE1～DE3的閂鎖動(dòng)作，并藉以產(chǎn)生閂鎖結(jié)果LR1～LR3。

在本發(fā)明實(shí)施例中，輸出級(jí)電路232接收時(shí)間點(diǎn)T1、T2間所產(chǎn)生的閂鎖結(jié)果LR1～LR3，并在時(shí)間點(diǎn)T2將閂鎖結(jié)果LR1～LR3輸出以作為檢測(cè)結(jié)果DETR。在本實(shí)施例中，檢測(cè)結(jié)果DETR為多個(gè)比特的信號(hào)，并且，檢測(cè)結(jié)果DETR的比特?cái)?shù)可以與D型正反器DFF1～DFF3的數(shù)量相同，而在本發(fā)明一實(shí)施例中，延遲單元221～223的數(shù)量也可以與D型正反器DFF1～DFF3的數(shù)量相同。

由圖2、圖3的實(shí)施例可以得知，依據(jù)檢測(cè)結(jié)果DETR可以得知集成電路的可執(zhí)行速度的狀態(tài)。其中，檢測(cè)結(jié)果DETR中包括多個(gè)比特，且各比特可以是邏輯準(zhǔn)位“0”或“1”。而在本實(shí)施例中，檢測(cè)結(jié)果DETR中為邏輯準(zhǔn)位“0”的比特越多表示集成電路的可執(zhí)行速度較慢，而檢測(cè)結(jié)果DETR中為邏輯準(zhǔn)位“1”的比特越多表示集成電路的可執(zhí)行速度較快。簡(jiǎn)單來(lái)說(shuō)，檢測(cè)結(jié)果DETR中為邏輯準(zhǔn)位“1”的比特的數(shù)量與集成電路的可執(zhí)行速度是正相關(guān)的。

附帶一提的，在實(shí)際的應(yīng)用上，可以依據(jù)檢測(cè)結(jié)果DETR中所可能產(chǎn)生等于邏輯準(zhǔn)位“1”的比特的數(shù)量進(jìn)行分級(jí)，并通過(guò)實(shí)際測(cè)出的檢測(cè)結(jié)果DETR所屬的等級(jí)來(lái)對(duì)應(yīng)調(diào)整集成電路的工作時(shí)鐘信號(hào)的頻率，使集成電路可以在使用合適的工作時(shí)鐘信號(hào)的頻率以進(jìn)行工作。

在此請(qǐng)?zhí)貏e注意，在本發(fā)明的另一實(shí)施例中，控制電路210所接收的系統(tǒng)時(shí)鐘信號(hào)SYSCK可以是集成電路中正在使用的時(shí)鐘信號(hào)。也就是說(shuō)，系統(tǒng)時(shí)鐘信號(hào)SYSCK是已通過(guò)集成電路上的電路元件進(jìn)行調(diào)整(例如除頻)的時(shí)鐘信號(hào)，其頻率信息已與集成電路的物理特性相關(guān)連。在這樣的條件下，控制電路210所產(chǎn)生的參考時(shí)鐘信號(hào)REFCK的頻率信息也與集成電路的物理特性相關(guān)連。如此一來(lái)，工作時(shí)鐘信號(hào)調(diào)整裝置200所檢測(cè)出的檢測(cè)結(jié)果DETR可以代表為集成電路可執(zhí)行速度與系統(tǒng)時(shí)鐘信號(hào)SYSCK的頻率間的關(guān)系，其中當(dāng)檢測(cè)結(jié)果DETR中比特“0”的個(gè)數(shù)越多表示系統(tǒng)時(shí)鐘信號(hào)SYSCK的頻率相對(duì)于集成電路的可工作速度過(guò)快，而當(dāng)檢測(cè)結(jié)果DETR中比特“0”的個(gè)數(shù)越少表示系統(tǒng)時(shí)鐘信號(hào)SYSCK的頻率相對(duì)于集成電路的可工作速度過(guò)慢。

附帶一提的，上述的實(shí)施例中，所產(chǎn)生的檢測(cè)結(jié)果DETR的比特可以較少。

以下請(qǐng)參照?qǐng)D4，圖4為本發(fā)明另一實(shí)施例的集成電路的工作時(shí)鐘信號(hào)調(diào)整裝置的示意圖。工作時(shí)鐘信號(hào)調(diào)整裝置400包括時(shí)鐘產(chǎn)生器410、延遲單元421～42N以及檢測(cè)結(jié)果產(chǎn)生電路430。時(shí)鐘產(chǎn)生器410接收參考時(shí)鐘信號(hào)REFCK以及調(diào)整參數(shù)PARA，并依據(jù)調(diào)整參數(shù)PARA來(lái)對(duì)參考時(shí)鐘信號(hào)REFCK進(jìn)行處理(例如倍頻)來(lái)產(chǎn)生系統(tǒng)時(shí)鐘信號(hào)SYSCK。系統(tǒng)時(shí)鐘信號(hào)SYSCK可傳送至依序串接的延遲單元421～42N，延遲單元421～42N并依序延遲系統(tǒng)時(shí)鐘信號(hào)SYSCK來(lái)產(chǎn)生多個(gè)延遲后時(shí)鐘信號(hào)DE1～DEM。檢測(cè)結(jié)果產(chǎn)生電路430包括閂鎖器431～43(N-1)以及輸出級(jí)電路440。閂鎖器431～43(N-1)分別接收延遲后時(shí)鐘信號(hào)DE1～DEM，并依據(jù)系統(tǒng)時(shí)鐘信號(hào)SYSCK對(duì)所接收的延遲后時(shí)鐘信號(hào)DE1～DEM進(jìn)行閂鎖動(dòng)作。

輸出級(jí)電路440可針對(duì)閂鎖器431～43(N-1)所閂鎖到的數(shù)據(jù)進(jìn)行邏輯運(yùn)算。例如，輸出級(jí)電路440可以是具有多個(gè)輸入的或閘。且閂鎖器431～43(N-1)是在系統(tǒng)時(shí)鐘信號(hào)SYSCK的上升沿時(shí)閂鎖數(shù)據(jù)時(shí)，在當(dāng)輸出級(jí)電路440所接收的閂鎖器431～43(N-1)所閂鎖到的數(shù)據(jù)均為邏輯低準(zhǔn)位“0”時(shí)，表示延遲單元421～42N所產(chǎn)生的總延遲量不超過(guò)系統(tǒng)時(shí)鐘信號(hào)SYSCK的半個(gè)周期，也表示目前的工作速度是正常的。相對(duì)的。在當(dāng)輸出級(jí)電路440所接收的閂鎖器431～43(N-1)所閂鎖到的數(shù)據(jù)至少部分為邏輯高準(zhǔn)位“1”時(shí)，表示延遲單 元421～42N所產(chǎn)生的總延遲量過(guò)大，且工作速度不正常，系統(tǒng)時(shí)鐘信號(hào)SYSCK的頻率需要進(jìn)行適度的調(diào)整。

請(qǐng)參見圖5A及圖5B為工作時(shí)鐘信號(hào)調(diào)整裝置400的工作波形圖。在圖5A中，在連續(xù)的取樣時(shí)間點(diǎn)ST1～ST6依據(jù)系統(tǒng)時(shí)鐘信號(hào)SYSCK的上升沿延遲針對(duì)后時(shí)鐘信號(hào)DE1～DEM進(jìn)行取樣的結(jié)果都是“0”，表示系統(tǒng)時(shí)鐘信號(hào)SYSCK的頻率可以提供集成電路正常的運(yùn)作。相對(duì)的，在圖5B中，在取樣時(shí)間點(diǎn)ST7～ST10依據(jù)系統(tǒng)時(shí)鐘信號(hào)SYSCK的上升沿針對(duì)延遲后時(shí)鐘信號(hào)DE1～DEM進(jìn)行取樣的結(jié)果中，針對(duì)延遲后時(shí)鐘信號(hào)DEM的取樣結(jié)果為“1”，表示系統(tǒng)時(shí)鐘信號(hào)SYSCK的需要被調(diào)整，方能使集成電路正常的運(yùn)作。

在本發(fā)明一實(shí)施例中，上述的參考時(shí)鐘信號(hào)REFCK以及調(diào)整參數(shù)PARA，可以由工作時(shí)鐘信號(hào)調(diào)整裝置的400外的電路來(lái)提供，另外，時(shí)鐘產(chǎn)生器410可以是一個(gè)鎖相回路電路。

以下請(qǐng)參照?qǐng)D6，圖6為本發(fā)明另一實(shí)施例的集成電路的工作時(shí)鐘信號(hào)調(diào)整裝置的示意圖。工作時(shí)鐘信號(hào)調(diào)整裝置600包括時(shí)鐘產(chǎn)生器610、控制電路640、延遲單元621～62N以及檢測(cè)結(jié)果產(chǎn)生電路630。在檢測(cè)結(jié)果產(chǎn)生電路630中則包括閂鎖器631～63(N-1)及660以及邏輯運(yùn)算電路650。

在本實(shí)施例中，時(shí)鐘產(chǎn)生器610接收參考時(shí)鐘信號(hào)REFCK并依據(jù)控制器640所提供的控制信號(hào)來(lái)產(chǎn)生系統(tǒng)時(shí)鐘信號(hào)SYSCK。系統(tǒng)時(shí)鐘信號(hào)SYSCK被提供至依序串接的延遲單元621～62N，并產(chǎn)生延遲后時(shí)鐘信號(hào)DE1～DEM。閂鎖器631～63(N-1)則針對(duì)延遲后時(shí)鐘信號(hào)DE1～DEM以依據(jù)系統(tǒng)時(shí)鐘信號(hào)SYSCK來(lái)進(jìn)行數(shù)據(jù)的閂鎖動(dòng)作，并產(chǎn)生多個(gè)閂鎖結(jié)果LDE1～LDEN。

邏輯運(yùn)算電路650可接收閂鎖器631～63(N-1)的閂鎖結(jié)果，并進(jìn)行邏輯運(yùn)算。在本實(shí)施例中，邏輯運(yùn)算電路650可以是一個(gè)具有多輸入端的及閘。在當(dāng)閂鎖器631～63(N-1)的閂鎖結(jié)果皆為“1”時(shí)，邏輯運(yùn)算電路650產(chǎn)生等于“1”的運(yùn)算結(jié)果ALDE。相對(duì)的，在當(dāng)閂鎖器631～63(N-1)的閂鎖結(jié)果部分為“0”時(shí)，邏輯運(yùn)算電路650產(chǎn)生等于“0”的運(yùn)算結(jié)果ALDE。

另外，閂鎖器660接收運(yùn)算結(jié)果ALDE并依據(jù)系統(tǒng)時(shí)鐘信號(hào)SYSCK來(lái)進(jìn)行運(yùn)算結(jié)果ALDE的數(shù)據(jù)閂鎖動(dòng)作，并產(chǎn)生檢測(cè)結(jié)果DETR。值得注意的，閂鎖器660可依據(jù)系統(tǒng)時(shí)鐘信號(hào)SYSCK的下降沿來(lái)進(jìn)行數(shù)據(jù)閂鎖動(dòng)作，而閂鎖器631～63(N-1)則是依據(jù)系統(tǒng)時(shí)鐘信號(hào)SYSCK的上升沿來(lái)進(jìn)行數(shù)據(jù)閂鎖 動(dòng)作。

在本實(shí)施例中，當(dāng)閂鎖器660產(chǎn)生等于“1”的檢測(cè)結(jié)果DETR時(shí)表示系統(tǒng)時(shí)鐘信號(hào)SYSCK的正常不需要調(diào)整。相對(duì)的，當(dāng)閂鎖器660產(chǎn)生等于“0”的檢測(cè)結(jié)果DETR時(shí)，表示系統(tǒng)時(shí)鐘信號(hào)SYSCK的需要調(diào)整。也就是說(shuō)，控制電路640可以依據(jù)檢測(cè)結(jié)果DETR來(lái)控制時(shí)鐘產(chǎn)生器610，以使時(shí)鐘產(chǎn)生器610進(jìn)行系統(tǒng)時(shí)鐘信號(hào)SYSCK的頻率調(diào)整動(dòng)作。

請(qǐng)參見圖7A及圖7B為工作時(shí)鐘信號(hào)調(diào)整裝置600的工作波形圖。在圖7A中，在連續(xù)的取樣時(shí)間點(diǎn)ST1～ST4，閂鎖器660依據(jù)系統(tǒng)時(shí)鐘信號(hào)SYSCK的下降沿都取樣到等于“1”的運(yùn)算結(jié)果ALDE，也因此，工作時(shí)鐘信號(hào)調(diào)整裝置600的檢測(cè)結(jié)果DETR皆等于“1”，表示系統(tǒng)時(shí)鐘信號(hào)SYSCK不需要進(jìn)行頻率調(diào)整。相對(duì)的，在圖7B中，在連續(xù)的取樣時(shí)間點(diǎn)ST1～ST4，閂鎖器660依據(jù)系統(tǒng)時(shí)鐘信號(hào)SYSCK的下降沿都取樣到等于“0”的運(yùn)算結(jié)果ALDE，也因此，工作時(shí)鐘信號(hào)調(diào)整裝置600的檢測(cè)結(jié)果DETR皆等于“0”，表示系統(tǒng)時(shí)鐘信號(hào)SYSCK需要進(jìn)行頻率調(diào)整。

以下請(qǐng)參照?qǐng)D8，圖8為本發(fā)明再一實(shí)施例的集成電路的工作時(shí)鐘信號(hào)調(diào)整裝置的示意圖。工作時(shí)鐘信號(hào)調(diào)整裝置800包括環(huán)型震蕩器810，其中環(huán)型震蕩器810中具有多數(shù)個(gè)延遲單元所構(gòu)成，這些延遲單元分別為多個(gè)反相器IV1～I(xiàn)VM。環(huán)型震蕩器用來(lái)產(chǎn)生工作時(shí)鐘信號(hào)OCK。請(qǐng)?zhí)貏e注意的，工作時(shí)鐘信號(hào)OCK的頻率依據(jù)延遲單元(反相器IV1～I(xiàn)VM)所提供的延遲而改變，且這些延遲單元所提供的延遲與集成電路的工作環(huán)境參數(shù)及制程參數(shù)相關(guān)連。因此，工作時(shí)鐘信號(hào)OCK可有效反應(yīng)于集成電路的物理狀態(tài)而動(dòng)態(tài)的進(jìn)行頻率上的調(diào)變。

以下請(qǐng)參照?qǐng)D9，圖9為本發(fā)明更一實(shí)施例的集成電路的工作時(shí)鐘信號(hào)調(diào)整裝置的示意圖。工作時(shí)鐘信號(hào)調(diào)整裝置900包括環(huán)型震蕩器910以及頻率比較電路920，其中環(huán)型震蕩器910中具有多數(shù)個(gè)由反相器IV1～I(xiàn)VM的延遲單元所構(gòu)成。環(huán)型震蕩器用來(lái)產(chǎn)生工作時(shí)鐘信號(hào)OCK。請(qǐng)?zhí)貏e注意的，工作時(shí)鐘信號(hào)OCK的頻率依據(jù)延遲單元(反相器IV1～I(xiàn)VM)所提供的延遲而改變，且這些延遲單元所提供的延遲與集成電路的工作環(huán)境參數(shù)及制程參數(shù)相關(guān)連。因此，工作時(shí)鐘信號(hào)OCK可有效反應(yīng)于集成電路的物理狀態(tài)而動(dòng)態(tài)的進(jìn)行頻率上的調(diào)變。

另外，頻率比較電路920耦接環(huán)型震蕩器910以接收工作時(shí)鐘信號(hào)OCK，并接收參考時(shí)鐘信號(hào)REFCK。頻率比較電路520依據(jù)比較參考時(shí)鐘信號(hào)REFCK以及工作時(shí)鐘信號(hào)OCK以產(chǎn)生比較結(jié)果，此比較結(jié)果用以產(chǎn)生超頻警示信號(hào)ALRM。在本發(fā)明謀些實(shí)施例中，超頻警示信號(hào)ALRM也可作為調(diào)整工作時(shí)鐘信號(hào)OCK的頻率的依據(jù)。舉例來(lái)說(shuō)明，當(dāng)工作時(shí)鐘信號(hào)OCK的頻率高于參考時(shí)鐘信號(hào)REFCK的頻率超過(guò)一個(gè)預(yù)設(shè)值時(shí)，表示工作時(shí)鐘信號(hào)OCK的超頻狀太過(guò)度嚴(yán)重，而需要被調(diào)低。

附帶一提的，請(qǐng)參照?qǐng)D10，圖10為本發(fā)明一實(shí)施例應(yīng)用工作時(shí)鐘信號(hào)調(diào)整裝置的多晶胞芯片的示意圖。本發(fā)明前述的實(shí)施例中所提出的工作時(shí)鐘信號(hào)調(diào)整裝置所應(yīng)用的集成電路可以為圖10的多晶胞芯片1000。其中，多晶胞芯片1000中包括多個(gè)晶胞CELL。晶胞CELL排列在相同的半導(dǎo)體基板SUB上。晶胞CELL與相鄰的晶胞CELL間配置信號(hào)傳輸線組OCI，其中的信號(hào)傳輸線組OCI用來(lái)進(jìn)行晶胞間的數(shù)據(jù)傳輸動(dòng)作。另外，至少部分的晶胞CELL上可具有多個(gè)焊墊PAD，其中，晶胞CELL可以通過(guò)其焊墊PAD與多晶胞芯片1000外的電子裝置進(jìn)行數(shù)據(jù)傳輸?shù)膭?dòng)作。

值得一提的，在本實(shí)施例中，多晶胞芯片1000是可使用的，且多晶胞芯片1000通過(guò)部分相隔空間進(jìn)行切割以切斷部分信號(hào)傳輸線組OCI，致使多晶胞芯片1000被分割為多個(gè)子芯片，其中切割后的部分子芯片仍可使用。

綜上所述，本發(fā)明通過(guò)提供多個(gè)延遲單元來(lái)作為集成電路工作速度的檢測(cè)依據(jù)，并藉此得知適合于集成電路的工作時(shí)鐘信號(hào)的頻率的較佳設(shè)定值，以有效設(shè)定所需的工作時(shí)鐘信號(hào)的頻率，提升集成電路的工作效能。

最后應(yīng)說(shuō)明的是：以上各實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。