相關申請的交叉引用

本專利申請要求2014年12月5日提交的美國申請?zhí)?4/561,477的優(yōu)先權的權益，所述專利通過引用以其全部內容結合。

本文所述的實施例涉及輸入/輸出電路電子產(chǎn)品。一些實施例涉及運行于不同電壓的電路。

背景技術：

i/o電路(例如，i/o緩沖器)是比如計算機、平板、蜂窩電話、和存儲卡等許多電子設備或系統(tǒng)所包括的組件(例如，收發(fā)器)。許多常規(guī)i/o電路使用低壓設備(例如，晶體管)運行于相對高電壓，例如使用1.8v設備的3.3vio。在此類常規(guī)i/o電路中，通常使用參考電壓以便保護低壓設備免受可能導致使用壽命退化的電壓應力。雖然解決了設備可靠性問題，此類常規(guī)i/o電路可能經(jīng)歷一種或多種其他問題，如下面詳細描述的。

附圖說明

圖1根據(jù)本文所述的一些實施例示出了包括具有緩沖器的集成電路(ic)的裝置。

圖2根據(jù)本文所述的一些實施例示出了緩沖器的電路圖。

圖3a和圖3b根據(jù)本文所述的一些實施例示出了用于生成偏置電壓的不同偏置電壓發(fā)生器的框圖。

圖4根據(jù)本文所述的一些實施例示出了用于生成另一偏置電壓的偏置電壓發(fā)生器的框圖。

圖5根據(jù)本文所述的一些實施例示出了偏置電壓發(fā)生器的電路圖。

圖6根據(jù)本文所述的一些實施例示出了可以是圖5的偏置電壓發(fā)生器的變化的另一偏置電壓發(fā)生器。

圖7根據(jù)本文所述的一些實施例示出了采用系統(tǒng)形式的裝置。

圖8根據(jù)本文所述的一些實施例示出了運行緩沖器的方法的流程圖。

具體實施方式

圖1根據(jù)本文所描述的一些實施例示出了裝置100，所述裝置包括集成電路(ic)101，所述集成電路具有緩沖器(例如，輸出驅動器電路)1100至110m用于從功能單元115向節(jié)點120和121提供信息(例如，信號形式的)。裝置100可以包括電子設備或系統(tǒng)，比如計算機(例如，臺式、膝上、或筆記本)、平板、蜂窩電壓、存儲卡(例如，安全數(shù)字(sd)存儲卡、多媒體卡(mmc)、閃存卡、用戶身份模塊(sim)卡、和其他類型的存儲卡)、或其他電子設備或系統(tǒng)，或包括在其中。ic101可以包括處理器、存儲器設備、片上系統(tǒng)(soc)、或其他電子設備或系統(tǒng)。ic101可以包括ic裸片(例如，ic芯片，比如半導體芯片)。

ic101的功能單元115可以包括處理器(例如，用于處理信息，比如數(shù)據(jù))、存儲器設備(例如，用于存儲信息)、或兩者的組件(例如，電路和邏輯)。節(jié)點120和121可以包括緩沖器1100至110m的相應輸出節(jié)點，并且可以形成ic101的輸入/輸出(i/o)連接(例如，i/o焊盤)的一部分從而允許緩沖器1100至110m將來自ic101的信息(例如，源自功能單元115的信息)提供給耦合至節(jié)點120和121另一設備或系統(tǒng)。相應節(jié)點120和121上的信號(例如，輸出信號)d輸出0和d輸出m可以表示有待由ic101提供給另一設備(或系統(tǒng))的信息(例如，數(shù)據(jù))。作為示例，圖1示出了包括兩個緩沖器1100至110m和兩個相關聯(lián)的節(jié)點120和121的ic101。ic101的緩沖器數(shù)量可以變化。

在圖1中，信號d輸出0的值可以基于信號(例如，輸入信號)in_p0和in_n0的值。信號d輸出m的值可以基于信號(例如，輸入信號)in_pm和in_nm的值。信號in_p0和in_n0可以是同相信號。信號in_pm和in_nm可以是同相信號。信號in_p0、in_n0、in_p0、和in_n0可以承載經(jīng)功能單元115處理的信息(例如，數(shù)據(jù))或存儲在ic101的存儲器單元(未示出)中的信息。

為簡單起見，圖1示出了緩沖器1100至110m中僅一個的細節(jié)。緩沖器1100至110m可以包括類似或完全相同的電路組件。如圖1中所示，緩沖器1100可以包括：前置驅動器級130，包括前置驅動器131和132；偏置級140，包括偏置電壓發(fā)生器141和142；以及輸出級150，包括可以串聯(lián)耦合在節(jié)點190與193之間(例如，安排為棧)的晶體管p1、p2、n1和n2。晶體管p1和p2中的每一個可以包括p溝道場效應晶體管，比如p溝道金屬氧化物(pmos)晶體管。晶體管n1和n2中的每一個可以包括n溝道場效應晶體管，比如n溝道金屬氧化物(nmos)晶體管。

前置驅動器級130和偏置級140可以運行以控制信號(例如，輸入信號)in_p和in_n的值(在相應的節(jié)點181和184)和電壓(例如，偏置電壓)vg_p和vg_n的值(在相應的節(jié)點182和183)，從而控制(例如，導通或關斷)晶體管p1、p2、n1和n2，以便使信號在不同電平(例如，電壓電平)之間切換。例如，前置驅動器級130和偏置級140可以導通晶體管p1、p2和n2，同時它們關斷晶體管n1，從而將信號d輸出0從與節(jié)點190處的電壓v0的值相對應的電平切換至與節(jié)點193處的電壓v3的值相對應的另一電平。在一個示例中，前置驅動器級130和偏置級140可以導通晶體管n1、n2和p2同時它們關斷晶體管p1，從而將信號d輸出0從與電壓v3的值相對應的電平切換至與電壓v0的值相對應的電平。

電壓v0可以具有零伏特(例如接地電勢)的值電壓v3可以具有正值。電壓v0可以包括ic101的電源電壓(例如，軌道電源電壓vss)。電壓v3可以包括另一電源電壓(例如，軌道電源電壓vdd_io)。由于電壓v0和v3可以包括ic101的軌道電源電壓，信號d輸出可以在軌道之間切換(例如，可以具有全擺幅)。在一些安排中，電壓v3可以具有大約3.3v的值。因而，在一些安排中，信號d輸出可以在0v與3.3v之間切換。

前置驅動器131可以接收信號(例如，輸入信號)in_p并基于信號in_p生成信號in_p。信號in_p可以基于電壓vg_p和v3的值在電平(例如，電壓電平)之間切換(例如，可以具有信號擺幅)。電壓vg_p的值可以大于零。因而，信號in_p可以不具有全擺幅(可以不從零擺動至v3)。在一些安排中，電壓vg_n的值可以是零。例如，當電壓v3的值在晶體管p1、p2、n1和n2的運行極限內時，電壓vg_n的值可以是零。

前置驅動器132可以接收信號(例如，輸入信號)in_n并基于信號in_n生成信號in_n。信號in_n可以基于電壓v0和vg_n的值在電平(例如，電壓電平)之間切換(例如，可以具有信號擺幅)。電壓vg_n的值可以大于零。因而，信號in_n可以不具有全擺幅(可以不從零擺動至v3)。

偏置電壓發(fā)生器141可以生成電壓vg_n。在緩沖器1100的運行過程中，電壓vg_n的值可以相對恒定(例如，保持在1.8v)。緩沖器1100的偏置電壓發(fā)生器141可以由ic101的緩沖器(例如，緩沖器1100至110m)共享。例如，緩沖器1100中的節(jié)點183還可以耦合至緩沖器110m，從而使得節(jié)點183處的電壓vg_n還可以作為偏置電壓被提供給緩沖器110m。

偏置電壓發(fā)生器142可以生成電壓vg_p。電壓vg_p的值可以基于電壓vg_n的值。例如，電壓vg_p的值可以是電壓v3與vg_n的值之差。在緩沖器1100的運行過程中，電壓vg_p的值可以相對恒定(例如，保持在vg_n＝v3-vg_n)。緩沖器1100的偏置電壓發(fā)生器142可以由ic101的緩沖器(例如，緩沖器1100至110m)共享。例如，緩沖器1100中的節(jié)點182還可以耦合至緩沖器110m，從而使得節(jié)點182處的電壓vg_p還可以作為偏置電壓被提供給緩沖器110m。

晶體管p1、p2、n1和n2可以具有小于電壓v3的值的運行電壓容差。例如，相對于電壓v3，晶體管p1、p2、n1和n2中的每一個可以是相對低壓設備。例如，晶體管p1、p2、n1和n2中的每一個可以是1.8v晶體管(1.8v設備)，從而使得此晶體管可以具有小于v3(例如，3.3v)的運行柵極-漏極電壓(vgd＝1.8v)、小于v3的柵極-源極電壓(例如，vgs＝1.8v)以及小于電壓v3的運行漏極-源極電壓(例如，vds＝1.8v)。雖然晶體管p1、p2、n1和n2可以是低壓設備(例如，1.8v設備)，上文所述的晶體管p1、p2、n1和n2與前置驅動器級130和偏置級140的安排可以允許緩沖器1100至110m以更高的運行電壓(例如，3.3v的v3)安全地運行(例如，運行于電過應力安全條件下)。

緩沖器1100至110m中的每一個可以包括下面參照圖2至圖8所描述的緩沖器。

圖2根據(jù)本文所述的一些實施例示出了緩沖器210的電路圖。緩沖器210可以被用作緩沖器1100至110m中的每一個(圖1)。緩沖器210可以包括節(jié)點(例如，輸入節(jié)點)201和202用來分別接收信號(輸入信號)in_p和in_n，以及節(jié)點(例如，輸出節(jié)點)220用來提供信號(例如，輸出信號)d輸出。信號in_p、in_n和d輸出可以分別對應于緩沖器1100(圖1)的信號in_p0、in_n0和d輸出0，或分別對應于緩沖器110m(圖1)的in_pm、in_nm和d輸出m。

緩沖器210可以包括：前置驅動器級230，具有前置驅動器231和232；偏置級240，具有偏置電壓發(fā)生器241和242；以及輸出級250，具有一對晶體管p1和p2以及一對晶體管n1和n2。晶體管p1、p2、n1和n2可以對應于圖1的晶體管p1、p2、n1和n2。

如圖2中所示，晶體管p1和p2可以耦合(例如，串聯(lián)耦合)在節(jié)點(例如，電源節(jié)點)293與節(jié)點220之間。晶體管n1和n2可以耦合(例如，串聯(lián)耦合)在節(jié)點220與節(jié)點(例如，電源節(jié)點)290之間。節(jié)點290和293可以分別接收電壓v0和v3。電壓v0可以具有零伏特(例如接地電勢)的值電壓v0和v3可以包括ic(例如，ic101)的電源軌道電壓，此ic包括緩沖器210。節(jié)點220處的信號d輸出可以基于電壓v0和v3的值在電平(例如，電壓電平)之間切換(例如，可以具有信號擺幅)。由于電壓v0和v3可以包括電源軌道電壓，信號d輸出可以在軌道之間切換(例如，可以具有全擺幅)。

晶體管p1包括耦合至節(jié)點281以便接收信號(例如，輸入信號)in_p的柵極。晶體管n1包括耦合至節(jié)點284以便接收信號in_n的柵極。晶體管p2包括耦合至節(jié)點282以便接收電壓(例如，偏置電壓)vg_p的柵極。晶體管n2包括耦合至節(jié)點283以便接收電壓(例如，偏置電壓)vg_n的柵極。

前置驅動器231可以包括耦合在(接收電壓v3的)節(jié)點293與(接收電壓vg_p的)節(jié)點282之間的晶體管(例如，p溝道晶體管)p3和晶體管(例如，n溝道晶體管)n3。晶體管p3和n3可以作為反相器運行，此反相器具有耦合至節(jié)點201以接收信號in_p的輸入端以及耦合至節(jié)點281以提供信號in_p的輸出端。信號in_p可以是信號in_p的反相版本。如圖2中所示，信號in_p可以基于電壓vg_p和v3的值在電平(例如，電壓電平)之間切換(例如，可以具有信號擺幅)。信號in_p還可以基于電壓vg_p和v3的值在電平之間切換(例如，可以具有信號擺幅)。

前置驅動器232可以包括耦合在(接收電壓vg_n的)節(jié)點283與(接收電壓v0的)節(jié)點290之間的晶體管(例如，p溝道晶體管)p4和晶體管(例如，n溝道晶體管)n4。晶體管p4和n4可以作為反相器運行，此反相器具有耦合至節(jié)點202以接收信號in_n的輸入端以及耦合至節(jié)點284以提供信號in_n的輸出端。信號in_n可以是信號in_n的反相版本。如圖2中所示，信號in_n可以基于電壓v0和vg_n的值在電平(例如，電壓電平)之間切換(例如，可以具有信號擺幅)。信號in_n還可以基于電壓v0和vg_n的值在電平之間切換(例如，可以具有信號擺幅)。

偏置電壓發(fā)生器241可以生成電壓vg_n。電壓vg_n的值可以被選定為晶體管n2的最大允許的柵極-源極電壓(例如，v柵源最大)。電壓vg_n可以是從緩沖器210的電源電壓(例如，不同于電壓v3)中生成的，從而使得電壓vg_n的值可以包括緩沖器210的電源電壓的值(例如，1.8v)?？商娲兀妷簐g_n的值可以是從帶隙基準電壓中生成的。如圖2中所示，電壓vg_n的值大于零伏特并且在緩沖器210運行過程中可以相對恒定(例如，維持在1.8v)。

偏置電壓發(fā)生器242可以生成電壓(例如，偏置電壓)vg_p。電壓vg_p的值基于電壓vg_n的值。電壓vg_p的值可以基于電壓vg_n或者電壓v3和vg_n兩者的值。例如，電壓vg_p的值可以是電壓v3與vg_n的值之差(例如，vg_p＝v3-vg_n)。如圖2中所示，電壓vg_p的值可以大于零伏特并且在緩沖器210運行過程中可以相對恒定(例如，維持在vg_p＝v3-vg_n)。在一些安排中，比如當電壓v3的值在晶體管p1、p2、n1和n2的運行極限內時，電壓vg_n的值可以是零。

圖3a和圖3b根據(jù)本文所述的一些實施例示出了用于生成(節(jié)點383a或383b處)電壓(例如，偏置電壓)vg_n的不同偏置電壓發(fā)生器341a和341b的框圖。偏置電壓發(fā)生器341a或341b中的任一個可以用作偏置電壓發(fā)生器141(圖1)或緩沖器210的偏置電壓發(fā)生器241(圖2)。節(jié)點383a和383b中的每一個可以與圖1的節(jié)點183(耦合至晶體管n2的柵極)或圖2的節(jié)點283(耦合至晶體管n2的柵極)相對應。

如圖3a中所示，偏置電壓發(fā)生器341a可以包括提供電源電壓(例如，1.8v的ic芯片電源電壓)的電源電壓發(fā)生器。如圖3b中所示，偏置電壓發(fā)生器341b可以包括基于帶隙基準的電壓發(fā)生器(bandgapreferencebasedvoltagegenerator)，從而使得可以基于由所述基于帶隙基準的電壓發(fā)生器所生成的帶隙基準電壓來生成電壓vg_n。因而，如圖3a和圖3b中所示，可以基于電源電壓和帶隙基準電壓生成電壓vg_n。

圖4根據(jù)本文所述的一些實施例示出了用于在節(jié)點482生成電壓(例如，偏置電壓)vg_p的偏置電壓發(fā)生器442的框圖。偏置電壓發(fā)生器442可以用作偏置電壓發(fā)生器142(圖1)或緩沖器210的偏置電壓發(fā)生器242(圖2)。偏置電壓發(fā)生器442可以基于節(jié)點493(例如，電源節(jié)點)處的電壓v3(例如，電源電壓vdd_io)以及節(jié)點483處的電壓vg_n生成電壓vg_p。電壓vg_p的值可以是電壓v3與vg_n的值之差(例如，vg_p＝v3-vg_n)。

節(jié)點482可以與圖1的節(jié)點182(耦合至晶體管p2的柵極)或圖2的節(jié)點282(耦合至晶體管p2的柵極)相對應。(圖4中接收電壓vg_n的)節(jié)點483可以與圖1的節(jié)點183(耦合至晶體管n2的柵極)或圖2的節(jié)點283(耦合至晶體管n2的柵極)相對應。

圖5根據(jù)本文所述的一些實施例示出了用于在節(jié)點582(偏置電壓發(fā)生器542的輸出端)生成電壓(例如，偏置電壓)vg_p的偏置電壓發(fā)生器542的電路圖。偏置電壓發(fā)生器542可以被用作i/o電路(例如，緩沖器)的偏置電壓發(fā)生器，比如圖1的緩沖器1100的偏置電壓發(fā)生器142或圖2的緩沖器210的偏置電壓發(fā)生器242。

如圖5中所示，偏置電壓發(fā)生器542可以包括用于接收電壓v3的節(jié)點(例如，電源節(jié)點)593以及用于接收電壓vg_n的節(jié)點583。電壓v3可以是包括偏置電壓發(fā)生器542的設備(或系統(tǒng))的緩沖器的電源電壓(例如，vdd_io＝3.3v)?？梢曰诎ㄆ秒妷喊l(fā)生器542的設備(或系統(tǒng))的緩沖器的另一電源電壓生成電壓vg_n。例如，可以由圖3a的偏置電壓發(fā)生器341a生成電壓vg_n?？商娲?，可以基于帶隙基準電壓生成圖5中的電壓vg_n。例如，可以由圖3b的偏置電壓發(fā)生器341b生成電壓vg_n。

圖5中的電壓vg_n可以與提供給包括偏置電壓發(fā)生器542的緩沖器的輸出級中的晶體管(例如，晶體管n2)的柵極(例如，施加)的電壓(偏置電壓)相同。電壓vg_p可以是提供(例如，施加)給緩沖器的另一晶體管(例如，晶體管p2)的柵極的另一偏置電壓。

如圖5中所示，偏置電壓發(fā)生器542可以包括電路分支501和502。電路分支501可以包括耦合在節(jié)點583與593之間的晶體管p5(例如，p溝道晶體管)和電阻器r1，從而使得電流i的值與節(jié)點593處的電壓v3和節(jié)點583處的電壓vg_n的值之差成比例。電路分支502可以包括耦合在節(jié)點593與節(jié)點590之間的晶體管p6和p7(例如，p溝道晶體管)和電阻器r2。節(jié)點590可以接收電壓v0(例如，接地電勢，比如vss)。電路分支501和502可以被安排成電流鏡安排，從而將來自電路分支501的電流i鏡像至電路分支502。

電路分支501和502可以分別包括電路部分511和512。電路部分511和512具有匹配的電路結構，從而使得電路部分511的結構與電路部分512的結構匹配(例如，相同)。例如，晶體管p5和p7可以具有相同的晶體管結構。晶體管r1和r2可以具有相同的電阻值。因而，在運行時，電路部分511兩端的電壓(例如，電壓降v3-vg_n)的值(所述值也是電流i和電路部分511的電阻的函數(shù))可以與電路部分512兩端的電壓(例如，電壓降vg_p-v0)的值(所述值也是電流i和電路部分512的電阻的函數(shù))相同。因此，vg_p-v0＝v3-vg_n。因而v0可以是零(例如，接地電勢)，vg_p＝v3-vg_n。

總而言之，當圖5的偏置電壓發(fā)生器542被用于緩沖器(例如，圖1的緩沖器1100至110m之一或圖2的緩沖器210)時，被提供給緩沖器的輸出級處的晶體管(例如，圖1或圖2中的p2)的柵極的偏置電壓(例如，vg_p)的值可以是緩沖器的輸出級處的電源電壓(例如，v3)的值與提供給緩沖器的輸出級中的另一晶體管(例如，圖1或圖2中的n2)的柵極的另一偏置電壓(例如，vg_n)的值之差。

與某些常規(guī)i/o電路相比，基于電壓vg_n生成電壓vg_p(如上文參照圖5所描述的)可以允許偏置電壓發(fā)生器542改進包括偏置電壓發(fā)生器542的i/o電路(例如，圖1的緩沖器1100至110m中的每一個或圖2的緩沖器210)的運行。例如，使用了常規(guī)偏置技術(例如，電阻式分壓和恒壓偏置技術)的一些常規(guī)i/o電路可能具有下列問題中的一個或多個：由于pmos和nmos驅動器的不相等vgs(柵極過驅動電壓)所導致的非對稱發(fā)射器上升和下降時間，尤其是在i/o電源電壓變化(例如，與圖5中電壓v3類似的電壓變化)過程中；由于次優(yōu)vgs所導致的大型設備的使用，尤其是在電源電壓范圍的下限處；以及晶體管(例如，i/o電路的輸出級中的晶體管)的開關閾值的較高變化所導致的接收器中低噪聲彈性。

在圖5中，使用偏置電壓發(fā)生器542基于電壓vg_n生成電壓vg_p可以允許包括偏置電壓發(fā)生器542的i/o電路(例如，圖2的緩沖器210)減小或消除上述可能發(fā)生于常規(guī)i/o電路中的問題中的一個或多個。而且，借助如圖5中所示的安排，可以保護(例如，自保護)偏置電壓發(fā)生器542的器件(例如，晶體管p5、p6、和p7)免受電壓v3所潛在導致的電壓應力。

如上所述，偏置電壓發(fā)生器542可以被用作i/o電路比如緩沖器(例如，圖1的緩沖器1100或圖2的緩沖器210)的偏置電壓發(fā)生器。然而，偏置電壓發(fā)生器542還可以用于其他i/o電路(比如接收器電路或電平移位器電路)、以及可以使用偏置電壓(例如，電壓vg_p)來控制耦合(例如，串聯(lián)耦合)在具有不同電壓(例如，不同電源電壓)的節(jié)點之間的晶體管當中的晶體管的柵極的其他電路。

圖6根據(jù)本文所述的一些實施例示出了可以是圖5的偏置電壓發(fā)生器542的變化的偏置電壓發(fā)生器642。偏置電壓發(fā)生器542(圖5)和642(圖6)可以包括類似或完全相同的元件，比如電壓v3和vg_n以及電路部分511和512。為了簡單，在對偏置電壓發(fā)生器642的描述中不再重復描述偏置電壓發(fā)生器542和642之間相似或完全相同的元件。偏置電壓發(fā)生器642可以被用作i/o電路(例如，緩沖器)的偏置電壓發(fā)生器，比如圖1的緩沖器1100的偏置電壓發(fā)生器142或圖2的緩沖器210的偏置電壓發(fā)生器242。

如圖6中所示，除了晶體管p6和電路部分511和512之外，偏置電壓發(fā)生器642可以包括附加元件比如晶體管p8(例如，p溝道晶體管)和n5和n6(例如，n溝道晶體管)、以及電動器c1和c2。這些附加元件中的一些(例如，晶體管n6和p8)可以包括在節(jié)點593與590之間的電路分支603中。偏置電壓發(fā)生器642可以包括電路分支603中的節(jié)點682處的輸出。

節(jié)點685處電壓的值可以與電路部分511兩端的電壓(例如，v3-vg_n)的值相同(例如，基本上相等)。節(jié)點682處電壓vg_p的值(偏置電壓發(fā)生器642的輸出)可以與節(jié)點685處電壓的值相同(例如，基本上相等)。由于節(jié)點685處電壓的值可以是v3-vg_n(電壓v3與vg_n的值之差)，節(jié)點682處電壓(vg_p)的值同樣可以是vg_p＝v3-vg_n。

雖然偏置電壓發(fā)生器542(圖2)、642(圖6)中的電壓vg_p可以具有相同的值(例如，vg_p＝v3-vg_n)，偏置電壓發(fā)生器642中的附加元件(例如，晶體管p8、n5、和n6，以及可運行以穩(wěn)定緩沖器的電容器c1和c2)可以允許它比偏置電壓發(fā)生器542具有更低的輸出阻抗。這可以允許偏置電壓發(fā)生器642適用于緩沖器，其中，這種緩沖器的輸出級被安排成具有相對低的阻抗。

例如，節(jié)點682可以與圖2的節(jié)點282相對應。因而，當偏置電壓發(fā)生器642用于緩沖器210時，緩沖器210的前置驅動器231可以將相對大量的瞬態(tài)電流泵送至偏置電壓發(fā)生器642中。進一步，緩沖器210的信號d輸出可以相對高頻地切換(例如，快速擺幅)。這可以導致當在緩沖器210中使用偏置電壓發(fā)生器642時通過晶體管p6的源極-漏極電壓的大量電容性耦合。偏置電壓發(fā)生器642中的附加元件(例如，晶體管p8、n5、和n6，以及電容器c1和c2，如圖6中所示)可以允許具有相對較低的輸出阻抗(例如，節(jié)點682處的阻抗)，這可以改進偏置電壓發(fā)生器642和緩沖器210的運行。

偏置電壓發(fā)生器642還可以用于緩沖器中，在此緩沖器中，基于帶隙基準電壓生成偏置電壓之一。例如，如果圖2的緩沖器210的電壓vg_n是基于帶隙基準電壓生成的，使用具有相對較低輸出阻抗的偏置電壓發(fā)生器642可以改進偏置電壓發(fā)生器642和緩沖器210的運行。

與一些常規(guī)i/o電路相比，(如上文參照圖6所描述的)基于電壓vg_n生成電壓vg_p可以允許偏置電壓發(fā)生器642改進包括偏置電壓發(fā)生器542的i/o電路(例如，圖1的緩沖器1100至110m中的每一個或圖2的緩沖器210)的運行。例如，使用常規(guī)偏置技術(例如，電阻式分壓和恒壓偏置技術)的一些常規(guī)i/o電路可以具有下列問題中的一個或多個：高輸出阻抗變化和i/o電源電壓變化導致信號完整性和噪聲問題；偏置發(fā)生器的高輸出阻抗所導致的不穩(wěn)定偏置電壓；以及上文參照圖5的描述所提到的其他問題(例如，pmos和nmos驅動器的不相等vgs所導致的非對稱發(fā)射器上升和下降時間，尤其是在i/o電源電壓變化過程中；由于次優(yōu)vgs所導致的大型設備的使用，尤其是在電源電壓范圍的下限處；以及晶體管的開關閾值的高度變化所導致的接收器中低噪聲彈性)。

在圖6中，使用偏置電壓發(fā)生器642基于電壓vg_n生成電壓vg_p可以允許包括圖6的偏置電壓發(fā)生器642的i/o電路(例如，圖1的緩沖器1100至110m中的每一個或圖2的緩沖器210)減小或消除上述可能發(fā)生于常規(guī)i/o電路中的問題中的一個或多個。而且，借助如圖6中所示的安排，可以保護(例如，自保護)偏置電壓發(fā)生器642的器件(例如，晶體管p5、p6、p7、p8、n5和n6)免受電壓v3所潛在導致的電壓應力。偏置電壓發(fā)生器642還可以比一些常規(guī)i/o電路相對更小。

進一步，與使用常規(guī)偏置技術(例如，電阻式分壓技術)的一些常規(guī)i/o電路相比，使用由偏置電壓發(fā)生器642基于電壓vg_n而生成的電壓vg_p的i/o電路可以具有大約15％的i/o電路運行頻率的提高(例如，好處)和顯著(例如，大約70％)更好的偏置電路的宿能力和源能力。取決于電池可以使用的接口規(guī)范(例如，基于常規(guī)標準的規(guī)范)，可以選擇合適的折中點，從而使得可以使用這些改進以得到接口的更好性能或裸片面積或功耗。包括圖6的偏置電壓發(fā)生器642的i/o電路可以比一些常規(guī)i/o電路相對更小。

而且，如上文參照圖5和圖6所描述的，使用偏置電壓發(fā)生器542(圖5)或642(圖6)基于電壓vg_n生成電壓vg_p(例如，vg_p＝v3-vg_n)可以為i/o電路的pmos和nmos晶體管兩者(例如，圖1或圖2中的p2和n2)提供最大允許和相等(例如，對稱偏置)的過驅動(vgs)。取決于接口規(guī)范(如上所述)，i/o電路的電源電壓(例如，v3)可以具有使得電源電壓(例如，v3)的值可以具有不同的值的一個運行范圍(例如，指定的范圍)。使用偏置電壓發(fā)生器542(圖5)或642(圖6)生成電壓vg_p還可以跨i/o電路的電源電壓(例如，v3)的變化(例如，跨不同電壓值)向晶體管(例如，圖1或圖2中的p2和n2)提供相等的過驅動。

例如，在圖1(或圖2)中，如果電壓v3的值是2.7v并且電壓vg_n的值是1.7v(例如，晶體管n2的過驅動)，則電壓vg_p＝v3-vg_n＝2.7-1.7＝1.0v。因而，晶體管p2的過驅動是2.7v-1.0v＝1.7v，在本示例中等于晶體管n2的過驅動。在另一示例中，在圖1(或圖2)中，如果電壓v3的值是3.6v并且電壓vg_n的值是1.7v(例如，晶體管n2的過驅動)，則電壓vg_p＝v3-vg_n＝3.6-1.7＝1.9v。因而，晶體管p2的過驅動是2.7v-1.9v＝1.7v，在本示例中同樣等于晶體管n2的過驅動。因而，使用偏置電壓發(fā)生器542(圖5)或642(圖6)來基于電壓vg_n和電壓v3生成電壓vg_p以使得vg_p＝v3-vg_n可以向緩沖器的晶體管(例如，圖1或圖2中的p2和n2)提供對稱的過驅動。這可以允許緩沖器相對常規(guī)緩沖器具有改進(例如，好處)，比如上文所討論的改進。

如上所述，偏置電壓發(fā)生器642可以被用作i/o電路比如緩沖器(例如，圖1的緩沖器1100或圖2的緩沖器210)的偏置電壓發(fā)生器。然而，偏置電壓發(fā)生器642還可以用于其他i/o電路(比如接收器電路或電平移位器電路)、以及可以使用偏置電壓(例如，電壓vg_p)來控制耦合(例如，串聯(lián)耦合)在具有不同電壓(例如，不同電源電壓)的節(jié)點之間的晶體管當中的晶體管的柵極的其他電路。

圖7示出了根據(jù)本文所述的一些實施例形式的裝置。系統(tǒng)700可以包括計算機、蜂窩電話、或其他電阻系統(tǒng)或包括在其中。如圖7中所示，系統(tǒng)700可以包括處理器705、存儲器設備720、存儲器控制器730、圖形控制器740、輸入和輸出(i/o)控制器750、顯示器752、鍵盤754、指點設備756、至少一個天線758、連接器715、和總線760。

處理器705、存儲器設備720、存儲器控制器730、圖形控制器740、和i/o控制器750中的每一個可以包括ic，比如ic101(圖1)。

在一些安排中，系統(tǒng)700沒有必要包括顯示器。因而，可以從系統(tǒng)700省去顯示器752。在一些安排中，系統(tǒng)700沒有必要包括任何天線。因而，可以從系統(tǒng)700省去天線758。

處理器705可以包括通用處理器或專用集成電路(asic)。

存儲器設備720可以包括動態(tài)隨機存取存儲器(dram)設備、靜態(tài)隨機存取存儲器(sram)設備、閃存設備、或這些存儲器設備的組合。圖7示出了一個示例，其中，存儲器設備720是與處理器705分開的單獨存儲器設備。在替代性安排中，存儲器設備720和處理器705可以位于同一裸片上。在這種替代性安排中，存儲器設備720是處理器705中的嵌入式存儲器，比如嵌入式dram(edram)、嵌入式sram(esram)、嵌入式閃速存儲器、或另一類型的嵌入式存儲器。

顯示器752可以包括液晶顯示器(lcd)、觸摸屏(例如，電容式或電阻式觸摸屏)、或另一類型的顯示器。指點設備756可以包括鼠標、觸控筆、或另一類型的指點設備。

i/o控制器750可以包括用于有線或無線通信(例如，通過一個或多個天線758通信)的通信模塊。這種無線通信可以包括根據(jù)wifi通信技術、高級長期演進(lte-a)通信技術、或其他通信技術的通信。

i/o控制器750還可以包括用于允許系統(tǒng)700根據(jù)以下標準(例如，i/o標準)中的一種或多種與其他設備或系統(tǒng)通信的模塊，包括：安全數(shù)字標準(例如，安全數(shù)字輸入輸出(sdio)標準)、多媒體卡(mmc)標準、通用串行總線(usb)標準、和用戶身份模塊(sim)標準(例如，通用sim(usim)標準)。

連接器715可以被安排成(例如，可以包括端子，比如引腳)用于允許系統(tǒng)700耦合至外部設備(或系統(tǒng))。這可以允許系統(tǒng)700通過連接器715與這種設備(或系統(tǒng))通信(例如，交換信息)。連接器715可以是以下各項中的至少一項(例如，一項或多項)：sdio連接器、mmc連接器、usb連接器、sim(或usim)連接器、和其他類型的連接器。

i/o控制器750可以包括具有接收器(rx)772和發(fā)射器(tx)774的收發(fā)器(tx/rx)770a。接收器772可以運行以允許i/o控制器750從系統(tǒng)700的另一零件或從耦合至連接器715的外部設備(或系統(tǒng))接收信息。發(fā)射器774可以包括緩沖器710以允許i/o控制器750從i/o控制器750向系統(tǒng)700的另一零件或向耦合至連接器715的外部設備(或系統(tǒng))發(fā)射信息。

緩沖器710中的每一個可以包括下述緩沖器(例如，緩沖器1100至110m和緩沖器210)中的任何一個，這些緩沖器包括上文參照圖1至圖6所描述的偏置電壓發(fā)生器(例如，141、142、241、242、341a、341b、442、542、和642)。因而，緩沖器710可以被安排成與上文參照圖2至圖6所描述的緩沖器中的任何一個以類似或完全相同的方式運行。在圖7中，例如，緩沖器710中的每一個可以包括輸出節(jié)點(例如，圖1的120或121或圖2的220)，所述輸出節(jié)點被安排成耦合至連接器715從而允許i/o控制器750與耦合至連接器715的外部設備(或系統(tǒng))通信。

如圖7中所示，處理器705、存儲器設備720、存儲器控制器730、和圖形控制器740可以分別包括收發(fā)器770b、770c、770d、和770e，從而允許這些組件中的每一個通過其對應的收發(fā)器發(fā)射和接收信息。收發(fā)器770b、770c、770d、和770e中的至少一個可以與收發(fā)器770a類似或完全相同。因而，收發(fā)器770b、770c、770d、和770e中的至少一個可以包括可以與緩沖器710類似或完全相同的一個或多個緩沖器。例如，收發(fā)器770a、770b、770c、770d、和770e中的至少一個可以包括具有輸出節(jié)點(例如，圖1的120或121或圖2的220)的緩沖器710中的至少一個，所述輸出節(jié)點可以被安排成耦合至連接器715從而允許以下各項中的至少一項與耦合至連接器715的外部設備(或系統(tǒng))通信：處理器705、存儲器設備720、存儲器控制器730、和圖形控制器740。

圖7示出了被彼此分開安排的系統(tǒng)700的組件作為示例。例如，處理器705、存儲器設備720、存儲器控制器730、圖形控制器740、和i/o控制器750中的每一個可以位于單獨裸片(例如，半導體裸片或ic芯片)上。在一些安排中，系統(tǒng)700的兩個或更多個組件(例如，處理器705、存儲器設備720、圖形控制器740、和i/o控制器750)可以位于形成片上系統(tǒng)(soc)的同一裸片(例如，同一ic芯片)上。在此類安排中，處理器705、存儲器設備720、存儲器控制器730、圖形控制器740、和i/o控制器750中的至少一項中的緩沖器(比如緩沖器710之一)的輸出節(jié)點可以是soc的輸入/輸出(i/o)焊盤的一部分。

圖8根據(jù)本文所述的一些實施例示出了運行緩沖器的方法800的流程圖。方法800中所使用的緩沖器可以包括上文參照圖1至圖7所描述的緩沖器(例如，圖1的緩沖器1100至110m，圖2的緩沖器210、和包括在圖7的收發(fā)器770a至770e中的至少一個中的緩沖器)中的任何一個。

如圖8中所示，方法800的活動810可以包括向緩沖器的輸出級中的晶體管當中的一個晶體管的柵極提供偏置電壓。所述晶體管可以耦合在電源電壓與地之間?；顒?20可以包括基于電源電壓和活動810中生成的偏置電壓生成附加偏置電壓。活動830可以包括向所述緩沖器的輸出級中的所述晶體管當中的另一晶體管的柵極提供附加偏置電壓。

相對于圖8中所示的活動810、820、和830，方法800可以包括更少或更多的活動。例如，方法800可以包括上文參照圖1至圖7所描述的緩沖器的活動和運行。

對上文所述的裝置(例如，包括ic101的裝置100、和系統(tǒng)700)和方法(例如，方法800，以及ic101、緩沖器1100至110m、緩沖器210、緩沖器710、和系統(tǒng)700的運行)旨在提供對不同實施例的結構的總體理解，并且不旨在提供對可能利用在此所述的結構的裝置的所有元件和特征的完整描述。

上文所述的裝置和方法可以包括高速計算機、通信和信號處理電路、單或多處理器模塊、單個或多個嵌入式處理器、多核處理器、消息信息開關、和專用模塊(包括多層多芯片模塊)，或包括在其中。此類裝置可以進一步作為各種其他裝置(例如，電子系統(tǒng))的子組件被包括，比如電勢、蜂窩電話、個人計算機(例如，膝上計算機、臺式計算機、手持計算機等)、平板(例如，平板計算機)、工作站、無線電、視頻播放器、音頻播放器(例如，mp3(運動圖片專家組音頻層面3)播放器)、車輛、醫(yī)療設備(例如，心臟監(jiān)視器、血壓監(jiān)視器等)、機頂盒、以及其他的。

附加說明與示例

示例1包括主題(比如設備、電路裝置或電子系統(tǒng)裝置、或機器)，所述主題包括：第一節(jié)點，所述第一節(jié)點用于接收電源電壓；第二節(jié)點，所述第二節(jié)點用于接收被提供給串聯(lián)耦合的多個晶體管中的第一晶體管的柵極的第一偏置電壓；第三節(jié)點，所述第三節(jié)點用于接收接地電勢；第一電路分支，所述第一電路分支耦合在所述第一與第二節(jié)點之間；以及第二電路分支，所述第二電路分支耦合在所述第一與第三節(jié)點之間，其中，所述第一和第二電路分支被安排成用于向所述多個晶體管中的第二晶體管的柵極提供第二偏置電壓，使得所述第二偏置電壓的值基于所述第一偏置電壓的值。

在示例2中，如示例1所述的主題可以可選地包括：其中，所述第二偏置電壓的所述值基于所述電源電壓的值與所述第一偏置電壓的所述值之差。

在示例3中，如示例1所述的主題可以可選地包括：其中，所述第一電路分支包括耦合在所述第一與第二節(jié)點之間的第一電路部分，所述第二電路分支包括耦合在所述第一與第三節(jié)點之間的第二電路部分，并且所述第一和第二電路部分具有匹配的電路結構。

在示例4中，如示例1所述的主題可以可選地包括：第三電路分支，所述第三電路分支耦合在所述第一與第三節(jié)點之間并耦合至所述第一與第二電路分支，其中，第三電路分支包括用于提供所述第二偏置電壓的節(jié)點。

在示例5中，如示例1所述的主題可以可選地包括：其中，所述第一晶體管包括在所述多個晶體管中的一對晶體管中，所述一對晶體管耦合在所述第三節(jié)點與輸入/輸出(i/o)電路的輸出節(jié)點之間，所述第二晶體管包括在所述多個晶體管中附加的一對晶體管中，并且所述附加的一對晶體管耦合在所述i/o電路的所述輸出節(jié)點與所述第一節(jié)點之間。

示例6包括主題(比如設備、電路裝置或電子系統(tǒng)裝置、或機器)，所述主題包括：第一節(jié)點，所述第一節(jié)點用于接收第一電壓；第二節(jié)點，所述第二節(jié)點用于接收小于所述第一電壓的第二電壓；輸出級，所述輸出級包括耦合在所述第一與第二節(jié)點之間的晶體管；以及偏置級，所述偏置級用于向所述晶體管當中的第一晶體管的柵極提供第一偏置電壓并向所述晶體管當中的第二晶體管的柵極提供第二偏置電壓，并且第二偏執(zhí)電壓的值基于所述第一電壓的值和所述第一偏置電壓的值。

在示例7中，如示例6中任何一項所述的主題可以可選地包括：其中，所述第一電壓包括第一電源電壓，所述第二電壓包括接地電勢，并且所述第一偏置電壓包括所述裝置的第二電源電壓。

在示例8中，如示例6中任何一項所述的主題可以可選地包括：其中，所述第一電壓包括所述裝置的第一電源電壓，所述第二電壓包括接地電勢，并且所述第一偏置電壓是從帶隙基準電壓中生成的。

在示例9中，如示例6所述的主題可以可選地包括：前置驅動器，所述前置驅動器用于向所述晶體管當中的第三晶體管的柵極提供信號，其中，所述前置驅動器被安排成使得提供給所述第三晶體管的所述柵極的所述信號具有處于基于所述第一電壓的值的電平與基于所述第二偏置電壓的所述值的電平之間的信號擺幅。

在示例10中，如示例9所述的主題可以可選地包括：附加前置驅動器，所述附加前置驅動器用于向所述晶體管當中的第四晶體管的柵極提供信號，其中，所述附加前置驅動器被安排成使得提供給所述第四晶體管的所述柵極的所述信號具有處于基于所述第二電壓的值的電平與基于所述第一偏置電壓的所述值的電平之間的信號擺幅。

在示例11中，如示例6所述的主題可以可選地包括：輸出節(jié)點，所述輸出節(jié)點用于基于第一輸入信號和第二輸入信號提供輸出信號，其中，所述晶體管包括：耦合在所述第一節(jié)點與所述輸出節(jié)點之間的一對晶體管，所述一對晶體管包括所述第二晶體管以及具有用于接收所述第一信號的柵極的晶體管；以及耦合在所述輸出節(jié)點與所述第二節(jié)點之間的附加的一對晶體管，所述一對晶體管包括所述第一晶體管以及具有用于接收所述第二信號的柵極的晶體管。

在示例12中，如示例11所述的主題可以可選地包括：第三節(jié)點，所述第三節(jié)點用于接收所述第一偏置電壓，其中，所述偏置級包括偏置電壓發(fā)生器，所述偏置電壓發(fā)生器用于在所述偏置電壓發(fā)生器的輸出端生成所述第二偏置電壓，所述偏置電壓發(fā)生器包括具有耦合在所述第一與第三節(jié)點之間的第一電路部分的第一電路分支、以及具有耦合在所述第一與第二節(jié)點之間的第二電路部分的第二電路分支，并且其中，所述第一和第二電路部分具有匹配的電路結構，并且所述第二偏置電壓的所述值是電流和所述第二電路部分兩端電阻的函數(shù)。

在示例13中，如示例12所述的主題可以可選地包括：其中，所述偏置電壓發(fā)生器進一步包括第三電路分支，所述第三電路分支耦合在所述第一與第二節(jié)點之間并且與所述第一和第二電路分支安排在一起，從而使得在所述第三電路分支中的節(jié)點處提供所述第二偏置電壓。

在示例14中，如示例13所述的主題可以可選地包括：第一附加晶體管，所述第一附加晶體管耦合在所述第一節(jié)點與所述偏置電壓發(fā)生器的所述輸出端之間，所述第一附加晶體管被安排成作為反相器運行，所述反相器具有用于接收第一輸入信號的輸入端以及用于基于所述第一輸入信號提供所述第一信號的輸出端；第二附加晶體管，所述第二附加晶體管耦合在所述第二節(jié)點與所述輸出級的所述第一晶體管的所述柵極之間，所述第二附加晶體管被安排成作為反相器運行，所述反相器具有用于接收第二輸入信號的輸入端以及用于基于所述第二輸入信號提供所述第二信號的輸出端。

在示例15中，如示例6所述的主題可以可選地包括：其中，所述第一節(jié)點被安排成用于接收所述第一電壓，所述第一電壓包括具有從大約2.7伏特至大約3.6伏特范圍的電源電壓。

在示例16中，如示例15所述的主題可以可選地包括：第三節(jié)點，所述第三節(jié)點用于接收具有大約1.8伏特的值的附加電源電壓，其中，所述第一偏置電壓的值基于所述附加電源電壓的所述值。

示例17包括主題(比如設備、電路裝置或電子系統(tǒng)裝置、或機器)，所述主題包括：集成電路，所述集成電路包括用于接收電源電壓的第一節(jié)點以及用于接收接地電勢的第二節(jié)點；以及發(fā)射器，位于所述集成電路中，所述發(fā)射器包括用于發(fā)射信號的緩沖器，所述緩沖器包括：輸出級，所述輸出級包括耦合在所述第一節(jié)點與輸出節(jié)點之間的第一對晶體管、以及耦合在所述輸出節(jié)點與所述第二節(jié)點之間的第二對晶體管；以及偏置級，所述偏置級用于向所述第二對晶體管中的晶體管的柵極提供第一偏置電壓并向所述第一對晶體管中的晶體管的柵極提供第二偏置電壓，其中，所述第一和第二偏置電壓中的每一個的值大于零，并且所述第二偏置電壓的所述值基于所述電源電壓的值和所述第一偏置電壓的所述值。

在示例18中，如示例17所述的主題可以可選地包括：其中，所述第二偏置電壓的所述值基于所述電源電壓的所述值與所述第一偏置電壓的所述值之差。

在示例19中，如示例17所述的主題可以可選地包括：其中，所述輸出節(jié)點被安排成耦合至連接器，所述連接器包括以下各項中的至少一項：安全數(shù)字輸入輸出(sdio)連接器、多媒體卡(mmc)連接器、通用串行總線(usb)連接器以及用戶身份模塊(sim)連接器。

在示例20中，如示例17所述的主題可以可選地包括以下各項中的至少一項：耦合至所述集成電路的顯示器以及耦合至所述集成電路的天線。

在示例21中，如示例17所述的主題可以可選地包括：其中，所述裝置包括片上系統(tǒng)(soc)，并且所述輸出節(jié)點是所述soc的輸入/輸出(i/o)焊盤的一部分。

示例22包括主題，所述主題包括一種運行緩沖器的方法，所述方法包括：向緩沖器的輸出級的晶體管當中的第一晶體管的柵極提供第一偏置電壓，所述晶體管耦合在具有電源電壓的節(jié)點與地之間；基于所述電源電壓和所述第一偏置電壓生成第二偏置電壓；以及向所述晶體管當中的第二晶體管的柵極提供所述第二偏置電壓。

在示例23中，如示例22所述的主題可以可選地包括：提供所述第一偏置電壓包括將所述第一晶體管的所述柵極耦合至附加電源電壓，所述附加電源電壓的值大于零且小于耦合至所述晶體管的所述電源電壓的值。

在示例24中，如示例22所述的主題可以可選地包括：其中，提供所述第一偏置電壓包括將所述第一晶體管的所述柵極耦合至基于帶隙基準的電壓發(fā)生器。

在示例25中，如示例22所述的主題可以可選地包括：其中，生成所述第二偏置電壓包括：將來自偏置電壓發(fā)生器的第一電路分支的電路部分的電流鏡像至所述偏置電壓發(fā)生器的第二電路分支的電路部分，所述第一電路分支耦合在具有所述電源電壓的所述節(jié)點與所述第一晶體管的所述柵極之間，并且所述第一和第二電路分支的所述電路部分具有匹配的電路結構，并且其中，所述第二偏置電壓基于所述匹配的電路結構兩端電壓的值。

如示例1至示例25所述的主題可以被組合為任意的組合。

上文描述和附圖示展示了一些實施例，用于使本領域的技術人員能夠實踐本發(fā)明的實施例。其他實施例可以合并結構、邏輯、電、過程和其他改變。示例僅代表可能的變化。一些實施例的部分和特征可以包括在其他實施例的那些部分和特征中、或替代其他實施例的那些部分和特征。對本領域技術人員而言，在閱讀和理解了以上說明之后，許多其他的實施例都將是明顯的。因此，各實施例的范圍由所附權利要求書、連同這樣的權利要求書有權獲得的等效物的全部范圍來確定。

提供本摘要以允許讀者斷定本技術披露的本質和主旨。基于其將不被用于限制或者解釋權利要求書的范圍或者含義的理解提交所述摘要。據(jù)此將以下權利要求結合到具體實施方式中，其中每一項權利要求獨立地代表一個單獨的實施例。