本發(fā)明系指一種放大電路，尤指一種可消除基底信號、轉換共模電壓及快速建立共模負反饋的放大電路。

背景技術：

隨著科技發(fā)展，穿戴式電子裝置已具備心跳檢測的功能。然而，穿戴式電子裝置中的心跳檢測電路所檢測到的心跳信號非常微弱，為了將心跳信號放大至可量化的水平，需要利用程控增益放大器(即程控增益放大器)來放大心跳檢測電路所檢測到的心跳信號。

具體來說，程控增益放大器耦接于一前級電路(如心跳檢測電路)以及一后級電路(如模擬數(shù)字轉換器(analog-to-digitalconvertor，adc))，一般來說，前級電路的輸出信號的共模電壓與程控增益放大器的共模電壓不匹配，當程控增益放大器的后級電路與程控增益放大器本身的共模電壓不匹配時，可能會導致后級電路的失調電壓發(fā)生改變、輸入共模點偏移等問題，嚴重時甚至會導致后級電路無法正常運作。另外，于習知開關電容共模負反饋電路中，程控增益放大器需耗費大量時間于建立程控增益放大器的共模負反饋，而導致程控增益放大器的平均功耗上升。

另外，心跳檢測電路的輸出信號包含心跳信號及基底信號，心跳信號的幅度僅為基底信號1/100～1/1000，而于深亞微米(deepsubmicron)集成電路中，程控增益放大器動態(tài)范圍僅為1v左右，而造成心跳信號還沒放大到所需大小，程控增益放大器就因基底信號而進入飽和。

因此，現(xiàn)有技術實有改善之必要。

技術實現(xiàn)要素：

本發(fā)明之主要目的即在于提供一種放大電路，其可消除基底信號、轉換共模電壓及快速建立共模負反饋，以改善現(xiàn)有技術的缺點。

為了解決上述技術問題，本發(fā)明提供了一種放大電路，其耦接于一后級電路，該放大電路包含有一放大子電路，接收一前級輸出差分信號；以及一參考電壓產(chǎn)生電路，耦接于該放大子電路；其中，該參考電壓產(chǎn)生電路產(chǎn)生一參考共模電壓，使得該放大子電路的一共模電壓與該后級電路一后級共模電壓大致相等；其中，該參考電壓產(chǎn)生電路產(chǎn)生一第一參考電壓及一第二參考電壓，以消除該前級輸出差分信號之一基底信號。

本發(fā)明提供的放大電路，放大電路利用參考電壓產(chǎn)生電路根據(jù)后級共模電壓vcmi產(chǎn)生與后級共模電壓vcmi具有相同電壓值的參考共模電壓vcmb，并利用共模電壓轉換電路將具有共模電壓vcmf的前級輸出信號vip、vin轉換成具有參考共模電壓vcmb(即為后級共模電壓vcmi)的輸入信號vaip、vain，以解決共模電壓vcmf與后級共模電壓vcmi不匹配的問題。另外，放大電路利用參考電壓產(chǎn)生電路產(chǎn)生參考電壓vrfp、vrfn至程控增益放大電路，以消除前級輸出信號vip、vin中的基底信號。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明實施例一差分放大系統(tǒng)的示意圖。

圖2為本發(fā)明實施例一放大電路的示意圖。

圖3為本發(fā)明實施例一參考電壓產(chǎn)生電路的示意圖。

圖4為本發(fā)明實施例一共模電壓轉換電路的示意圖。

圖5為本發(fā)明實施例一程控增益放大電路的示意圖。

圖6為本發(fā)明實施例一共模負反饋電路的示意圖。

圖7為本發(fā)明實施例復數(shù)個波形圖。

圖8為本發(fā)明實施例一全差分運算放大器的示意圖。

【符號說明】

1差分放大系統(tǒng)

10放大電路

12前級電路

14后級電路

101參考電壓產(chǎn)生電路

102共模電壓轉換電路

103共模負反饋電路

104程控增益放大電路

300偏置電路

302、80差分放大電路

304、82、84電流鏡

306電壓等化電路

400、402共模半電路

500、502開關電容半電路

504全差分運算放大器

c1、c1’、c2、c2’、cf1、cf2、電容

cf1’、cf2’、

n1～n4、n1’～n4’端

m301～m312、m800～m810晶體管

ph1、ph2頻率信號

rref1、rref2、rcm、rcm’電阻

s1、s2、s1’、s2’、s3～s8、s3’～開關

s8’、sr、sr1、sr2、sr3、s61、s62、s63、

s64、s61’、s62’、s63’、s64’

vip、vin前級輸出信號

vop、von輸出信號

vaip、vain輸入信號

vrfp、vrfn參考電壓

vcmi、vcmb共模電壓

vctl控制電壓

具體實施方式

在通篇說明書及后續(xù)的權利要求當中所提及的「包含」系為一開放式的用語，故應解釋成「包含但不限定于」。以外，「耦接」一詞在此系包含任何直接及間接的電氣連接手段。因此，若文中描述一第一組件耦接于一第二組件，則代表該第一組件可直接電性連接于該第二組件，或透過其他組件或連接手段間接地電性連接至該第二組件。

請參考圖1，圖1為本發(fā)明實施例一差分放大系統(tǒng)1的示意圖，差分放大系統(tǒng)1包含一放大電路10，放大電路10耦接于一前級電路12以及一后級電路14，前級電路12可包含一心跳檢測電路，后級電路14可包含模擬數(shù)字轉換器(analog-to-digitalconvertor，adc)。放大電路10自前級電路接12接收一前級輸出差分信號(包含一前級輸出信號vip及一前級輸出信號vin)，根據(jù)前級輸出差分信號產(chǎn)生一差分輸出信號(包含一輸出信號vop及一輸出信號von)，并將差分輸出信號輸出至后級電路14。前級輸出差分信號可包含一有用信號以及一基底信號(baselinesignal)，有用信號可為一心跳信號，相較于基底信號，有用信號的幅值相當微小，有用信號幅值可僅為基底信號幅值的1/100甚至更低。前級輸出信號vip與前級輸出信號vin之間具有一共模電壓vcmf，而后級電路14具有一后級共模電壓vcmi。放大電路10可包含一程控增益放大電路，一般來說，當程控增益放大電路的共模電壓與前級輸出信號的共模電壓vcmf不匹配時，可能導致程控增益放大電路無法正常工作(其與前一級共模不匹配會導致其工作不正常；其與后一級共模不匹配會導致后一級工作不正常。)另一方面，當程控增益放大電路的共模電壓與后級共模電壓vcmi不匹配時，可能導致后級電路14無法正常工作。

為了解決程控增益放大電路的共模電壓與前級輸出信號的共模電壓vcmf及后級共模電壓vcmi不匹配的問題，同時解決有用信號遠小于基底信號的問題，請參考圖2，圖2為本發(fā)明實施例放大電路10的示意圖，放大電路10包含有一參考電壓產(chǎn)生電路101、一共模電壓轉換電路102、一共模負反饋電路103以及一程控增益放大電路104(對應至權利要求中所述的放大子電路)。參考電壓產(chǎn)生電路101用來解決控增益放大電路104的共模電壓與后級共模電壓vcmi不匹配，以及基底信號過大所產(chǎn)生的問題，具體來說，參考電壓產(chǎn)生電路101根據(jù)后級共模電壓vcmi產(chǎn)生與后級共模電壓vcmi大致相等之一參考共模電壓vcmb，并將參考共模電壓vcmb輸出至共模電壓轉換電路102，使得程控增益放大電路104的共模電壓與后級共模電壓vcmi大致相等。參考共模電壓與該后級電路的一后級共模電壓越接近越好，優(yōu)選地，參考共模電壓與該后級電路的一后級共模電壓的電壓值相差正負20％，更優(yōu)選地，參考共模電壓與該后級電路的一后級共模電壓相等。另外，參考電壓產(chǎn)生電路101產(chǎn)生一參考電壓vrfp及一參考電壓vrfn，參考電壓產(chǎn)生電路101將參考電壓vrfp、vrfn輸出至程控增益放大電路104，以消除前級輸出信號vip、vin中的基底信號，解決基底信號過大所產(chǎn)生的問題。需注意的是，參考共模電壓vcmb為參考電壓vrfp、vrfn之間的共模電壓，參考共模電壓vcmb與后級共模電壓vcmi具有相同的電壓值，該參考共模電壓與該后級電路的一后級共模電壓的差值小于或等于預定范圍。

共模電壓轉換電路102用來解決解決程控增益放大電路104的共模電壓與前級輸出信號的共模電壓vcmf不匹配的問題，具體來說，共模電壓轉換電路102耦接于前級電路12及參考電壓產(chǎn)生電路101，接收前級輸出信號vip、vin及參考共模電壓vcmb，共模電壓轉換電路102根據(jù)參考共模電壓vcmb將前級輸出信號vip、vin轉換成一差分輸入信號，其中，該差分輸入信號包含一輸入信號vaip及一輸入信號vain，輸入信號vaip、vain之間的一共模電壓亦為參考共模電壓vcmb，即vcmb＝(vaip+vain)/2，換句話說，共模電壓轉換電路102將其共模電壓為共模電壓vcmf的前級輸出信號vip、vin轉換成其共模電壓為參考共模電壓vcmb(即為后級共模電壓vcmi)的輸入信號vaip、vain，并將輸入信號vaip、vain輸出至程控增益放大電路104。

程控增益放大電路104耦接于前級電路12、參考電壓產(chǎn)生電路101、共模電壓轉換電路102及共模負反饋電路103，用來接收前級輸出信號vip、vin、參考電壓vrfp、vrfn、參考共模電壓vcmb、輸入信號vaip、vain以及控制電壓vctl，根據(jù)參考電壓vrfp、vrfn消除前級輸出信號vip、vin中的基底信號，并產(chǎn)生輸出信號vop、von至后級電路14。另外，為了快速地建立程控增益放大電路104的共模負反饋，共模負反饋電路103耦接于程控增益放大電路104及參考電壓產(chǎn)生電路101，根據(jù)參考共模電壓vcmb產(chǎn)生一控制電壓vctl至程控增益放大電路104，以快速地建立程控增益放大電路104的共模負反饋。

簡而言之，放大電路10利用參考電壓產(chǎn)生電路101根據(jù)后級共模電壓vcmi產(chǎn)生與后級共模電壓vcmi具有相同電壓值的參考共模電壓vcmb，并利用共模電壓轉換電路102將具有共模電壓vcmf的前級輸出信號vip、vin轉換成具有參考共模電壓vcmb(即為后級共模電壓vcmi)的輸入信號vaip、vain，以解決共模電壓vcmf與后級共模電壓vcmi不匹配的問題。另外，放大電路10利用參考電壓產(chǎn)生電路101產(chǎn)生參考電壓vrfp、vrfn至程控增益放大電路104，以消除前級輸出信號vip、vin中的基底信號。

詳細來說，請參考圖3，圖3為本發(fā)明實施例參考電壓產(chǎn)生電路101的示意圖。參考電壓產(chǎn)生電路101包含一偏置電路300、一差分放大電路302、一電流鏡304(對應至權利要求中所述的第一電流鏡)、參考電阻rref1、rref2、以及一電壓等化電路306。偏置電路300用來提供差分放大電路302、電流鏡304及電壓等化電路306的偏置，其包含有晶體管m301、m302。在后續(xù)的說明書中，晶體管的柵極(gate)對應至權利要求中所述晶體管的控制端，晶體管的源極(source)、漏極(drain)可對應至權利要求中所述晶體管的第一端或第二端。為了降低功耗，可調整晶體管m301、m302之間的比例，即通過晶體管m301、m302-的電流之間具有一比例。同理，為了降低功耗，亦可調整通過晶體管m303、m304的電流之間的比例，或是調整通過晶體管m305、m306的電流之間的比例，亦可調整通過晶體管m307、m308的電流之間的比例。晶體管m301的一源極耦接于晶體管m302的一源極，晶體管m301的一柵極與晶體管m302的一柵極接收一偏置電壓vbn1。另外，差分放大電路302包含有晶體管m303、m304，晶體管m303與晶體管m304的源極皆耦接于晶體管m302的漏極，晶體管m303的一柵極用來接收后級共模電壓vcmi，晶體管m304的一柵極耦接于參考電阻rref1、rref2，晶體管m304的柵極用來輸出參考共模電壓vcmb。

電流鏡304耦接于差分放大電路302，用來提供差分放大電路302的電流，電流鏡304包含有晶體管m305、m306、m307、m308，晶體管m305的一源極耦接于晶體管m306的一源極，晶體管m305、m306的漏極分別耦接于晶體管m307、m308的源極，晶體管m305與晶體管m306的柵極耦接于晶體管m307的一漏極，晶體管m307與晶體管m308的柵極接收一偏置電壓vbp。參考電阻rref1、rref2-具有相同的電阻值，參考電阻rref1-的一第一端耦接于晶體管m308的一漏極，參考電阻rref1-的一第二端耦接于參考電阻rref2的一第一端，參考電阻rref2-的一第二端耦接于晶體管m304的一漏極，晶體管m304的柵極耦接于參考電阻rref1的第二端與參考電阻rref2的第一端。如此一來，參考電阻rref1-的第一端輸出參考電壓vrfp，參考電阻rref2-的第二端輸出參考電壓vrfn，且參考電壓vrfp、vrfn之間的共模電壓即為參考共模電壓vcmb。

電壓等化電路306包含有一差分放大電路308、一電流鏡310(對應至權利要求中所述的第二電流鏡)以及一晶體管m313，差分放大電路308包含晶體管m309、m310，晶體管m309與晶體管m310的源極皆耦接于晶體管m301的一漏極，晶體管m309的一柵極耦接于晶體管m304的漏極，晶體管m310的一柵極耦接于晶體管m303的一漏極。電流鏡310包含晶體管m311、m312，晶體管m311的一源極耦接于晶體管m312的一源極，晶體管m311與晶體管m312的柵極耦接于晶體管m311的一漏極，晶體管m311、m312的漏極分別耦接于晶體管m309、m310的漏極。晶體管m313的一柵極耦接于晶體管m310、m311的漏極，晶體管m313的一漏極耦接于晶體管m307的漏極，而晶體管m313的一源極耦接于晶體管m310的一柵極與晶體管m303的漏極。

簡單來說，參考電壓產(chǎn)生電路101利用電壓等化電路306，使得晶體管m303的漏極電壓與晶體管m304的漏極電壓相等，降低晶體管m303與晶體管m304因溝道調制效應(channelmodulationeffect)所引起的失調(offest)，而使得晶體管m303的柵極電壓與晶體管m304的柵極電壓大致相等，因此，晶體管m304柵極所輸出的參考共模電壓vcmb與晶體管m30柵極所接收的后級共模電壓vcmi具有相同的電壓值，即vcmb＝vcmi，且參考電壓產(chǎn)生電路101具有寬廣的輸出動態(tài)范圍。另外，參考電壓產(chǎn)生電路101利用具有相同電阻值的參考電阻rref1及參考電阻rref2分別輸出參考電壓vrfp及參考電壓vrfn，如此一來，參考電壓vrfp與參考電壓vrfn之間之共模電壓即為參考共模電壓vcmb，即vcmb＝(vrfp+vrfn)/2。

另一方面，請參考圖4及圖5，圖4為本發(fā)明實施例共模電壓轉換電路102的示意圖，圖5為本發(fā)明實施例程控增益放大電路104的示意圖。共模電壓轉換電路102包含有一第一共模半電路400及一第二共模半電路402，第一共模半電路400包含一共模電阻rcm、共模開關s1、s2及一共模電容c1，第二共模半電路402包含一共模電阻rcm’、共模開關s1’、s2’及一共模電容c1’。共模電阻rcm與共模電阻rcm’具有相同之電阻值，另外，共模電阻rcm的一第一端接收前級輸出信號vip，共模電阻rcm’的一第一端接收前級輸出信號vin，共模電阻rcm的一第二端耦接于共模電阻rcm’的一第二端，共模電阻rcm、rcm’第二端的電壓即為前級輸出信號vip、vin之間的共模電壓vcmf。共模開關s1的一第一端耦接于共模電阻rcm的第二端，共模開關s2的一第一端接收參考共模電壓vcmb，共模開關s2的一第二端耦接于共模開關s1的一第二端，共模電容c1的一第一端耦接于共模開關s1的第二端，共模電容c1的一第二端用來輸出輸入信號vaip；同樣地，共模開關s1’的一第一端耦接于共模電阻rcm’的第二端，共模開關s2’的一第一端接收參考共模電壓vcmb，共模開關s2’的一第二端耦接于共模開關s1’的一第二端，共模電容c1’的一第一端耦接于共模開關s1’的第二端，共模電容c1’的一第二端用來輸出輸入信號vain。

共模電壓轉換電路102將輸入信號vaip、vain傳遞至程控增益放大電路104，如圖5所示，程控增益放大電路104為一相關雙采樣(correlateddoublesampling)全差分程控增益放大電路，其可有效抑制運算放大器的失調電壓(offsetvoltage)、有限增益、閃爍噪聲(flickernoise，1/fnoise)等非理想特性。可以減小有限增益和1/f噪聲的影響。減小有限增益說明可以采用更小的增益帶寬積(gbw)從而減小功耗。減小1/f噪聲可以降低放大器低頻噪聲的影響，從而提高snr。

其中，降低有限增益可降低放大器對增益帶寬積(gainbandwidthprodict)的需求，由于增益帶寬積與功耗的平方成線性關系，因此采用相關雙采樣全差分程控增益放大電路可進一步降低功耗。另外，降低閃爍噪聲可降低放大器受低頻噪聲的影響，進而提高信噪比(signal-to-noiseratio，snr)。程控增益放大電路104包含有一全差分運算放大器504、一第一開關電容半電路500以及一第二開關電容半電路502。全差分運算放大器504具有一正輸入端(標示有「+」號)、一負輸入端(標示有「－」號)、一正輸出端(標示有「+」號)以及一負輸出端(標示有「－」號)。全差分運算放大器504的負輸出端耦接于共模開關s1’的第二端以接收輸入信號vain，正輸出端耦接于共模開關s1的第二端以接收輸入信號vaip，正輸出端用來輸出輸出信號vop，而負輸出端用來輸出輸出信號von。

第一開關電容半電路500包含一重置開關sr、開關s3～s8、一電容c2以及反饋電容cf1、cf2，重置開關sr的一端耦接于全差分運算放大器504的負輸入端，另一端用來接收參考共模電壓vcmb。電容c2耦接于全差分運算放大器504的負輸入端，開關s3的一端耦接于電容c2，另一端用來接收前級輸出信號vip，開關s4的一端耦接于電容c2，另一端用來接收參考電壓vrfp，開關s5耦接于正輸出端，開關s6的一端耦接于開關s5，另一端用來接收參考共模電壓vcmb，反饋電容cf1的一端耦接于開關s5，另一端耦接于全差分運算放大器504的負輸入端，反饋電容cf2耦接于全差分運算放大器504的正輸出端，開關s7的一端耦接于全差分運算放大器504的負輸入端及反饋電容cf1，另一端耦接于反饋電容cf2，開關s8的一端耦接于開關s7與反饋電容cf2之間，另一端用來接收參考共模電壓vcmb。

同樣地，第二開關電容半電路502包含一重置開關sr’、開關s3’～s8’、一電容c2’以及反饋電容cf1’、cf2’，重置開關sr’的一端耦接于全差分運算放大器504的正輸入端，另一端用來接收參考共模電壓vcmb。電容c2’耦接于全差分運算放大器504的正輸入端，開關s3’的一端耦接于電容c2’，另一端用來接收前級輸出信號vin，開關s4’的一端耦接于電容c2’，另一端用來接收參考電壓vrfn，開關s5’耦接于負輸出端，開關s6’的一端耦接于開關s5’，另一端用來接收參考共模電壓vcmb，反饋電容cf1’的一端耦接于開關s5’，另一端耦接于全差分運算放大器504的正輸入端，反饋電容cf2’耦接于全差分運算放大器504的負輸出端，開關s7’的一端耦接于全差分運算放大器504的正輸入端及反饋電容cf1’，另一端耦接于反饋電容cf2’，開關s8’的一端耦接于開關s7’與反饋電容cf2’之間，另一端用來接收參考共模電壓vcmb。

其中，共模開關s1、s1’以及開關s4、s5、s8、s4’、s5’、s8’受控于一頻率信號ph1，共模開關s2、s2’以及開關s3、s6、s7、s3’、s6’、s7’受控于一頻率信號ph2，頻率信號ph1與頻率信號ph2為不相互重迭的頻率信號。當頻率信號ph1為一第一電位(可為一低電位)而頻率信號ph2為一第二電位(可為一高電位)時，共模開關s2、s2’以及開關s3、s6、s7、s3’、s6’、s7’導通，共模電壓轉換電路102的共模電容c1、c1’采樣輸入?yún)⒖脊材ｋ妷簐cmb，程控增益放大電路104的電容c2、c2’采樣輸入共模電壓vcmf；而當頻率信號ph1為第二電位而頻率信號ph2為第一電位時，共模開關s2、s2’以及開關s3、s6、s7、s3’、s6’、s7’斷開，而共模開關s1、s1’以及開關s4、s5、s8、s4’、s5’、s8’導通，共模電壓轉換電路102的共模電容c1、c1’采樣輸入共模電壓vcmf，程控增益放大電路104的電容c2、c2’采樣輸入?yún)⒖脊材ｋ妷簐cmb。在共模電容c1、c1’與電容c2、c2’具有相同電容值的情況下，根據(jù)電荷守恒原理，共模電壓轉換電路102可產(chǎn)生具有參考共模電壓vcmb的輸入信號vaip、vain，而程控增益放大電路104可產(chǎn)生輸出信號vop為vop＝(vip－vrfp)*(c2/cf2)+vcmb(式1)以及輸出信號von為von＝(vin－vrfn)*(c2’/cf2’)+vcmb(式2)，由式1及式2可知，參考電壓產(chǎn)生電路101所產(chǎn)生的參考電壓vrfp、vrfn可用來消除前級輸出差分信號中所包含的基底信號。

另外，程控增益放大電路104的全差分運算放大器504接收共模負反饋電路103所產(chǎn)生的控制電壓vctl，以快速地建立程控增益放大電路104的共模負反饋。詳細來說，請參考圖6，圖6為本發(fā)明實施例共模負反饋電路103的示意圖。共模負反饋電路103包含一第一負反饋半電路600、一第二負反饋半電路602以及一負反饋重置開關sr3，為了方便說明，第一負反饋半電路600標示有一第一端n1、一第二端n2、一第三端n3及一第四端n4，第二負反饋半電路602標示有一第一端n1’、一第二端n2’、一第三端n3’及一第四端n4’。負反饋重置開關sr3的一端耦接于第一負反饋半電路600的第三端n3與第二負反饋半電路602的第三端n3’，負反饋重置開關sr3的另一端耦接于第一負反饋半電路600的第四端n4與第二負反饋半電路602的第四端n4’。第一負反饋半電路600的第一端n1耦接于全差分運算放大器504的正輸出端，用來接收輸出信號vop；第二負反饋半電路602的第一端n1’耦接于全差分運算放大器504的負輸出端，用來接收輸出信號von。第一負反饋半電路600的第二端n2與第二負反饋半電路602的第二端n2’耦接于參考電壓產(chǎn)生電路101，用來接收參考共模電壓vcmb。第一負反饋半電路600的第三端n3與第二負反饋半電路602的第三端n3’耦接于全差分運算放大器504，用來輸出控制電壓vctl至全差分運算放大器504。第一負反饋半電路600的第四端n4與第二負反饋半電路602的第四端n4’用來接收一偏置電壓vbn2。

第一負反饋半電路600包含有一負反饋重置開關sr1、開關s61、s62、s63、s64以及電容cfb1、cfb2，負反饋重置開關sr1耦接于第一負反饋半電路600的第一端n1與第二端n2之間，開關s61、s62、s63、s64分別耦接于第一負反饋半電路600的第一端n1、第二端n2、第三端n3及第四端n4，電容cfb1耦接于第一負反饋半電路600的第一端n1與第三端n3之間，電容cfb2的一第一端耦接于開關s61與開關s62之間，電容cfb2的一第二端耦接于開關s63與開關s64之間。

同樣地，第二負反饋半電路602包含有一負反饋重置開關sr2、開關s61’、s62’、s63’、s64’以及電容cfb1’、cfb2’，負反饋重置開關sr2耦接于第二負反饋半電路602的第一端n1’與第二端n2’之間，開關s61’、s62’、s63’、s64’分別耦接于第二負反饋半電路602的第一端n1’、第二端n2’、第三端n3’及第四端n4’，電容cfb1’耦接于第二負反饋半電路602的第一端n1’與第三端n3’之間，電容cfb2’的一第一端耦接于開關s61’與開關s62’之間，電容cfb2’的一第二端耦接于開關s63’與開關s64’之間。

另外，開關s61、s61’、s63、s63’受控于頻率信號ph1，開關s62、s62’、s64、s64’受控于頻率信號ph2，負反饋重置開關sr1、sr2、sr3受控于一重置信號rst。根據(jù)于頻率信號ph1、頻率信號ph2及重置信號rst，共模負反饋電路103可分為一掉電階段、一上電階段、一預置階段以及一會話。頻率信號ph1、頻率信號ph2及重置信號rst之波形圖請參考圖7，當共模負反饋電路103于掉電階段時，如圖7所示，頻率信號ph1、頻率信號ph2及重置信號rst皆為低電位(即第一電位)，共模負反饋電路103所有的開關皆為斷路。當共模負反饋電路103于上電階段時，僅重置信號rst為高電位(即第二電位)，負反饋重置開關sr1、sr2、sr3導通，輸出信號vop、von預置為參考共模電壓vcmb，而控制電壓vctl預置為偏置電壓vbn2。當共模負反饋電路103于預置階段時，重置信號rst維持為高電位，頻率信號ph2拉高至高電位，而頻率信號ph1維持為低電位，電容cfb2、cfb2’的第一端預置為參考共模電壓vcmb，電容cfb2、cfb2’的第二端預置為偏置電壓vbn2。當共模負反饋電路103于會話時，重置信號rst拉低至低電位，負反饋重置開關sr1、sr2、sr3斷開，頻率信號ph2亦拉低至低電位，且頻率信號ph2拉高至高電位與頻率信號ph1不相互重迭，如此一來，經(jīng)過數(shù)個周期后，即可完成建立程控增益放大電路104的共模負反饋。

簡而言之，共模負反饋電路103利用負反饋重置開關sr1、sr2、sr3將輸出信號vop、von預置為參考共模電壓vcmb且將控制電壓vctl預置為偏置電壓vbn2，可大幅降低程控增益放大電路104建立共模負反饋所需的時間。

具體來說，共模負反饋電路103將控制電壓vctl傳遞至程控增益放大電路104之全差分運算放大器504，全差分運算放大器504的詳細電路結構可參考圖8，如圖8所示，全差分運算放大器504包含有一偏置晶體管m800、一差分放大電路80、一電流鏡82以及一電流鏡84。差分放大電路80包含晶體管m801、m802，晶體管m801的一柵極用來接收輸入信號vain，晶體管m802的一柵極用來接收輸入信號vaip，晶體管m801、m802的源極耦接于偏置晶體管m800的一漏極，偏置晶體管m800的一柵極接收一偏置電壓vbn，用來提供晶體管m801、m802的偏置電流。電流鏡82包含晶體管m803～m806，晶體管m803、m804的柵極用來接收控制電壓vctl，晶體管m803、m804的漏極分別耦接于晶體管m805、m806的源極，晶體管m805的一漏極用來輸出輸出信號vop，晶體管m806的一漏極用來輸出輸出信號von。電流鏡84包含晶體管m807～m810，晶體管m807、m808的漏極耦接于晶體管m805、m806的漏極，晶體管m807的一源極耦接于晶體管m801、m809的漏極，晶體管m808的一源極耦接于晶體管m802、m810的漏極。需注意的是，晶體管m803、m804的柵極用來接收控制電壓vctl，以穩(wěn)定全差分運算放大器504的共模電壓。另外，電流鏡82、84提供差分放大電路80相當大的輸出阻抗，而提高差分放大電路80的增益。

由上述可知，放大電路10利用參考電壓產(chǎn)生電路101、共模電壓轉換電路102，調整前級輸出信號vip、vin的共模電壓；利用參考電壓產(chǎn)生電路101產(chǎn)生參考電壓vrfp、vrfn，以消除前級輸出信號vip、vin中的基底信號；利用共模負反饋電路103快速地建立程控增益放大電路104的共模負反饋，減少了共模建立時間，縮短了放大電路10的工作時間，進而使得平均功耗降低；利用調整晶體管m301、m302之間的比例，或調整晶體管m303、m304之間、晶體管m305、m306之間及晶體管m307、m308之間的比例，進而降低功耗；利用具有相關雙采樣結構的程控增益放大電路104，降低放大器對增益帶寬積的需求，即降低功耗。相較之下，放大電路10可解決習知程控增益放大器前、后級電路共模電壓不匹配的問題，并有效消除前級輸出差分信號中的基底信號，同時可快速建立程控增益放大電路104的共模負反饋。

綜上所述，本發(fā)明的放大電路可使程控增益放大電路不受前級電路的輸出共模電壓的影響，且可自我調整程控增益放大電路自身的輸出共模電壓，以使輸出共模電壓與后級電路一致，以消除對后級電路的影響，其不受前級共模電壓的影響，而且可自適應調整輸出共模電壓同后一級電路一致，以消除后級電路的共模電壓產(chǎn)生影響。同時，本發(fā)明可以改善功耗：a)共模負反饋電路，減少了共模建立時間，從而縮短了整個放大器的工作時間，最終使得平均功耗降低；b)參考電壓產(chǎn)生電路通過調整管子比例以降低功耗；c)放大器采用cds結構以降低放大器對增益帶寬積的需求，增益帶寬積與功耗的平方成線性關系，因而采用cds結構可以降低放大器的功耗需求。另外，本發(fā)明的放大電路可有效消除前級輸出差分信號中的基底信號，并縮短建立共模負反饋所需的時間，其具有大動態(tài)范圍、工作穩(wěn)定性強、低功耗、共模建立時間短及與前后級電路的共模電壓相互匹配的優(yōu)點。

以上所述僅為本發(fā)明之較佳實施例，凡依本發(fā)明申請專利范圍所做之均等變化與修飾，皆應屬本發(fā)明之涵蓋范圍。