本申請涉及AD轉(zhuǎn)換器(模數(shù)轉(zhuǎn)換器)。

背景技術(shù)：

作為維持逐次比較型AD轉(zhuǎn)換器的低耗電性能而且實現(xiàn)ΔΣ型AD轉(zhuǎn)換器那樣的高分辨率化的方法，提出了噪聲整形型逐次比較AD轉(zhuǎn)換器(例如參考非專利文獻1)。噪聲整形型逐次比較AD轉(zhuǎn)換器采取對通常的逐次比較型AD轉(zhuǎn)換器追加了積分電路的結(jié)構(gòu)。通過針對將逐次比較動作進行至LSB后的電容DAC(數(shù)模轉(zhuǎn)換器)的殘差電壓進行積分，并反饋到下一采樣，從而能夠得到噪聲整形特性。

現(xiàn)有技術(shù)文獻

非專利文獻

非專利文獻1：J.A.Fredenburg，M.P.Flynn，

“A 90－MS/s 11－MHz－Bandwidth 62－dB SNDR Noise－Shaping SAR ADC，”IEEE J.Solid－State Circuits，vol.47，no.12，pp.2898－2904，Dec，2012.

技術(shù)實現(xiàn)要素：

本申請?zhí)峁┠軌驅(qū)崿F(xiàn)高分辨率化的AD轉(zhuǎn)換器。

本申請的一方式中的AD轉(zhuǎn)換器(模數(shù)轉(zhuǎn)換器)具備：

共通節(jié)點，被輸入模擬輸入電壓；

電容DAC(電容數(shù)模轉(zhuǎn)換器)，具備多個電容元件，各電容元件的一端與所述共通節(jié)點連接，另一端根據(jù)逐次比較控制信號，選擇性地與第一電壓以及第二電壓中的某一個連接；

比較器，對所述共通節(jié)點的電壓與比較參考電壓進行比較；

逐次比較控制電路，根據(jù)所述比較器的比較結(jié)果決定下一比特的逐次 比較控制信號；以及

積分器，經(jīng)由所述共通節(jié)點被輸入將逐次比較動作進行至最低位比特之后的所述電容DAC的殘差電壓，對所述輸入的殘差電壓進行積分，將積分值作為下一采樣的比較參考電壓，

所述積分器具備：

級聯(lián)連接的多個積分電路；

至少一個前饋路徑，對所述殘差電壓進行采樣并輸入至所述多個積分電路之中的第二級以后的某一個積分電路。

發(fā)明效果

本申請的AD轉(zhuǎn)換器能夠?qū)崿F(xiàn)高分辨率化。

附圖說明

圖1是表示本申請的比較例所涉及的AD轉(zhuǎn)換器的結(jié)構(gòu)的一例的圖。

圖2是表示逐次比較動作中的電容DAC的輸出電壓的變化的一例的波形圖。

圖3是表示圖1所示的AD轉(zhuǎn)換器的動作的信號流的圖。

圖4是表示本申請的實施方式一中的AD轉(zhuǎn)換器的結(jié)構(gòu)的一例的圖。

圖5是表示圖4所示的積分器的時序圖的一例的圖。

圖6是表示圖4所示的AD轉(zhuǎn)換器的動作的信號流的圖。

圖7是由具有2次的噪聲整形特性的積分器構(gòu)成積分器的情況下的AD轉(zhuǎn)換器的信號流的圖。

圖8是表示在不進行噪聲整形時、進行了1次、2次、3次的噪聲整形時的AD轉(zhuǎn)換輸出譜的曲線圖。

圖9是表示在進行了1次、2次、3次的噪聲整形時的NTF(噪聲傳遞函數(shù))的頻率特性的曲線圖。

圖10是表示由一個運算放大器進行3次的積分的積分器的結(jié)構(gòu)的一例的圖。

圖11是表示本申請的實施方式二中的AD轉(zhuǎn)換器的結(jié)構(gòu)的一例的圖。

圖12是分割型電容DAC的動作的說明圖。

圖13是表示來自分割型電容DAC的輸出電壓的變動的波形圖。

圖14是表示沒有采用DEM的情況下的功率譜的一例的曲線圖。

圖15是表示本申請的實施方式二中的AD轉(zhuǎn)換器的功率譜的一例的曲線圖，是采用了DEM的情況下的曲線圖。

標號說明

1 開關(guān)

2 電容DAC(電容數(shù)模轉(zhuǎn)換器)

3 比較器

4 逐次比較控制部

5 串－并轉(zhuǎn)換電路

6 數(shù)字濾波器

7、8 積分器

9、10、11、13、15、17 電容元件

12、14、16 積分電路

18 分割型電容DAC(分割型電容數(shù)模轉(zhuǎn)換器)

19 DEM部(動態(tài)元件匹配部)

FF1、FF2 前饋路徑

FB 反饋路徑

SΦS、SΦ1、SΦ2、SΦ3 控制信號

具體實施方式

(達成發(fā)明本申請所涉及的一方式的過程)

在處理生物體信號等微弱信號的傳感器系統(tǒng)的模擬前端中，通過AD轉(zhuǎn)換器的高分辨率化，能夠得到在AD轉(zhuǎn)換器的前級設(shè)置的模擬放大器的放大率的緩和、或者模擬放大器本身變得不需要等優(yōu)點。但是，AD轉(zhuǎn)換器的高分辨率化一般而言需要實現(xiàn)低噪聲化，所以不能避免耗電的增加。由于預(yù)想到傳感器系統(tǒng)今后進一步小型化·低耗電化，所以在高分辨率AD轉(zhuǎn)換器中也尋求低功率動作。

在AD轉(zhuǎn)換器中存在各種架構(gòu)，根據(jù)需求規(guī)格對這些架構(gòu)區(qū)分使用。逐次比較型AD轉(zhuǎn)換器通過從最高位比特起逐次重復(fù)進行模擬輸入電壓與由數(shù)模轉(zhuǎn)換器(以下稱為DAC)生成的電壓的比較動作，從而得到多比特 的數(shù)字信號。因此，能夠僅由比較器、DAC以及簡單的數(shù)字電路構(gòu)成，是能夠?qū)崿F(xiàn)最小型·低耗電化的架構(gòu)。但是，逐次比較型AD轉(zhuǎn)換器隨著分辨率上升，比較對象電壓變小，所以在比較時易于受到熱噪聲的影響。從而逐次比較型AD轉(zhuǎn)換器以往不適于需要高分辨率的傳感器系統(tǒng)。

另一方面，作為AD轉(zhuǎn)換器的架構(gòu)之一，存在ΔΣ型AD轉(zhuǎn)換器。ΔΣ型AD轉(zhuǎn)換器通過將噪聲整形技術(shù)和過采樣技術(shù)進行組合，從而具有能夠?qū)崿F(xiàn)高分辨率化的架構(gòu)。噪聲整形技術(shù)是通過ΔΣ調(diào)制對量化噪聲賦予低頻側(cè)衰減的頻率特性的技術(shù)。ΔΣ型AD轉(zhuǎn)換器能夠以比信號波段充分高的頻率對模擬輸入電壓進行采樣(過采樣)，通過低通濾波器(LPF)阻斷高頻噪聲，從而提高SN比。但是，為了實現(xiàn)更高分辨率化，需要提高ΔΣ調(diào)制的次數(shù)，進而提高過采樣比。次數(shù)的增加引起ΔΣ調(diào)制器內(nèi)的積分電路的增加等，此外，過采樣比的提高要求更高速的動作。通常，在積分電路中使用運算放大器，所以積分器個數(shù)的增加或高速動作導(dǎo)致大幅度的功率增加。

因此，如上所述，提出了非專利文獻1中記載的噪聲整形型逐次比較AD轉(zhuǎn)換器。噪聲整形型逐次比較AD轉(zhuǎn)換器通過針對將逐次比較動作進行至LSB后的電容DAC的殘差電壓進行積分，并反饋到下一采樣，從而能夠得到噪聲整形特性。

但是，在非專利文獻1記載的噪聲整形型逐次比較AD轉(zhuǎn)換器中，噪聲整形的次數(shù)為1次，因此不能期待分辨率的大幅度的提高。此外，在積分器中使用運算放大器但需要始終使其動作，所以導(dǎo)致耗電的增加。

此外，要提高逐次比較型AD轉(zhuǎn)換器的分辨率，不僅熱噪聲而且DAC的電容不匹配也成為重要的課題。以往，使用對電容進行修調(diào)(trimming)的方法來改善不匹配。但是，修調(diào)方法大多具有離散的分辨率，隨著高分辨率化的發(fā)展，修調(diào)精度惡化。

鑒于上述問題，本申請?zhí)峁┮种屏炕肼曇约盁嵩肼暤仍肼暥鴮崿F(xiàn)高分辨率化，或抑制由于DAC的電容不匹配產(chǎn)生的寄生信號(spurious)而實現(xiàn)高分辨率化的逐次比較型AD轉(zhuǎn)換器。此外，本申請?zhí)峁┠軌蚪档秃碾姷闹鸫伪容^型AD轉(zhuǎn)換器。

本申請的一方式中的AD轉(zhuǎn)換器具備：

共通節(jié)點，被輸入模擬輸入電壓；

電容DAC，具備多個電容元件，各電容元件的一端與所述共通節(jié)點連接，另一端根據(jù)逐次比較控制信號，選擇性地與第一電壓以及第二電壓中的某一個連接；

比較器，對所述共通節(jié)點的電壓與比較參考電壓進行比較；

逐次比較控制電路，根據(jù)所述比較器的比較結(jié)果決定下一比特的逐次比較控制信號；以及

積分器，經(jīng)由所述共通節(jié)點被輸入將逐次比較動作進行至最低位比特之后的所述電容DAC的殘差電壓，對所述輸入的殘差電壓進行積分，將積分值作為下一采樣的比較參考電壓，

所述積分器具備：

級聯(lián)連接的多個積分電路；以及

至少一個前饋路徑，對所述殘差電壓進行采樣并輸入至所述多個積分電路之中的第二級以后的某一個積分電路。

根據(jù)該結(jié)構(gòu)，將逐次比較動作進行至LSB(最低位比特)之后的電容DAC的殘差電壓通過積分器被積分，積分值作為下一采樣的比較參考電壓被反饋。

在此，積分器由級聯(lián)連接的多個積分電路構(gòu)成，因此能夠?qū)埐铍妷哼M行2次以上的積分。進而，向第二級以后的至少一個積分電路經(jīng)由前饋路徑供給殘差電壓，因此該積分電路能夠?qū)η凹壍姆e分電路的積分值和殘差電壓進行積分。

由此，殘差電壓被賦予高次的噪聲整形特性，被相加至接下來采樣的模擬輸入電壓上。其結(jié)果，能夠?qū)δM輸入電壓賦予高次的噪聲整形特性。因此，通過對模擬輸入電壓進行過采樣，能夠提供高分辨率的逐次比較型AD轉(zhuǎn)換器。

此外，在上述AD轉(zhuǎn)換器中，所述積分器也可以具備至少一個反饋路徑，其將后級的積分電路的積分值反饋到前級的積分電路。

根據(jù)該結(jié)構(gòu)，通過反饋路徑，后級的積分電路的積分值被反饋到前級的積分電路，因此能夠使噪聲整形特性中的噪聲降低區(qū)域向高頻側(cè)擴展，能夠使可輸入的模擬輸入電壓的頻帶向高頻側(cè)延伸。

此外，在上述AD轉(zhuǎn)換器中，各積分電路也可以具備運算放大器，其 僅在進行積分動作時被啟動。

根據(jù)該結(jié)構(gòu)，構(gòu)成各積分電路的運算放大器僅在進行積分動作時被啟動，因此能夠?qū)崿F(xiàn)耗電的降低。

此外，本申請的另一方式中的AD轉(zhuǎn)換器具備：

共通節(jié)點，被輸入模擬輸入電壓；

電容DAC，具備多個電容元件，各電容元件的一端與所述共通節(jié)點連接，另一端根據(jù)逐次比較控制信號，選擇性地與第一電壓以及第二電壓中的某一個連接；

比較器，對所述共通節(jié)點的電壓與比較參考電壓進行比較；

逐次比較控制電路，根據(jù)所述比較器的比較結(jié)果決定下一比特的逐次比較控制信號；以及

積分器，經(jīng)由所述共通節(jié)點被輸入將逐次比較動作進行至最低位比特之后的所述電容DAC的殘差電壓，對所述輸入的殘差電壓進行積分，將積分值作為下一采樣的比較參考電壓，

所述積分器具備：

積分電路，包含運算放大器，共用所述運算放大器來依次進行多級的積分動作；以及

至少一個前饋路徑，對所述殘差電壓進行采樣，在所述積分電路進行第二級以后的積分動作之中的至少一個積分動作時將所述采樣的殘差電壓輸入至所述積分電路。

根據(jù)該結(jié)構(gòu)，將逐次比較動作進行至LSB(最低位比特)之后的電容DAC的殘差電壓通過積分器被積分，積分值作為下一采樣的比較參考電壓被反饋。

在此，積分器由共用運算放大器來依次進行多級的積分動作的積分電路構(gòu)成，因此能夠?qū)埐铍妷哼M行2次以上的積分。進而，在積分電路進行第2次以后的積分動作之中的至少一個積分動作時，經(jīng)由前饋路徑向積分電路供給殘差電壓，因此積分電路能夠?qū)η凹壍姆e分動作的積分值和殘差電壓進行積分。

由此，殘差電壓被賦予高次的噪聲整形特性，被相加至接下來采樣的模擬輸入電壓上。其結(jié)果，能夠?qū)δM輸入電壓賦予高次的噪聲整形特性。 因此，通過對模擬輸入電壓進行過采樣，能夠提供高分辨率的逐次比較型AD轉(zhuǎn)換器。

進而，在本方式中，積分電路共用運算放大器來進行多級的積分動作，所以能夠?qū)⒎e分電路由一個運算放大器來實現(xiàn)。

此外，在上述另一AD轉(zhuǎn)換器中，所述積分器也可以具備反饋路徑，其在所述積分電路進行一個積分動作的下一積分動作時，將所述一個積分動作的積分值反饋到所述積分電路。

根據(jù)該結(jié)構(gòu)，在積分電路進行一個積分動作的下一積分動作時，一個積分動作的積分值通過反饋路徑被反饋，因此能夠使噪聲整形特性中的噪聲降低區(qū)域向高頻側(cè)擴展，能夠使可輸入的模擬輸入電壓的頻帶向高頻側(cè)延伸。

此外，在上述另一方式的AD轉(zhuǎn)換器中，所述運算放大器也可以僅在進行積分動作時啟動。

根據(jù)該結(jié)構(gòu)，運算放大器僅在進行積分動作時被啟動，因此能夠?qū)崿F(xiàn)耗電的降低。

此外，本申請的再另一方式的AD轉(zhuǎn)換器具備：

共通節(jié)點，被輸入模擬輸入電壓；

電容DAC，具備多個電容元件，各電容元件的一端與所述共通節(jié)點連接，另一端根據(jù)逐次比較控制信號，選擇性地與第一電壓以及比所述第一電壓低的第二電壓中的某一個連接；

比較器，對所述共通節(jié)點的電壓與比較參考電壓進行比較；

逐次比較控制電路，根據(jù)所述比較器的比較結(jié)果決定下一比特的逐次比較控制信號；以及

積分器，經(jīng)由所述共通節(jié)點被輸入將逐次比較動作進行至最低位比特之后的所述電容DAC的殘差電壓，對所述輸入的殘差電壓進行積分，將積分值作為下一采樣的比較參考電壓，

所述電容DAC由具備用于提高所述電容DAC的輸出電壓的多個第一電容元件、以及用于降低所述輸出電壓的多個第二電容元件的分割(split)型電容DAC構(gòu)成，

所述逐次比較控制電路為：

在逐次比較的初始狀態(tài)時，將全部第一電容元件與所述第二電壓連接，且將全部第二電容元件與所述第一電壓連接，

在下一比特的逐次比較中提高所述電容DAC的輸出電壓的情況下，使第一指針沿著所述多個第一電容元件的排列方向虛擬地移動，決定從所述第二電壓向所述第一電壓切換連接的第一電容元件，

在下一比特的逐次比較中降低所述電容DAC的輸出電壓的情況下，使第二指針沿著所述多個第二電容元件的排列方向虛擬地移動，決定從所述第一電壓向所述第二電壓切換連接的第二電容元件，

在最低位比特的逐次比較結(jié)束時，在維持了所述第一指針、第二指針的位置的狀態(tài)下，將全部第一電容元件與所述第二電壓連接，且將全部第二電容元件與第一電壓連接。

根據(jù)該結(jié)構(gòu)，在最低位比特的逐次比較結(jié)束時，在維持了第一指針、第二指針的位置的狀態(tài)下，電容DAC被復(fù)位，因此在下一采樣時從該位置開始第一指針、第二指針的移動。因此，即使無偏倚地使用多個第一、第二電容元件，在分割型電容DAC的電容元件中產(chǎn)生了電容不匹配，也不會產(chǎn)生固定模式噪聲(pattern noise)，能夠抑制寄生信號。其結(jié)果，能夠提供高分辨率的AD轉(zhuǎn)換器。

此外，在再另一方式的AD轉(zhuǎn)換器中，所述逐次比較控制電路也可以根據(jù)所述比較器的比較結(jié)果決定是否需要提高所述電容DAC的輸出電壓。

此外，在再另一方式的AD轉(zhuǎn)換器中，所述逐次比較控制電路也可以使所述第一指針與所述第二指針向反方向移動。

根據(jù)該結(jié)構(gòu)，第一指針與第二指針向反方向移動，因此即使在第一、第二電容元件中存在電容不匹配，也能夠進一步提高寄生信號的抑制效果。

以下，按照附圖說明本發(fā)明的實施方式。另外，有時對同一結(jié)構(gòu)賦予同一標號而省略重復(fù)的說明。

(比較例)

圖1是本申請的比較例所涉及的AD轉(zhuǎn)換器1000的結(jié)構(gòu)的一例的圖。AD轉(zhuǎn)換器1000是噪聲整形型逐次比較AD轉(zhuǎn)換器。AD轉(zhuǎn)換器1000將由開關(guān)1、電容DAC2、比較器3、逐次比較控制部4以及串－并轉(zhuǎn)換部(SP)5構(gòu)成的逐次比較型AD轉(zhuǎn)換器作為基本結(jié)構(gòu)。并且，AD轉(zhuǎn)換器1000對 該基本結(jié)構(gòu)，還附加了低通濾波器(LPF)6、積分器7以及控制部900。

開關(guān)1是在對模擬輸入電壓Vin進行采樣時使用的開關(guān)。若開關(guān)1成為導(dǎo)通狀態(tài)則模擬輸入電壓Vin經(jīng)由共通節(jié)點N10被輸入至電容DAC2。

電容DAC2具備以二進制比率(2的冪的比率)對電容值進行了加權(quán)的多個電容元件201～205。以下，各電容元件201～205在不特別區(qū)分的情況下，被表示為電容元件200。電容元件200的一端與共通節(jié)點N10連接，另一端與參考電壓VH或參考電壓VL連接。在此，電容元件201～205的電容值分別例如設(shè)為16C、8C、4C、2C、C。另外，在圖1中，電容元件200的個數(shù)被設(shè)為5個，但這是一例，也可以是N(N為2以上的整數(shù))個。

進而，電容DAC2具備與電容元件201～205對應(yīng)的開關(guān)211～215。以下，各開關(guān)211～215在不特別區(qū)分的情況下，被表示為開關(guān)210。另外，在電容元件200的個數(shù)為N個的情況下，開關(guān)210的個數(shù)被設(shè)為N個。

開關(guān)210根據(jù)從逐次比較控制部4輸出的數(shù)字輸入信號(逐次比較控制信號的一例)將參考電壓VH(第一電壓的一例)或參考電壓VL(第二電壓的一例)與電容元件200連接。例如，在被輸入了“1”的數(shù)字輸入信號的情況下，開關(guān)210將參考電壓VH與對應(yīng)的電容元件200連接，在被輸入了“0”的數(shù)字輸入信號的情況下，開關(guān)210將參考電壓VL與對應(yīng)的電容元件200連接即可。在此，“將參考電壓VH與電容元件200連接”是指使被賦予了參考電壓VH的信號線與電容元件200連接。此外，“將參考電壓VL與電容元件200連接”是指使被賦予了參考電壓VL的信號線與電容元件200連接。另外，參考電壓VH設(shè)為比參考電壓VL大。

比較器3對來自電容DAC2的輸出電壓與從積分器7輸出的比較參考電壓Vfb進行比較。

逐次比較控制部4基于比較器3針對對象比特的比較結(jié)果，決定用于使電容DAC2生成對象比特的下一比特的比較對象電壓的數(shù)字輸入信號。

串－并轉(zhuǎn)換部5將比較器3的比較結(jié)果轉(zhuǎn)換為多比特的信號。低通濾波器(LPF)6使從串－并轉(zhuǎn)換部5輸出的多比特的信號的低頻分量通過，使AD轉(zhuǎn)換器1000作為過采樣型AD轉(zhuǎn)換器發(fā)揮作用。

積分器7以從電容DAC2輸出的電壓作為輸入，對所輸入的電壓進行積分，將積分值輸出至比較器3。

控制部900使構(gòu)成AD轉(zhuǎn)換器1000的開關(guān)之中的除了電容DAC2中包含的開關(guān)210以外的開關(guān)1、71、72等成為導(dǎo)通狀態(tài)(ON)或斷開狀態(tài)(OFF)。

以下，說明AD轉(zhuǎn)換器1000的動作。首先，控制部900使開關(guān)1成為導(dǎo)通狀態(tài)，在一定時間后使開關(guān)1成為斷開狀態(tài)。由此，模擬輸入電壓Vin由電容DAC2采樣。此時，在電容DAC2的數(shù)字輸入信號中，作為初始值被賦予數(shù)字輸出碼的中間值。

在圖1的例子中，電容DAC2為5比特的電容DAC，因此數(shù)字輸出碼的中間值成為“1、0、0、0、0”。由此，比較器3最初將模擬輸入電壓Vin與(VH－VL)/2的比較對象電壓進行比較，判定兩個電壓的大小關(guān)系。并且，若Vin≥(VH－VL)/2，則比較器3將MSB(最高位比特)設(shè)為“1”，若Vin＜(VH－VL)/2，則比較器3將MSB設(shè)為“0”。之后，基于比較器3的比較結(jié)果，逐次比較控制部4一邊以2分查找方式使電容DAC2動作，一邊從MSB至LSB使比較器3對模擬輸入電壓Vin與比較對象電壓進行比較。

例如，若MSB為“1”，則逐次比較控制部4將MSB的數(shù)字輸入信號維持為“1”，將“1、1、0、0、0”的數(shù)字輸入信號輸出至電容DAC2。由此，模擬輸入電壓Vin與3(VH－VL)/4的比較對象電壓進行比較，若Vin≥3(VH－VL)/4則MSB－1比特被設(shè)為“1”，若Vin＜3(VH－VL)/4則MSB－1比特被設(shè)為“0”。

另一方面，若MSB為“0”，則逐次比較控制部4使MSB為“0”，將“0、1、0、0、0”的數(shù)字輸入信號輸出至電容DAC2。由此，模擬輸入電壓Vin與(VH－VL)/4的比較對象電壓進行比較，若Vin≥(VH－VL)/4則下一比特被設(shè)為“1”，若Vin＜(VH－VL)/4則下一比特被設(shè)為“0”。這樣的動作從MSB至LSB被重復(fù)，各比特的值被決定。各比特的比較結(jié)果通過串－并轉(zhuǎn)換部5作為多比特的AD轉(zhuǎn)換值被輸出。

圖2是表示逐次比較動作中的、電容DAC2的輸出電壓的變化的一例的波形圖。逐次比較控制部4基于比較器3的比較結(jié)果，對電容DAC2的數(shù)字輸入信號進行控制，從而決定下一比特的比較對象電壓。使用以二進制比賦予權(quán)重的電容DAC2來進行2分查找，所以越從MSB向LSB，來 自電容DAC2的輸出信號與比較參考電壓Vfb之差越小。在此，通常的逐次比較型AD轉(zhuǎn)換器在LSB的比較處理之后，不進行下一比特的比較，所以不進行電容DAC2的控制。

但是，AD轉(zhuǎn)換器1000在LSB的逐次比較結(jié)束后，基于其比較結(jié)果再次進行電容控制。此時的殘差電壓Vres相當于進行了量化時的誤差(即量化噪聲)。此外，在殘差電壓Vres中，還包含在比較器3的動作時產(chǎn)生的噪聲(即比較器噪聲)。這些噪聲分量在積分器7中被采樣且被積分之后，作為比較參考電壓Vfb被輸入至比較器3的比較參考電壓端子。由此，殘差電壓Vres被加在下一模擬輸入電壓Vin的采樣值上。像這樣，通過對進行量化時產(chǎn)生的噪聲分量進行積分，并反饋到下一模擬輸入電壓Vin，從而能夠?qū)D轉(zhuǎn)換器1000賦予噪聲整形特性。

圖3是表示圖1所示的AD轉(zhuǎn)換器1000的動作的信號流的圖。以下，使用圖3，說明AD轉(zhuǎn)換器1000的原理。殘差電壓Vres等于通過AD轉(zhuǎn)換得到的數(shù)字輸出Dout與模擬輸入電壓Vin的差分。該殘差電壓Vres在被采樣且被積分之后，被反饋到下一樣本的模擬輸入電壓Vin。

在此，將上述的進行量化時產(chǎn)生的噪聲(即量化噪聲以及比較器噪聲)設(shè)為噪聲分量Q(z)。此時，模擬輸入電壓Vin(z)和數(shù)字輸出Dout(z)的傳遞函數(shù)如以下那樣表示。

Dout(z)＝Vin(z)+(1－Z^－1)Q(z) 式(1)

在此，關(guān)注于噪聲分量Q(z)的傳遞函數(shù)(噪聲傳遞函數(shù)：NTF)以(1－Z^－1)來表示。該NTF示出低頻區(qū)域的增益變低的高通濾波器特性。從而，式(1)示出了將模擬輸入電壓Vin(z)維持原狀、且使量化噪聲以及比較器噪聲(即噪聲分量Q(z))向高頻區(qū)域側(cè)移動的特性。由此，AD轉(zhuǎn)換器1000實現(xiàn)噪聲整形特性。向高頻區(qū)域側(cè)進行了移動的噪聲分量Q(z)之后通過低通濾波器(LPF)6被去除。也就是說，AD轉(zhuǎn)換器1000以相對于模擬輸入電壓Vin的頻率充分高的頻率對模擬輸入電壓Vin進行采樣(即進行過采樣)，從而能夠提高SNR(信噪比，Signal to Noise ratio)，能夠?qū)崿F(xiàn)高分辨率化。在此，比模擬輸入電壓Vin充分高的頻率相當于比模擬輸入電壓Vin中包含的最大頻率的2倍更大的頻率。從而，控制部900通過比模擬輸入電壓Vin充分高的頻率使開關(guān)1進行開關(guān)從而實現(xiàn)過采樣。 另外，過采樣的頻率為模擬輸入電壓Vin的最大頻率的至少2倍的頻率即可，沒有特別限定。

但是，圖1所示的AD轉(zhuǎn)換器1000中的噪聲整形特性是1次的NTF，為了實現(xiàn)進一步的高分辨率化，需要高次的噪聲整形特性。此外，在積分器7中使用的運算放大器流過定電流，所以沒有避免功率的增加。因此，本發(fā)明人提出實施方式一所涉及的AD轉(zhuǎn)換器。

(實施方式一)

圖4是表示本申請的實施方式一中的AD轉(zhuǎn)換器100的結(jié)構(gòu)的一例的圖。AD轉(zhuǎn)換器100與AD轉(zhuǎn)換器1000同樣，是噪聲整形型逐次比較AD轉(zhuǎn)換器。以下，在AD轉(zhuǎn)換器100中，對與AD轉(zhuǎn)換器1000相同的結(jié)構(gòu)賦予同一標號而省略說明。

AD轉(zhuǎn)換器100設(shè)置有積分器8，代替AD轉(zhuǎn)換器1000中的積分器7。

積分器8具備級聯(lián)連接的多級積分電路12、14以及16、兩個前饋路徑FF1以及FF2、以及反饋路徑FB1。

積分電路12是第一級積分電路，具備運算放大器OP1以及電容元件C12。積分電路14是第二級積分電路，具備運算放大器OP2以及電容元件C14。積分電路16是第三級積分電路，具備運算放大器OP3以及電容元件C16。

在積分電路12中，電容元件C12連接在運算放大器OP1的輸入節(jié)點N1與輸出節(jié)點間。運算放大器OP1的另一方的輸入節(jié)點被接地。積分電路14以及16是與積分電路12相同的結(jié)構(gòu)，因此省略說明。

積分電路12的輸入節(jié)點N1經(jīng)由開關(guān)Φ1_1與共通節(jié)點N10連接。此外，積分電路12經(jīng)由開關(guān)Φ1_2以及開關(guān)Φ2_3與積分電路14連接。電容元件13的一端連接在開關(guān)Φ1_2與開關(guān)Φ2_3的連接點K1，另一端被接地。

積分電路14經(jīng)由開關(guān)Φ2_4以及開關(guān)Φ3_3與積分電路16連接。電容元件15的一端連接在開關(guān)Φ2_4與開關(guān)Φ3_3的連接點K3，另一端被接地。

前饋路徑FF1被設(shè)置在共通節(jié)點N10與第二級積分電路14的輸入節(jié)點N2之間，通過電容元件9對從共通節(jié)點N10輸入的殘差電壓Vres進行采樣，將所采樣的殘差電壓Vres輸入至第二級積分電路14。

詳細而言，前饋路徑FF1具備開關(guān)ΦS_2、開關(guān)Φ2_1以及電容元件9。 電容元件9的一端經(jīng)由開關(guān)ΦS_2與共通節(jié)點N10連接且經(jīng)由開關(guān)Φ2_1與輸入節(jié)點N2連接。

前饋路徑FF2被設(shè)置在共通節(jié)點N10與第三級積分電路16的輸入節(jié)點N3之間，通過電容元件10對從共通節(jié)點N10輸入的殘差電壓Vres進行采樣，將所采樣的殘差電壓Vres輸入至第三級積分電路16。

詳細而言，前饋路徑FF2具備開關(guān)ΦS_1、開關(guān)Φ3_1以及電容元件10。電容元件10的一端經(jīng)由開關(guān)ΦS_1與共通節(jié)點N10連接且經(jīng)由開關(guān)Φ3_1與輸入節(jié)點N3連接。

反饋路徑FB1被設(shè)置在第三級積分電路16的輸出節(jié)點N4與第二級積分電路14的輸入節(jié)點N2之間，通過電容元件11對來自積分電路16的輸出電壓進行采樣，并反饋到第二級積分電路14。

詳細而言，反饋路徑FB1具備開關(guān)Φ2_2、開關(guān)Φ3_2以及電容元件11。電容元件11的一端經(jīng)由開關(guān)Φ2_2與輸入節(jié)點N2連接，且經(jīng)由開關(guān)Φ3_2與輸出節(jié)點N4連接。電容元件11的另一端被接地。

在圖4的例子中，積分器8中三個積分電路12、14以及16級聯(lián)連接，但這不過是一例，也可以由級聯(lián)連接的M(2以上的整數(shù))個積分電路構(gòu)成。此時，設(shè)置與第二級至第M級積分電路連接的前饋路徑即可。

圖5是表示圖4所示的積分器8的時序圖的一例的圖。以下，使用圖4以及圖5說明由積分器8進行的高次的噪聲整形的動作。在此，在時序圖中，第一行中記載的“ADC狀態(tài)(ADC state)”表示AD轉(zhuǎn)換器100的動作狀態(tài)?！癆DC狀態(tài)”中，采樣狀態(tài)ST1、AD轉(zhuǎn)換狀態(tài)ST2、錯誤反饋狀態(tài)ST3以及復(fù)位狀態(tài)ST4這四個動作狀態(tài)循環(huán)地重復(fù)。

控制信號SΦS、SΦ1、SΦ2以及SΦ3是開關(guān)的控制信號，在Hi(高電平)時使開關(guān)成為導(dǎo)通狀態(tài)(ON)，在Low(低電平)時使開關(guān)成為斷開狀態(tài)(OFF)。

另外，控制信號SΦS是由開頭為“ΦS”的標號表示的開關(guān)ΦS_1以及ΦS_2的控制信號，控制信號SΦ1是由開頭為“Φ1”的標號表示的開關(guān)Φ1_1以及Φ1_2的控制信號，控制信號SΦ2是由開頭為“Φ2”表示的開關(guān)Φ2_1～Φ2_4的控制信號，控制信號SΦ3是由開頭為“Φ3”表示的開關(guān)Φ3_1～Φ3_4的控制信號。控制信號SΦS以及SΦ1～SΦ3從控制部900被輸出。

以下，由控制信號SΦS控制的開關(guān)在不特別區(qū)分的情況下，被表示為開關(guān)ΦS，由控制信號SΦ1控制的開關(guān)在不特別區(qū)分的情況下被表示為開關(guān)Φ1，由控制信號SΦ2控制的開關(guān)在不特別區(qū)分的情況下被表示為開關(guān)Φ2，由控制信號SΦ3控制的開關(guān)在不特別區(qū)分的情況下被表示為開關(guān)Φ3。

首先，在采樣狀態(tài)ST1時，開關(guān)1被設(shè)為導(dǎo)通狀態(tài)而模擬輸入電壓Vin向電容DAC2充電。若開關(guān)1斷開，則開始AD轉(zhuǎn)換狀態(tài)ST2。在AD轉(zhuǎn)換狀態(tài)ST2下，通過逐次比較控制部4、電容DAC2以及比較器3，決定MSB至LSB的各比特的值，模擬輸入電壓Vin被進行AD轉(zhuǎn)換。

若決定了LSB的值，則開始錯誤反饋狀態(tài)ST3。開關(guān)ΦS從采樣狀態(tài)ST1至錯誤反饋狀態(tài)ST3開始為止，成為導(dǎo)通狀態(tài)。從而，在錯誤反饋狀態(tài)ST3的開始時刻，對電容元件9以及10充電了殘差電壓Vres，該殘差電壓Vres是至LSB的逐次比較結(jié)束后的DAC2的殘差電壓Vres。

在錯誤反饋狀態(tài)ST3下，在開關(guān)ΦS被設(shè)為OFF后，開關(guān)Φ1被設(shè)為ON，電容DAC2中蓄積的殘差電壓Vres由第一級積分電路12積分，積分值被積蓄至電容元件13。接著，開關(guān)Φ1被設(shè)為OFF而積分值由電容元件13采樣保持，開關(guān)Φ2被設(shè)為ON，由電容元件13采樣保持的積分值由第二級積分電路14積分。此時，在電容元件9中采樣保持的殘差電壓Vres也同時被輸入至第二級積分電路14。由此，實現(xiàn)前饋路徑FF1。

同樣，在開關(guān)Φ2被設(shè)為OFF后，開關(guān)Φ3被設(shè)為ON，由電容元件15采樣保持的第二級積分電路14的積分值和由電容元件10采樣保持的殘差電壓Vres被輸入至第三級積分電路16。

最后，開關(guān)Φ3被設(shè)為OFF，第三級積分電路16的積分值被電容元件17采樣保持。通過以上實現(xiàn)3次積分。被電容元件17采樣的3次積分的積分值作為將下一樣本的模擬輸入電壓Vin從MSB至LSB進行轉(zhuǎn)換時的比較參考電壓Vfb反饋到比較器3。這樣，實現(xiàn)具有3次的噪聲整形特性的逐次比較型AD轉(zhuǎn)換器。

進而，在開關(guān)Φ3為ON時，反饋路徑FB1中，使電容元件11對第三級積分電路16的積分值進行采樣。并且，若在下一樣本中開關(guān)Φ2為ON，則反饋路徑FB1使電容元件11采樣的積分值反饋到第二級積分電路14的輸入節(jié)點N2。由此，能夠?qū)崿F(xiàn)將低頻區(qū)域的噪聲進一步削減的噪聲整形。

在復(fù)位狀態(tài)ST4下，例如進行電容DAC2的電容元件201～205的復(fù)位等，以備下一樣本中的AD轉(zhuǎn)換。

圖6是表示圖4所示的AD轉(zhuǎn)換器100的動作的信號流的圖。在AD轉(zhuǎn)換器100中，三個積分電路12、14以及16級聯(lián)連接。此外，在AD轉(zhuǎn)換器100中，通過前饋路徑FF1，對第二級積分電路14的輸入乘以系數(shù)a1，通過前饋路徑FF2，對第三級積分電路16的輸入乘以系數(shù)a2。在本實施方式中，系數(shù)a1以及a2分別為1。此時，AD轉(zhuǎn)換器100的傳遞函數(shù)如以下那樣表示。

Dout(z)＝Vin(z)+(1－Z^－1)³×Q(z) 式(2)

如式(2)所示，關(guān)注于噪聲分量Q(z)的噪聲傳遞函數(shù)由(1－Z^－1)³來表示，實現(xiàn)3次的噪聲整形特性。

此外，在AD轉(zhuǎn)換器100中，通過反饋路徑FB1，對從第三級積分電路16輸出的積分值乘以系數(shù)g，并輸入至第二級積分電路14。由此，NTF(噪聲傳遞函數(shù))能夠具有零點，能夠通過系數(shù)g在特定頻率的位置形成點阻(notch)。通過形成點阻，能夠使噪聲降低區(qū)域向高頻側(cè)擴展，所以能夠使可輸入的模擬輸入電壓Vin的頻帶向高頻側(cè)延伸。

圖7是由具有2次的噪聲整形特性的積分器8構(gòu)成積分器8的情況下的AD轉(zhuǎn)換器100的信號流的圖。在具有2次的噪聲整形特性的情況下，積分器8由級聯(lián)連接的兩個積分電路12、14構(gòu)成。此外，通過前饋路徑FF1，對第二級積分電路14的輸入乘以系數(shù)a1。此外，通過反饋路徑FB1，對第二級積分電路14的積分值乘以系數(shù)g，并返回至第一級積分電路12。

圖8是表示在不進行噪聲整形時、以及進行了1次、2次以及3次的噪聲整形時的AD轉(zhuǎn)換輸出譜的曲線圖。在圖8中，縱軸以分貝為單位表示功率譜密度(PSD)，橫軸表示歸一化頻率。此外，曲線801、802、803以及804分別示出不進行噪聲整形的情況、以及進行了1次、2次以及3次的噪聲整形的情況下的AD轉(zhuǎn)換輸出譜。此外，與縱軸平行的虛線805示出信號波段的上限。

可知隨著噪聲整形的次數(shù)增大為1次、2次、3次，低頻側(cè)的PSD整體上降低，低頻側(cè)的噪聲的抑制效果好。因此，可知噪聲整形的次數(shù)越高，則能夠?qū)崿F(xiàn)更高的SNR。

圖9是表示進行了1次、2次以及3次的噪聲整形時的NTF(噪聲傳遞函數(shù))的頻率特性的曲線圖。在圖9中，縱軸以dB為單位表示增益，橫軸表示歸一化頻率。AD轉(zhuǎn)換器100通過反饋路徑FB1使零點移動，從而能夠擴大噪聲少的低頻側(cè)的波段。

像這樣，實施方式一的AD轉(zhuǎn)換器100通過積分器8針對將逐次比較動作進行至LSB后的電容DAC2的殘差電壓Vres進行積分，并作為下一采樣的比較參考電壓Vfb反饋。

在此，積分器8首先通過第一級積分電路12對殘差電壓Vres進行積分且在前饋路徑FF1以及FF2采樣。接著，第二級積分電路14對第一級積分結(jié)果和由前饋路徑FF1采樣的殘差電壓Vres進行積分。接著，第三級積分電路16對第二級積分結(jié)果和由前饋路徑FF2采樣的殘差電壓Vres進行積分。由此，殘差電壓Vres被賦予高次的噪聲整形特性并被相加至接下來采樣的模擬輸入電壓Vin上，對模擬輸入電壓Vin賦予高次的噪聲整形特性。因此，通過對模擬輸入電壓Vin進行過采樣，能夠提供高分辨率的逐次比較型AD轉(zhuǎn)換器。

另外，在實施方式一中構(gòu)成積分電路12、14以及16的運算放大器OP1、OP2以及OP3不需要始終動作。運算放大器OP1、OP2以及OP3僅在進行積分動作的期間進行動作即可。從而，在第一級、第二級以及第三級積分電路12、14以及15中使用的運算放大器OP1、OP2以及OP3分別僅在控制信號SΦ1、SΦ2以及SΦ3成為ON的期間進行動作即可。在10比特的逐次比較動作的情況下，積分期間為AD轉(zhuǎn)換期間整體的約1/20左右，能夠大幅度削減功率。

具體而言，對積分電路12的運算放大器OP1輸入控制信號SΦ1，對積分電路14的運算放大器OP2輸入控制信號SΦ2，對積分電路16的運算放大器OP3輸入控制信號SΦ3。并且，在控制信號SΦ1為Hi時使運算放大器OP1動作，在控制信號SΦ2為Hi時使運算放大器OP2動作，在控制信號SΦ3為Hi時使運算放大器OP3動作即可。

此外，還能夠僅由一個運算放大器來實現(xiàn)3次的積分器8。如前述那樣，運算放大器僅在各自的積分期間進行動作即可，因此能夠使用一個運算放大器實現(xiàn)第一級、第二級、第三級積分。通過應(yīng)用這樣的運算放大器共享 的技術(shù)，能夠?qū)崿F(xiàn)AD轉(zhuǎn)換器100的進一步的小型化。

圖10是表示由一個運算放大器進行3次的積分的積分器8A的結(jié)構(gòu)的一例的圖。另外，在圖10所示的積分器8A中，對與圖4所示的積分器8相同的部件賦予相同的標號而省略說明。積分器8A包含一個運算放大器OP1，具備共用運算放大器OP1來依次進行多級(在圖10的例子中3級)積分動作的積分電路。

在圖10的例子中，積分電路由與第一級積分動作對應(yīng)的電容元件C12、13以及開關(guān)Φ1_1，Φ1_2，Φ1_3、與第二級積分動作對應(yīng)的電容元件C14、15以及開關(guān)Φ2_2，Φ2_3，Φ2_4、以及與第三級積分動作對應(yīng)的電容元件C16、17以及開關(guān)Φ3_2，Φ3_3，Φ3_4構(gòu)成。

此外，積分器8A具備與第二級積分動作對應(yīng)的前饋路徑FF1和與第三級積分動作對應(yīng)的前饋路徑FF2。前饋路徑FF1、FF2分別對殘差電壓Vres進行采樣，將在積分電路進行第二級、第三級積分動作時采樣的殘差電壓Vres輸入至積分電路的運算放大器OP1。

在運算放大器OP1的輸入節(jié)點N20與輸出節(jié)點N30間，串聯(lián)連接的電容元件C12以及開關(guān)Φ1_2、串聯(lián)連接的電容元件C14以及開關(guān)Φ2_4與串聯(lián)連接的電容元件C16以及開關(guān)Φ3_4被并聯(lián)連接。

輸入節(jié)點N20經(jīng)由前饋路徑FF1與共通節(jié)點N10連接，且經(jīng)由前饋路徑FF2與共通節(jié)點N10連接。進而輸入節(jié)點N20經(jīng)由開關(guān)Φ1_1與共通節(jié)點N10連接。

輸出節(jié)點N30經(jīng)由開關(guān)Φ1_3與電容元件13連接，經(jīng)由開關(guān)Φ2_3與電容元件15連接，經(jīng)由開關(guān)Φ3_3與電容元件17連接。

電容元件13經(jīng)由開關(guān)Φ2_2與輸入節(jié)點N20連接，電容元件15經(jīng)由開關(guān)Φ3_2與輸入節(jié)點N20連接。

接著，使用圖5的時序圖說明積分器8A的動作。在采樣狀態(tài)ST1以及AD轉(zhuǎn)換狀態(tài)ST2下，開關(guān)ΦS被設(shè)為ON。因此，若開關(guān)ΦS被設(shè)為OFF而錯誤反饋狀態(tài)ST3開始，則殘差電壓Vres被電容元件9以及10采樣。

在錯誤反饋狀態(tài)ST3下，若開關(guān)Φ1設(shè)為ON，則在運算放大器OP1的輸入節(jié)點N20與輸出節(jié)點N30間連接電容元件C12。由此，運算放大器 OP1構(gòu)成第一級積分電路，執(zhí)行第一級積分動作。此外，若開關(guān)Φ1設(shè)為ON，則運算放大器OP1的輸入節(jié)點N20經(jīng)由開關(guān)Φ1_1與共通節(jié)點N10連接，輸出節(jié)點N30經(jīng)由開關(guān)Φ1_3與電容元件13連接。由此，殘差電壓Vres由第一級積分電路積分，第一級積分動作的積分值被蓄積至電容元件13。

接著，若開關(guān)Φ1設(shè)為OFF，開關(guān)Φ2設(shè)為ON，則在運算放大器OP1的輸入節(jié)點N20與輸出節(jié)點N30間連接電容元件C14。由此，運算放大器OP1構(gòu)成第二級積分電路，執(zhí)行第二級積分動作。此時，輸入節(jié)點N20經(jīng)由前饋路徑FF1與電容元件9連接，輸入節(jié)點N20經(jīng)由開關(guān)Φ2_2與電容元件13連接，輸出節(jié)點N30經(jīng)由開關(guān)Φ2_3與電容元件15連接。因此，由電容元件13采樣的第一級積分動作的積分值、以及由電容元件9采樣的殘差電壓Vres通過第二級積分動作被積分，積分值被蓄積至電容元件15。

接著，若開關(guān)Φ2設(shè)為OFF，且開關(guān)Φ3設(shè)為ON，則在運算放大器OP1的輸入節(jié)點N20與輸出節(jié)點N30間連接電容元件C16。由此，運算放大器OP1構(gòu)成第三級積分電路，執(zhí)行第三級積分動作。此時，輸入節(jié)點N20經(jīng)由前饋路徑FF2與電容元件10連接，輸入節(jié)點N20經(jīng)由開關(guān)Φ3_2與電容元件15連接，輸出節(jié)點N30經(jīng)由開關(guān)Φ3_3與電容元件17連接。因此，由電容元件15采樣的第二級積分動作的積分值、以及由電容元件10采樣的殘差電壓Vres通過第三級積分動作被積分，積分值被蓄積至電容元件17。

并且，被蓄積至電容元件17的積分值作為下一采樣中的比較參考電壓Vfb被輸入至比較器3。

像這樣，若采用積分器8A，則運算放大器OP1的個數(shù)為1個即可，因此能夠?qū)崿F(xiàn)電路規(guī)模的縮小。

(實施方式二)

圖11是表示本申請的實施方式二中的AD轉(zhuǎn)換器100A的結(jié)構(gòu)的一例的圖。AD轉(zhuǎn)換器100A與AD轉(zhuǎn)換器100同樣，是噪聲整形型逐次比較AD轉(zhuǎn)換器。以下，在AD轉(zhuǎn)換器100A中，對與AD轉(zhuǎn)換器100相同的結(jié)構(gòu)賦予同一標號而省略說明。

AD轉(zhuǎn)換器100A為：在圖1所示的AD轉(zhuǎn)換器1000中，作為電容DAC2， 采用分割(split)型電容DAC18。此外，積分器7在分割型電容DAC18的右側(cè)圖示，但輸入端子與共通節(jié)點N10連接，因此在電性上與AD轉(zhuǎn)換器1000的積分器7相同。

分割型電容DAC18具備用于提高分割型電容DAC18的輸出電壓的電容元件301～305、以及用于降低輸出電壓的電容元件401～405。

電容元件301～305的一端與電容元件401～405的一端經(jīng)由共通節(jié)點N10相互連接。此外，電容元件301～305的另一端與參考電壓VH或參考電壓VL連接，電容元件401～405的另一端與參考電壓VH或參考電壓VL連接。

進而，在分割型電容DAC18的控制中使用DEM(動態(tài)元件匹配，Dynamic Element Matching)部19。DEM部19在構(gòu)成分割型電容DAC18的電容元件中產(chǎn)生了偏差(不均)時，通過隨機或根據(jù)模擬輸入電壓Vin將電容元件動態(tài)地區(qū)分使用，從而抑制輸出信號的寄生信號。另外，DEM部19是逐次比較控制部的一例。

以下，電容元件301～305在不特別區(qū)分的情況下，被表示為電容元件300。此外，電容元件401～405在不特別區(qū)分的情況下，被表示為電容元件400。在此，設(shè)為電容元件301～305以及401～405分別具有相同的電容值。在此，電容元件300被設(shè)置5個，電容元件400也被設(shè)置5個，這是一例。也可以是電容元件300被設(shè)置N(2以上的整數(shù))個，電容元件400也被設(shè)置N個。此外，電容元件300是第二電容元件的一例，電容元件400是第一電容元件的一例。

開關(guān)501～505對應(yīng)于電容元件301～305，開關(guān)601～605對應(yīng)于電容元件401～405。以下，開關(guān)501～505在不特別區(qū)分的情況下，被表示為開關(guān)500，開關(guān)601～605在不特別區(qū)分的情況下，被表示為開關(guān)600。

圖12是分割型電容DAC18的動作的說明圖。圖13是表示來自分割型電容DAC18的輸出電壓(即模擬輸入電壓Vin)的變動的波形圖。以下，按照圖12以及圖13，說明分割型電容DAC18的動作。在此，在圖12的例子中，示出電容元件為32個的情況下的分割型電容DAC18的動作。

電容映射(map)1200概念性地表示電容元件300以及400的排列。對第一行映射16個電容元件300，對第2行映射16個電容元件400。在電 容映射1200中，例如第1行1列的塊表示被配置在從左起第1個的電容元件300，第1行2列的塊表示被配置在從左起第2個的電容元件300那樣，映射電容元件300。

此外，在電容映射1200中，例如第2行1列的塊表示被配置在從左起第1個的電容元件400，第2行2列的塊表示被配置在從左起第2個的電容元件400那樣，映射電容元件400。

指針P1(第一指針的一例)指定電容元件400內(nèi)的位置，指針P2(第二指針的一例)指定電容元件300內(nèi)的位置。在逐次比較的初始狀態(tài)下，指針P1位于左端，指針P2位于右端。

此外，在電容映射1200中，參考電壓VH與電容元件300以及400之中對應(yīng)于灰色的塊的電容元件連接。此外，參考電壓VL與電容元件300以及400之中對應(yīng)于白色的塊的電容元件連接。

如前述那樣，在對模擬輸入電壓Vin進行采樣時的電容DAC2的初始值是數(shù)字輸出碼的中間值。

從而，在作為逐次比較的初始狀態(tài)的步驟S1中，DEM部19使參考電壓VH與上一半的16個電容元件300的一端(與共通節(jié)點N10相反的端子)連接，使參考電壓VL與下一半的16個電容元件400的一端(與共通節(jié)點N10相反的端子)連接。

在開關(guān)1斷開后，DEM部19按照比較器3的比較結(jié)果使分割型電容DAC18的輸出電壓變動。此時，在使輸出電壓(Vin)向正方向變化的情況下，DEM部19使指針P1向右方向移動，將電容元件400的連接從參考電壓VL切換為參考電壓VH。另一方面，在使輸出電壓(Vin)向負方向變化的情況下，DEM部19使指針P2向左方向移動，將電容元件300的連接從參考電壓VH切換為參考電壓VL。

在圖13的例子中，在步驟S1中，輸出電壓(Vin)為比較參考電壓Vfb以上，因此DEM部19對MSB設(shè)定“1”，判定為在MSB－1比特的逐次比較中降低輸出電壓(Vin)。因此，DEM部19如圖12的步驟S2所示，使指針P2向左方向移動8塊量而定位于從右起第9個電容元件300。并且，DEM部19將指針P2經(jīng)過的8個電容元件300的連接從參考電壓VH切換為參考電壓VL。

由此，輸出電壓(Vin)變動－(VH－VL)/4。在步驟S2中，如圖13所示，輸出電壓(Vin)比比較參考電壓Vfb小，因此DEM部19將MSB－1比特設(shè)定為“0”，判定為在MSB－2比特的逐次比較中提高輸出電壓(Vin)。因此，DEM部19如圖12的步驟S3所示，使指針P1向右方向移動4塊量而定位于從左起第5個電容元件400。并且，DEM部19將指針P1經(jīng)過的4個電容元件400的連接從參考電壓VL切換為參考電壓VH。由此，輸出電壓(Vin)變動+(VH－VL)/8。

在以后的S4、S5中，DEM部19一邊以同樣的動作移動指針P1、P2，一邊重復(fù)輸出電壓(Vin)的變動直至LSB的逐次比較結(jié)束。若LSB的逐次比較結(jié)束，則DEM部19對分割型電容DAC18的初始值進行復(fù)位，以備下一模擬輸入電壓Vin的采樣。此時，DEM部19將上一半的全部電容元件300與參考電壓VH連接，將下一半的全部電容元件400與參考電壓VL連接，對分割型電容DAC18進行復(fù)位，但指針P1以及P2的位置不復(fù)位。

若圖12的步驟S5表示LSB的逐次比較的結(jié)束時，則在下一采樣時，從該位置開始指針P1、P2的移動。

因此，在開關(guān)1被斷開后，指針P1、P2對于電容元件300、400的動作從上次的采樣的指針P1、P2的最終位置開始。由此，即使在分割型電容DAC18的電容元件300以及400中產(chǎn)生了電容的不匹配，也不產(chǎn)生固定模式噪聲，能夠抑制寄生信號。進而，通過依賴于模擬輸入電壓Vin的指針動作，能夠?qū)﹄娙莶黄ヅ渌鸬脑肼曎x予1次的噪聲整形特性。

另外，在電容映射1200中，左端的電容元件300和右端的電容元件300連續(xù)，左端的電容元件400和右端的電容元件400連續(xù)。從而，若指針P1到達右端的電容元件400，則從左端的電容元件400繼續(xù)向右方向移動。此外，若指針P2到達左端的電容元件300，則從右端的電容元件300繼續(xù)向左方向移動。

圖14是表示沒有采用DEM的情況下的功率譜的一例的曲線圖1401。圖15是表示本申請的實施方式二中的AD轉(zhuǎn)換器100A的功率譜的一例的曲線圖1501，是采用了DEM的情況下的曲線圖1501。另外，在圖14以及圖15中，縱軸以分貝為單位表示功率譜密度(PSD)，橫軸表示頻率。

在該模擬中，電容不匹配以1σ＝1％被賦予，求得電容DAC的輸出信號的譜。根據(jù)曲線圖1401與曲線圖1501的比較，可知由于電容不匹配產(chǎn)生的多個寄生信號通過使用DEM被抑制。

(變形例)

(1)在圖4中，設(shè)置有兩個前饋路徑FF1、FF2，但只要有至少一個前饋路徑，就能夠得到高次的噪聲整形特性，因此也可以省略一方的前饋路徑。此外，在由N(2以上的整數(shù))個積分電路構(gòu)成積分器8的情況下，前饋路徑與第2個以后的N－1個積分電路之中的至少一個積分電路連接。

(2)在圖4中，設(shè)置有反饋路徑FB1，但也可以省略反饋路徑FB1。此外，在圖10中沒有設(shè)置反饋路徑FB1，但也可以設(shè)置反饋路徑FB1。此時，反饋路徑FB1的一端與輸出節(jié)點N30連接，另一端與輸入節(jié)點N20連接即可。

(3)在圖11中使用一次的積分器7，但也可以采用積分器8、8A。

(4)在圖10中，使用一個運算放大器OP1構(gòu)成積分器8A，但也可以使用多個運算放大器構(gòu)成積分器。

在本申請中，圖4以及圖11所示的模塊圖的功能模塊的全部或一部分也可以通過包含半導(dǎo)體裝置、半導(dǎo)體集成電路(IC)或LSI(大規(guī)模集成電路，large scale integration)在內(nèi)的一個或多個電子電路執(zhí)行。LSI或IC既可以被集成于一個芯片，也可以組合多個芯片構(gòu)成。例如，存儲元件以外的功能模塊也可以被集成于一個芯片。在此，稱為LSI或IC，但也可以根據(jù)集成的程度而改變稱呼，稱為系統(tǒng)LSI、VLSI(超大規(guī)模集成電路，very large scale integration)或者ULSI(特大規(guī)模集成電路，ultra large scale integration)。在LSI的制造后被編程的現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)、或能夠進行LSI內(nèi)部的接合關(guān)系的重構(gòu)或LSI內(nèi)部的電路分區(qū)的設(shè)置的重構(gòu)邏輯設(shè)備(reconfigurable logic device)也能夠以相同的目的來使用。

進而，圖4以及圖11所示的模塊圖的功能模塊的全部或一部分功能或操作能夠通過軟件處理來執(zhí)行。此時，軟件被記錄于一個或多個ROM、光盤、硬盤驅(qū)動器等非易失性記錄介質(zhì)，在通過處理裝置(processor)執(zhí)行軟件的情況下，軟件使處理裝置和周邊的設(shè)備執(zhí)行軟件內(nèi)的特定功能。系 統(tǒng)或裝置也可以具備記錄有軟件的一個或一個以上的非易失性記錄介質(zhì)、處理裝置、以及需要的硬件設(shè)備例如接口。

工業(yè)實用性

本申請所涉及的AD轉(zhuǎn)換器能夠維持低耗電且進行高分辨率的AD轉(zhuǎn)換，所以作為在移動用途的傳感器的模擬前端中使用的AD轉(zhuǎn)換器來說是有用的。