本發(fā)明涉及集成電路技術，具體而言涉及一種分頻器及頻率合成器。

背景技術：

頻率合成技術在通信技術迅猛發(fā)展的需求之下，不斷提高準確度和穩(wěn)定度，并廣泛應用于移動通信、無線局域網(wǎng)、數(shù)字電視、衛(wèi)星定位等各個新興技術領域。鎖相環(huán)頻率合成器是目前頻率合成器的主流，它按照接收與發(fā)射系統(tǒng)的要求，通過可編程分頻器，實現(xiàn)頻率可調(diào)的信號輸出。

高速雙模預分頻器是鎖相環(huán)的一個重要的功能模塊，它可以實現(xiàn)用單個分頻器實現(xiàn)多個分頻比的功能。功耗，速度和可以實現(xiàn)的分頻比的個數(shù)是預分頻器的主要指標。在鎖相環(huán)中，預分頻器的工作速度最快，消耗的能量比其它模塊多，因此研究如何減少預分頻器設計的復雜度，增加速度，減少功耗具有重要的意義。

技術實現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了克服目前存在的問題，本發(fā)明一方面提供一種分頻器，包括：

第一觸發(fā)器、第二觸發(fā)器和反相器，

其中，所述第一觸發(fā)器的輸出端連接所述第二觸發(fā)器的輸入端和所述反相器的輸出端，所述第二觸發(fā)器的輸出端連接所述反相器的輸入端和所述第一觸發(fā)器的輸入端，所述反相器的控制端連接控制信號，

在所述第一觸發(fā)器和電源電壓之間設置有控制模塊，所述控制模 塊連接控制信號，所述控制模塊用于控制第一觸發(fā)器和所述電源電壓之間的連接和斷開，其中，當所述控制信號為第一模式信號時，所述第一觸發(fā)器與所述電源電壓斷開，只有所述第二觸發(fā)器工作，實現(xiàn)n分頻，當所述控制信號為第二模式信號，且所述第二觸發(fā)器的輸出信號為第二模式信號時，實現(xiàn)n+1分頻。

進一步，所述第一觸發(fā)器為d觸發(fā)器，其中，所述第一觸發(fā)器的第一階使用擴展真單相時鐘電路來提供電路速度。

進一步，所述第一觸發(fā)器的第二階和第三階使用真單相時鐘結構的動態(tài)d鎖存器。

進一步，所述控制模塊包括第一pmos晶體管，所述第一pmos晶體管的柵極連接所述控制信號，漏極連接所述第一觸發(fā)器，源極連接所述電源電壓。

進一步，所述反相器包括第一nmos晶體管、第二nmos晶體管和第二pmos晶體管，所述第一nmos晶體管的源極接地，漏極連接所述第二nmos晶體管的源極，所述第一nmos晶體管的柵極連接所述反相器的控制端，所述第二nmos晶體管的漏極和所述第二pmos晶體管的漏極連接到所述反相器的輸出端，所述第二pmos晶體管的源極連接電源電壓，柵極和所述第二nmos晶體管的柵極連接到所述反相器的輸入端。

進一步，所述第二觸發(fā)器為d觸發(fā)器，所述第二觸發(fā)器使用真單相時鐘結構。

進一步，所述第一模式信號為“1”，所述第二模式信號為“0”。

進一步，所述n為2。

進一步，所述第一觸發(fā)器包括：

第三pmos晶體管和第三nmos晶體管，其中，所述第三nmos晶體管的源極接地、柵極連接所述第一觸發(fā)器的輸入端、漏極與所述第三pmos晶體管的漏極連接到第一節(jié)點s1，所述第三pmos晶體管的柵極連接時鐘控制信號fin、源極接所述第一觸發(fā)器的電源電壓節(jié)點s3。

進一步，所述第一觸發(fā)器還包括：

第四nmos晶體管、第五nmos晶體管和第四pmos晶體管， 其中，所述第四nmos晶體管的源極接地，柵極連接時鐘控制信號fin，漏極連接所述第五nmos晶體管的源極，所述第五nmos晶體管的柵極連接所述第一節(jié)點s1，所述第五nmos晶體管的漏極和所述第四pmos晶體管的漏極連接到第二節(jié)點s2，所述第四pmos晶體管的柵極連接時鐘控制信號fin、源極連接到所述電源電壓節(jié)點s3。

進一步，所述第一觸發(fā)器還包括：

第六nmos晶體管、第七nmos晶體管和第五pmos晶體管，其中，所述第六nmos晶體管的源極接地，柵極連接時鐘控制信號fin，漏極連接所述第七nmos晶體管的源極，所述第七nmos晶體管的漏極和所述第五pmos晶體管的漏極連接到所述第一觸發(fā)器的輸出端，所述第七nmos晶體管的柵極和所述第五pmos晶體管的柵極連接所述第二節(jié)點s2，所述第五pmos晶體管的源極連接所述電源電壓節(jié)點s3。

進一步，所述第二觸發(fā)器包括：

第八nmos晶體管、第六pmos晶體管和第七pmos晶體管，其中，所述第八nmos晶體管的源極接地，所述第八nmos晶體管的漏極和所述第六pmos晶體管的漏極連接到第四節(jié)點s4，所述第八nmos晶體管的柵極和所述第六pmos晶體管的柵極連接到所述第二d觸發(fā)器的輸入端，所述第六pmos晶體管的源極連接所述第七pmos晶體管的漏極，所述第七pmos晶體管的源極連接電源電壓，所述第七pmos晶體管的柵極連接時鐘控制信號fin。

進一步，所述第二觸發(fā)器還包括：

第九nmos晶體管、第十nmos晶體管和第八pmos晶體管，其中，所述第九nmos晶體管的源極接地，柵極連接時鐘控制信號fin，漏極連接所述第十nmos晶體管的源極，所述第十nmos晶體管的柵極連接所述第四節(jié)點s4，所述第十nmos晶體管的漏極和所述第八pmos晶體管的漏極連接到第五節(jié)點s5，所述第八pmos晶體管的柵極連接時鐘控制信號fin，源極連接電源電壓。

進一步，所述第二觸發(fā)器還包括：

第十一nmos晶體管、第十二nmos晶體管和第九pmos晶體管，其中，所述第十一nmos晶體管的源極接地，柵極連接時鐘控 制信號fin，漏極連接所述第十二nmos晶體管的源極，所述第十二nmos晶體管的柵極和所述第九pmos晶體管的柵極連接所述第五節(jié)點s5，所述第十二nmos晶體管的漏極和所述第九pmos晶體管的漏極連接第六節(jié)點s6，所述第九pmos晶體管的源極連接電源電壓。

進一步，所述第二觸發(fā)器還包括：

第十三nmos晶體管和第十pmos晶體管，其中，所述第十三nmos晶體管的柵極和所述第十pmos晶體管柵極連接到所述第六節(jié)點s6，所述第十三nmos晶體管的源極接地，所述第十三nmos晶體管的漏極和所述第十pmos晶體管的漏極連接到所述第二觸發(fā)器的輸出端，所述第十pmos晶體管p10的源極接電源電壓。

本發(fā)明另一方面提供一種頻率合成器，包括前述的分頻器。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。

附圖中：

圖1示出了傳統(tǒng)的2/3分頻器的結構圖；

圖2示出了傳統(tǒng)2/3分頻器的晶體管級電路圖；

圖3示出了現(xiàn)有的一種將nor門嵌入到d觸發(fā)器dff的2/3分頻器結構；

圖4示出了本發(fā)明一實施方式的低功耗tspc2/3分頻器電路結構圖；

圖5a示出了本發(fā)明的分頻器在2分頻模式下的等效電路圖；

圖5b示出了本發(fā)明的分頻器在3分頻模式下的等效電路圖；

圖6示出了本發(fā)明與圖3中所示的分頻器結構在2分頻和3分頻模式下的功耗比較圖。

具體實施方式

在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避 免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。

應當理解的是，本發(fā)明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。

應當明白，當元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)印Ｏ喾?，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)印斆靼?，盡管可使用術語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應當被這些術語限制。這些術語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關系術語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應地被解釋。

在此使用的術語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復數(shù)形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其 它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細的結構，以便闡釋本發(fā)明提出的技術方案。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。

如圖1所示，該結構是傳統(tǒng)的2/3分頻器的結構圖,該結構圖由兩個真單相時鐘結構d觸發(fā)器(tspcdff)和兩個nor門構成，當控制信號mc＝1時，該結構實現(xiàn)2分頻功能，當控制信號mc＝0時，該分頻器實現(xiàn)3分頻的功能。

如圖2所示為傳統(tǒng)2/3分頻器的晶體管級電路圖，左側(cè)的tspc觸發(fā)器命名為dff1，右側(cè)的tspc觸發(fā)器命名為dff2，從圖中可看出，dff1的負載為一個nor門，dff2的負載為dff1、一個nor門和輸出階。由于dff2上大的負載，限制了傳統(tǒng)2/3分頻器的工作速度并且這種結構引入了巨大的功耗。

如圖3所示為一種將nor門嵌入到d觸發(fā)器dff的2/3分頻器結構，從圖中可以看出，用一個單一的nmos管n2將傳統(tǒng)2/3分頻器的第一個nor門嵌入到dff1的第三階，第二個nor門嵌入到dff2的第一階，通過這種結構可以顯著減少分頻器中轉(zhuǎn)換節(jié)點的個數(shù)，從而降低電路的動態(tài)功耗，但是在2分頻階段，dff1仍然工作，這部分的功耗是多余的。

鑒于現(xiàn)有的分頻器結構仍然存在功耗過大等技術問題，因此本發(fā)明提出了一種新的分頻器結構，以解決現(xiàn)有的技術問題。

本發(fā)明的分頻器包括第一觸發(fā)器、第二觸發(fā)器和反相器，其中，所述第一觸發(fā)器的輸出端連接所述第二觸發(fā)器的輸入端和所述反相器的輸出端，所述第二觸發(fā)器的輸出端連接所述反相器的輸入端和所述第一觸發(fā)器的輸入端，所述反相器的控制端連接控制信號，

在所述第一觸發(fā)器和電源電壓之間設置有控制模塊，所述控制模塊連接控制信號，所述控制模塊用于控制第一觸發(fā)器和所述電源電壓之間的連接和斷開，

其中，當所述控制信號為第一模式信號時，所述第一觸發(fā)器與所 述電源電壓斷開，只有所述第二觸發(fā)器工作，實現(xiàn)n分頻，當所述控制信號為第二模式信號，且所述第二觸發(fā)器的輸出信號為第二模式信號時，使第二觸發(fā)器輸出高電平延長一個時鐘周期，從而實現(xiàn)n+1分頻。

值得一提的是，第一觸發(fā)器和第二觸發(fā)器的類型可以為d觸發(fā)器或t觸發(fā)器等，其中較佳地為d觸發(fā)器，上述觸發(fā)器類型僅作為示例，并不對本發(fā)明構成限制，對于其它可以實現(xiàn)第一觸發(fā)器和第二觸發(fā)器的相同功能的電路結構或元件等，也可同樣適用于本發(fā)明。

在一個示例中，所述第一觸發(fā)器為d觸發(fā)器，其中，所述第一觸發(fā)器的第一階使用擴展真單相時鐘(e-tspc)電路來提供電路速度，所述第一觸發(fā)器的第二階和第三階使用真單相時鐘(tspc)結構的動態(tài)d鎖存器。

示例性地，所述第二觸發(fā)器為d觸發(fā)器，所述第二觸發(fā)器使用真單相時鐘結構。

進一步，第一觸發(fā)器和第二觸發(fā)器均還包括時鐘控制端，用于連接時鐘信號fin。

反相器的電路結構除可以為本領域技術人員熟知的任何反相電路結構以外，對一些可以實現(xiàn)將輸入信號的相位反轉(zhuǎn)180°的其他電路結構，也可同樣適用于本發(fā)明，而本發(fā)明的反相器還受到控制信號的控制。

在一個示例中，受控制信號控制的反相器由兩個nmos晶體管、和一pmos晶體管構成，其中一nmos晶體管的柵極連接到反相器的控制端，該控制端連接控制信號mc，反相器的輸入端連接到第二觸發(fā)器的輸出端，反相器的輸出端連接到第一觸發(fā)器的輸出端和第二觸發(fā)器的輸入端，當控制信號mc＝1時，反相器正常工作，當控制信號mc＝0時，兩個nmos晶體管截止，只有當?shù)诙|發(fā)器的輸出信號q＝0時，pmos晶體管導通。

所述控制模塊，所述控制模塊連接控制信號，用于控制第一觸發(fā)器和所述電源電壓之間的連接和斷開，示例性地，所述控制模塊可以為柵極連接控制信號的pmos晶體管，源極連接電源電壓，漏極連接第一觸發(fā)器，當控制信號為第一模式信號例如為“1”時，pmos 晶體管截止，使得第一觸發(fā)器和電源電壓之間斷開。上述控制模塊的類型僅作為示例，對于可以在控制信號控制下能夠控制第一觸發(fā)器和所述電源電壓之間的連接和斷開的其它控制電路結構，也同樣可以適用于本發(fā)明。

進一步，所述控制模塊和所述反相器連接相同的控制信號。

本發(fā)明實施例中，n大于等于2，其中，較佳地，n等于2，即本發(fā)明的分頻器可以實現(xiàn)2/3分頻，為一種雙模分頻器。

當控制信號為第一模式信號例如為“1”時，控制模塊使得第一觸發(fā)器和電源電壓斷開，只有第二觸發(fā)器工作，電路實現(xiàn)2分頻功能；當控制信號為第二模式信號例如為“0”時，受控制信號控制的反相器中的兩個nmos截止，同時當?shù)诙|發(fā)器的輸出信號為“0”時，反相器中的pmos導通，從而使第二觸發(fā)器輸出高電平延長一個時鐘周期，電路實現(xiàn)3分頻功能。

本發(fā)明的分頻器去除了傳統(tǒng)結構中的或門結構，通過控制邏輯使輸出信號高電平延長一個時鐘周期，從而實現(xiàn)2分頻到3分頻的轉(zhuǎn)換，且降低了分頻器的功耗。

實施例一

下面，參考圖4、圖5a和圖5b對本發(fā)明的一具體實施方式的分頻器進行詳細描述。

以第一觸發(fā)器和第二觸發(fā)器均為d觸發(fā)器的情況為例，對本發(fā)明的分頻器進行詳細介紹，如圖4所示，本發(fā)明提出的分頻器包括第一d觸發(fā)器dff1，所述第一d觸發(fā)器的第一階使用擴展真單相時鐘(e-tspc)電路來提高電路速度，第二階和第三階使用真單相時鐘(tspc)結構的動態(tài)d鎖存器。

在一個示例中，該第一d觸發(fā)器dff1包括第三pmos晶體管p3和第三nmos晶體管n3，其中，所述第三nmos晶體管n3的源極接地、柵極連接所述第一d觸發(fā)器dff1的輸入端、漏極與所述第三pmos晶體管p3的漏極連接到節(jié)點s1，所述第三pmos晶體管p3的柵極連接時鐘控制信號fin、源極接所述第一d觸發(fā)器dff1的電源電壓節(jié)點s3，該第三pmos晶體管p3和第三nmos晶體管 n3構成第一d觸發(fā)器dff1的第一階，其使用擴展真單相時鐘電路來提高第一d觸發(fā)器dff1的速度。

進一步，該第一d觸發(fā)器dff1還包括第四nmos晶體管n4、第五nmos晶體管n5和第四pmos晶體管p4，其中，所述第四nmos晶體管n4的源極接地，柵極連接時鐘控制信號fin，漏極連接所述第五nmos晶體管n5的源極，所述第五nmos晶體管n5的柵極連接所述節(jié)點s1，所述第五nmos晶體管n5的漏極和所述第四pmos晶體管p4的漏極連接到節(jié)點s2，所述第四pmos晶體管p4的柵極連接時鐘控制信號fin、源極連接到所述電源電壓節(jié)點s3，第四nmos晶體管n4、第五nmos晶體管n5和第四pmos晶體管p4構成第一d觸發(fā)器dff1的第二階。

進一步，所述第一d觸發(fā)器dff1還包括：第六nmos晶體管n6、第七nmos晶體管n7和第五pmos晶體管p5，其中，所述第六nmos晶體管n6的源極接地，柵極連接時鐘控制信號fin，漏極連接所述第七nmos晶體管n7的源極，所述第七nmos晶體管n7的漏極和所述第五pmos晶體管p5的漏極連接到所述第一d觸發(fā)器的輸出端，所述第七nmos晶體管n7的柵極和所述第五pmos晶體管p5的柵極連接所述節(jié)點s2，所述第五pmos晶體管p5的源極連接所述節(jié)點s3，第六nmos晶體管n6、第七nmos晶體管n7和第五pmos晶體管p5構成第一d觸發(fā)器dff1的第三階，上述第二階和第三階均使用真單相時鐘(tscp)結構的動態(tài)d鎖存器。

在一個示例中，本發(fā)明的分頻器還包括控制模塊，所述控制模塊連接控制信號mc，用于控制第一觸發(fā)器和所述電源電壓之間的連接和斷開，示例性地，控制模塊包括第一pmos晶體管p1，所述第一pmos晶體管p1的漏極連接所述第一d觸發(fā)器dff1的電源電壓節(jié)點s3，所述第一pmos晶體管p1的源極連接電源電壓，所述第一pmos晶體管p1的柵極連接控制信號mc。

示例性地，本發(fā)明的分頻器還包括第二d觸發(fā)器dff2，所述第二d觸發(fā)器dff2使用真單相時鐘(tscp)結構。

在一個示例中，第二d觸發(fā)器dff2包括：第八nmos晶體管n8、第六pmos晶體管p6和第七pmos晶體管p7，其中，所述第 八nmos晶體管n8的源極接地，所述第八nmos晶體管n8的漏極和所述第六pmos晶體管p6的漏極連接到節(jié)點s4，所述第八nmos晶體管n8的柵極和所述第六pmos晶體管p6的柵極連接到所述第二d觸發(fā)器的輸入端，所述第六pmos晶體管p6的源極連接所述第七pmos晶體管p7的漏極，所述第七pmos晶體管p7的源極連接電源電壓，所述第七pmos晶體管p7的柵極連接時鐘控制信號fin。

進一步，所述第二d觸發(fā)器dff2還包括：第九nmos晶體管n9、第十nmos晶體管n10和第八pmos晶體管p8，其中，所述第九nmos晶體管n9的源極接地，柵極連接時鐘控制信號fin，漏極連接所述第十nmos晶體管n10的源極，所述第十nmos晶體管n10的柵極連接所述節(jié)點s4，所述第十nmos晶體管n10的漏極和所述第八pmos晶體管p8的漏極連接到節(jié)點s5，所述第八pmos晶體管p8的柵極連接時鐘控制信號fin，源極連接電源電壓。

進一步，所述第二d觸發(fā)器dff2還包括：第十一nmos晶體管n11、第十二nmos晶體管n12和第九pmos晶體管p9，其中，所述第十一nmos晶體管n11的源極接地，柵極連接時鐘控制信號fin，漏極連接所述第十二nmos晶體管n12的源極，所述第十二nmos晶體管n12的柵極和所述第九pmos晶體管p9的柵極連接所述節(jié)點s5，所述第十二nmos晶體管n12的漏極和所述第九pmos晶體管p9的漏極連接節(jié)點s6，所述第九pmos晶體管p9的源極連接電源電壓。

進一步，所述第二d觸發(fā)器dff2還包括：第十三nmos晶體管n13和第十pmos晶體管p10，其中，所述第十三nmos晶體管n13的柵極和所述第十pmos晶體管p10柵極連接到所述節(jié)點s6，所述第十三nmos晶體管n13的源極接地，所述第十三nmos晶體管n13的漏極和所述第十pmos晶體管p10的漏極連接到所述第二d觸發(fā)器dff2的輸出端q，所述第十pmos晶體管p10的源極接電源電壓。

在一個示例中，本發(fā)明的分頻器還包括反相器，所述反相器包括第一nmos晶體管n1、第二nmos晶體管n2和第二pmos晶體 管p2，所述第一nmos晶體管n1的源極接地，漏極連接所述第二nmos晶體管n2的源極，所述第一nmos晶體管n1的柵極連接所述反相器的控制端，而控制端連接控制信號mc，使得反相器受控制信號mc控制，所述第二nmos晶體管n2的漏極和所述第二pmos晶體管p2的漏極連接到所述反相器的輸出端，所述第二pmos晶體管p2的源極接電源電壓，柵極和所述第二nmos晶體管n2的柵極連接到所述反相器的輸入端。

其中，所述第一d觸發(fā)器dff1的輸入端連接到所述第二d觸發(fā)器dff2的輸出端q，所述第一d觸發(fā)器dff1的輸出端連接到受控制信號mc控制的所述反相器的輸出端，當控制信號mc＝1時，第一pmos晶體管p1截止，所述第一d觸發(fā)器dff1與電源電壓斷開；當控制信號mc＝0時，第一d觸發(fā)器dff1正常工作，時鐘控制信號fin為低電平(也即邏輯為“0”)時，輸入反相器在節(jié)點s1上采樣反相的輸入信號，節(jié)點s2通過第四pmos晶體管p4預充電至vdd，第三個反相器(也即第一觸發(fā)器dff1的第三階)處于維持狀態(tài)，時鐘控制信號為高電平(也即邏輯為“1”)時，節(jié)點s1的值傳送到第一d觸發(fā)器dff1的輸出端。

受控制信號控制的反相器由第一nmos晶體管n1、第二nmos晶體管n2和第二pmos晶體管p2構成，第一nmos晶體管n1的柵極連接到控制信號mc，反相器的輸入端連接到第二d觸發(fā)器dff2的輸出端q，反相器的輸出端連接到第一d觸發(fā)器dff1的輸出端和第二d觸發(fā)器dff2的輸入端，當控制信號mc＝1時，反相器正常工作，當控制信號mc＝0時，第一nmos晶體管n1和第二nmos晶體管n2截止，只有當?shù)诙觸發(fā)器dff2的輸出信號q＝0時，第二pmos晶體管p2導通。

所述第二d觸發(fā)器dff2的輸入端連接到受控制信號mc控制的所述反相器的輸出端，所述第二d觸發(fā)器dff2的輸出端連接到所述第一d觸發(fā)器dff1的輸入和受控制信號mc控制的所述反相器的輸入端，其與第一d觸發(fā)器dff1的工作原理相同，當時鐘控制信號fin為低電平時，對輸入信號進行采樣，時鐘控制信號fin為高電平時對輸入信號求值。

圖5a示出了本發(fā)明的分頻器在2分頻模式下的等效電路圖，圖5b示出了本發(fā)明的分頻器在3分頻模式下的等效電路圖。

本發(fā)明的分頻器電路的具有以下特性：1)電路實現(xiàn)2分頻功能時，dff1受到控制信號mc的作用不工作，節(jié)約了多余的功耗；2)dff1的第一階的結構與e-tspc的結構相同，在dff1中加入第一pmos晶體管p1降低功耗的同時使電路的速度基本不受影響；3)電路實現(xiàn)3分頻功能時，其實現(xiàn)方式不是通過兩個dff輸出結果的邏輯運算獲得，而是當dff2的輸出為低電平時第二pmos晶體管p2輸出高電平，從而使dff2的輸出高電平延長一個時鐘周期，實現(xiàn)3分頻的功能。

圖6示出了本發(fā)明與圖3中所示的分頻器結構在2分頻和3分頻模式下的功耗比較圖，由圖可以看出，在2分頻模式下，本發(fā)明的功耗減小了51％，在3分頻模式下，本發(fā)明的功耗減小了10％。因此，本發(fā)明的分頻器為一種低功耗tspc2/3雙模分頻器。

綜上所述，本發(fā)明的分頻器去除了傳統(tǒng)結構中的或門結構，通過控制邏輯使輸出信號高電平延長一個時鐘周期，從而實現(xiàn)2分頻到3分頻的轉(zhuǎn)換，且該分頻器在實現(xiàn)2分頻功能時，只有一個dff工作，降低了分頻器的功耗。

實施例二

本發(fā)明還提供一種包括前述的分頻器的頻率合成器，示例性性地，本發(fā)明的頻率合成器包括如前述實施例一中所述的分頻器。

作為示例，分頻器包括第一觸發(fā)器、第二觸發(fā)器和反相器，其中，所述第一觸發(fā)器的輸出端連接所述第二觸發(fā)器的輸入端和所述反相器的輸出端，所述第二觸發(fā)器的輸出端連接所述反相器的輸入端和所述第一觸發(fā)器的輸入端，所述反相器的控制端連接控制信號，在所述第一觸發(fā)器和電源電壓之間置有控制模塊，所述控制模塊連接控制信號，所述控制模塊用于控制第一觸發(fā)器和所述電源電壓之間的連接和斷開，其中，當所述控制信號為第一模式信號時，所述第一觸發(fā)器與所述電源電壓斷開，只有所述第二觸發(fā)器工作，實現(xiàn)n分頻，當所述控制信號為第二模式信號，且所述第二觸發(fā)器的輸出信號為第二模 式信號時，使第二觸發(fā)器輸出高電平延長一個時鐘周期，從而實現(xiàn)n+1分頻。

值得一提的是，第一觸發(fā)器和第二觸發(fā)器的類型可以為d觸發(fā)器或t觸發(fā)器等，其中較佳地為d觸發(fā)器，上述觸發(fā)器類型僅作為示例，并不對本發(fā)明構成限制，對于其它可以實現(xiàn)第一觸發(fā)器和第二觸發(fā)器的相同功能的電路結構或元件等，也可同樣適用于本發(fā)明。

在一個示例中，所述第一觸發(fā)器為d觸發(fā)器，其中，所述第一觸發(fā)器的第一階使用擴展真單相時鐘(e-tspc)電路來提供電路速度，所述第一觸發(fā)器的第二階和第三階使用真單相時鐘(tspc)結構的動態(tài)d鎖存器。

示例性地，所述第二觸發(fā)器為d觸發(fā)器，所述第二觸發(fā)器使用真單相時鐘結構。

進一步，第一觸發(fā)器和第二觸發(fā)器均還包括時鐘控制端，用于連接時鐘信號fin。

反相器的電路結構除可以為本領域技術人員熟知的任何反相電路結構以外，對一些可以實現(xiàn)將輸入信號的相位反轉(zhuǎn)180°的其他電路結構，也可同樣適用于本發(fā)明，而本發(fā)明的反相器還受到控制信號的控制。

在一個示例中，受控制信號控制的反相器由兩個nmos晶體管、和一pmos晶體管構成，其中一nmos晶體管的柵極連接到反相器的控制端，該控制端連接控制信號mc，反相器的輸入端連接到第二觸發(fā)器的輸出端，反相器的輸出端連接到第一觸發(fā)器的輸出端和第二觸發(fā)器的輸入端，當控制信號mc＝1時，反相器正常工作，當控制信號mc＝0時，兩個noms晶體管截止，只有當?shù)诙|發(fā)器的輸出信號q＝0時，pmos晶體管導通。

所述控制模塊，所述控制模塊連接控制信號，用于控制第一觸發(fā)器和所述電源電壓之間的連接和斷開，示例性地，所述控制模塊可以為柵極連接控制信號的pmos晶體管，源極連接電源電壓，漏極連接第一觸發(fā)器，當控制信號為第一模式信號例如為“1”時，pmos晶體管截止，使得第一觸發(fā)器和電源電壓之間斷開。上述控制模塊的類型僅作為示例，對于可以在控制信號控制下能夠控制第一觸發(fā)器和 所述電源電壓之間的連接和斷開的其它控制電路結構，也同樣可以適用于本發(fā)明。

進一步，所述控制模塊和所述反相器連接相同的控制信號。

本發(fā)明實施例中，n大于等于2，其中，較佳地，n等于2，即本發(fā)明的分頻器可以實現(xiàn)2/3分頻，為一種雙模分頻器。

當控制信號為第一模式信號例如為“1”時，控制模塊使得第一觸發(fā)器和電源電壓斷開，只有第二觸發(fā)器工作，電路實現(xiàn)2分頻功能；當控制信號為第二模式信號例如為“0”時，受控制信號控制的反相器中的兩個nmos截止，同時當?shù)诙|發(fā)器的輸出信號為“0”時，反相器中的pmos導通，從而使第二觸發(fā)器輸出高電平延長一個時鐘周期，電路實現(xiàn)3分頻功能。

作為示例，該頻率合成器可以為鎖相環(huán)頻率合成器。

值得一提的是，對于完整的鎖相環(huán)頻率合成器還可以包括其他的構成元件，例如還包括鑒頻鑒相器、電荷泵、低通濾波器以及壓控振蕩器等，在此不作贅述。

由于分頻器去除了傳統(tǒng)結構中的或門結構，通過控制邏輯使輸出信號高電平延長一個時鐘周期，從而實現(xiàn)2分頻到3分頻的轉(zhuǎn)換，且該分頻器在實現(xiàn)2分頻功能時，只有一個觸發(fā)器工作，降低了分頻器的功耗。因此，包括該分頻器的鎖相環(huán)頻率合成器也具有上述的優(yōu)點。

本發(fā)明已經(jīng)通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領域技術人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權利要求書及其等效范圍所界定。