本發(fā)明涉及集成電路領(lǐng)域，特別是涉及一種零靜態(tài)功耗的共模電平產(chǎn)生電路。

背景技術(shù)：

在開關(guān)電容電路中，常需要提供輸入信號或輸出信號的共模電平。這個共模電平可以不是連續(xù)的直流電平，且僅需在系統(tǒng)時鐘的一個相位期間提供。另外，在差模應(yīng)用中，差分信號的共模電平會相互減掉，不會影響差模結(jié)果，因此共模電平不需要非常精確。

請參閱圖1，圖1為現(xiàn)有的共模電平產(chǎn)生電路的電路圖，其包括第一電阻r1、與第一電阻r1相連的第二電阻r2及電容c，第一電阻r1的一端連接電源端vdd，另一端與第二電阻r2的一端及電容c的一端相連，共同產(chǎn)生共模電平vcom，第二電阻r2的另一端及電容c的另一端共同接地gnd。

請同時參閱圖2，圖2為現(xiàn)有的共模電平產(chǎn)生電路的波形圖，現(xiàn)有的共模電平產(chǎn)生電路輸出連續(xù)的直流電平vcom＝vdd*r2/(r1+r2)，靜態(tài)電源電流ipower＝vdd/(r1+r2)。由此可以看出，現(xiàn)有的共模電平產(chǎn)生電路始終存在電流，具有明顯的功耗。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種靜態(tài)功耗為零，動態(tài)功耗與系統(tǒng)時鐘頻率成正比的共模電平產(chǎn)生電路。

本發(fā)明的目的是通過以下技術(shù)方案來實(shí)現(xiàn)的：一種共模電平產(chǎn)生電路，包括第一時鐘信號輸入端、與所述第一時鐘信號輸入端輸入的時鐘信號反相的第二時鐘信號輸入端、與所述第二時鐘信號輸入端相連的場效應(yīng)管、與所述第一時鐘信號輸入端及所述場效應(yīng)管相連的第一電容、與所述場效應(yīng)管及所述第一電容相連的第二電容及共模電平輸出端，在所述第一時鐘信號輸入端輸入的時鐘信號為低電平信號時，所述共模電平輸出端輸出共模電平。

所述第二時鐘信號輸入端與所述場效應(yīng)管的柵極相連，所述場效應(yīng)管的源級連接電源端，所述場效應(yīng)管的漏極與所述第一電容的正極板、所述第二電容的正極板及所述共模電平輸出端相連。

所述第一電容的負(fù)極板與所述第一時鐘信號輸入端相連，所述第二電容的負(fù)極板接地端。

所述第一時鐘信號輸入端與所述第二時鐘信號輸入端輸入一對反相的系統(tǒng)時鐘信號，來控制所述第一電容與所述第二電容的充放電。

所述場效應(yīng)管為p型場效應(yīng)管。

本發(fā)明的有益效果是：利用系統(tǒng)時鐘控制電容充放電，在一個相位期間產(chǎn)生共模電平，靜態(tài)功耗為零，動態(tài)功耗與系統(tǒng)時鐘頻率成正比。

附圖說明

圖1為現(xiàn)有的共模電平產(chǎn)生電路的電路圖；

圖2為現(xiàn)有的共模電平產(chǎn)生電路的波形圖；

圖3為本發(fā)明共模電平產(chǎn)生電路的電路圖；

圖4為本發(fā)明共模電平產(chǎn)生電路的波形圖。

具體實(shí)施方式

下面結(jié)合附圖進(jìn)一步詳細(xì)描述本發(fā)明的技術(shù)方案，但本發(fā)明的保護(hù)范圍不局限于以下所述。

如圖3所示，圖3為本發(fā)明共模電平產(chǎn)生電路的電路圖，其包括第一時鐘信號輸入端clk、與第一時鐘信號輸入端輸入的時鐘信號反相的第二時鐘信號輸入端與第二時鐘信號輸入端相連的場效應(yīng)管pm1、與第一時鐘信號輸入端clk及場效應(yīng)管pm1相連的第一電容c1、與場效應(yīng)管pm1及第一電容c1相連的第二電容c2及共模電平輸出端vcom。

其中，第二時鐘信號輸入端與場效應(yīng)管pm1的柵極相連，場效應(yīng)管pm1的源級連接電源端vdd，場效應(yīng)管pm1的漏極與第一電容c1的正極板、第二電容c2的正極板及共模電平輸出端vcom相連；第一電容c1的負(fù)極板與第一時鐘信號輸入端clk相連，第二電容c2的負(fù)極板接地端gnd。第一時鐘信號輸入端clk與第二時鐘信號輸入端輸入一對反相的系統(tǒng)時鐘信號，來控制第一電容c1與第二電容c2的充放電，在clk＝0相位期間，即第一時鐘信號輸入端clk為低電平時輸出共模電平vcom。

在本發(fā)明中，場效應(yīng)管pm1為p型場效應(yīng)管，在其他實(shí)施方式中，場效應(yīng)管pm1可為其他能夠?qū)崿F(xiàn)相同功能的開關(guān)器件。

本發(fā)明共模電平產(chǎn)生電路的工作原理如下：

在clk＝1相位期間，即第一時鐘信號輸入端clk為高電平時，場效應(yīng)管pm1導(dǎo)通，第一電容c1的正負(fù)極板接電源端vdd，第二電容c2的正極板接電源端vdd，負(fù)極板接地端gnd，此時，第二電容c2的正負(fù)極板間壓差被充電至電源電壓vdd，第二電容c2儲存電荷為：qclk＝1＝c2*vdd。

在clk＝0相位期間，即第一時鐘信號輸入端clk為低電平時，場效應(yīng)管pm1截止，第一電容c1與第二電容c2并聯(lián)，第一電容c1與第二電容c2的正極板輸出共模電平vcom，第一電容c1與第二電容c2的負(fù)極板接地端gnd，總電荷為：qclk＝0＝(c1+c2)*vcom。

由于總電荷不變，即：qclk＝1＝qclk＝0，則：c2*vdd＝(c1+c2)*vcom。

在clk＝0相位期間，即第一時鐘信號輸入端clk為低電平時，輸出共模電平vcom為：vcom＝vdd*c2/(c1+c2)，當(dāng)取c1＝c2時，vcom＝vdd/2。

請同時參閱圖4，圖4為本發(fā)明共模電平產(chǎn)生電路的波形圖。在本發(fā)明共模電平產(chǎn)生電路中，電源與地之間無直流通路，靜態(tài)電源電流ipower為零，利用系統(tǒng)時鐘clk，動態(tài)電源電流ipower與系統(tǒng)時鐘clk的頻率成正比。

綜上所述，本發(fā)明共模電平產(chǎn)生電路與現(xiàn)有的共模電平產(chǎn)生電路相比，有明顯的功耗優(yōu)勢。

技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明公開了一種共模電平產(chǎn)生電路，包括第一時鐘信號輸入端、與所述第一時鐘信號輸入端輸入的時鐘信號反相的第二時鐘信號輸入端、與所述第二時鐘信號輸入端相連的場效應(yīng)管、與所述第一時鐘信號輸入端及所述場效應(yīng)管相連的第一電容、與所述場效應(yīng)管及所述第一電容相連的第二電容及共模電平輸出端，在所述第一時鐘信號輸入端輸入的時鐘信號為低電平信號時，所述共模電平輸出端輸出共模電平。本發(fā)明靜態(tài)功耗為零，動態(tài)功耗與系統(tǒng)時鐘頻率成正比。

技術(shù)研發(fā)人員：連穎
受保護(hù)的技術(shù)使用者：成都銳成芯微科技股份有限公司
技術(shù)研發(fā)日：2016.04.26
技術(shù)公布日：2017.11.03