技術(shù)領(lǐng)域：
：本發(fā)明涉及集成電路，尤其涉及可用于通過進行晶體管電源和管體偏置調(diào)整來改善性能并減少能量消耗的集成電路的電路和設(shè)計系統(tǒng)。
背景技術(shù)：
：：在當前的半導(dǎo)體工業(yè)中正在為改善設(shè)備性能而進行努力。通過將晶體管元件按比例縮小為更小的尺寸和更低的工作電壓的方式，已經(jīng)在速度、能量消耗和密度方面獲得了改善。這些按比例縮放的部分嘗試導(dǎo)致了晶體管閾值電壓的降低。因為有助于改善晶體管開關(guān)速度，所以低晶體管閾值電壓通常是有利的。然而，低晶體管閾值電壓還可能導(dǎo)致晶體管漏電流增加。因為晶體管損耗可能產(chǎn)生不希望有的功率損耗，所以晶體管損耗的增加是不合需要的。為了確保在閾值電壓按比例降至下限值的同時晶體管漏電流不會變化過度，一些集成電路需要在降低的電源電壓下運行。例如，用于為集成電路的核心邏輯供電的正電源電壓可以從1.5伏特減少到1.2伏特，從而補償由于閾值電壓降低而導(dǎo)致的漏電流的增加。盡管電源電壓的降低對減少能量消耗可能是有幫助的，但在不影響晶體管開關(guān)速度的情況下電源電壓不能降低很多。為了解決這些問題，一些集成電路設(shè)計利用管體偏置配置，其中電路中某些晶體管的本體(bulk)或管體的端子被偏置以增加晶體管的閾值電壓。具有以這種方法偏置的管體端子的晶體管顯示出損耗減少的情況。通過除去其正電源電壓而將部分未被使用的電路設(shè)置成睡眠狀態(tài)的方式也可以節(jié)省電源。盡管諸如這些之類的技術(shù)能夠在保持設(shè)備性能的同時有助于減少能量消耗，但因為管體偏置配置降低了晶體管速度，所以其并不總是能夠偏置有源電路中晶體管的管體端子。此外，因為電路在睡眠狀態(tài)下將不會運行，所以構(gòu)成有源電路一部分的晶體管不能被設(shè)置為睡眠狀態(tài)。因此需要提供一種改善的方式，其能夠解決集成電路中晶體管性能和能量消耗方面的難題。技術(shù)實現(xiàn)要素：集成電路具有可調(diào)節(jié)管體偏置電路和可調(diào)節(jié)正電源電路。所述可調(diào)節(jié)電路可被用來提供不同的管體偏壓到集成電路上不同的電路塊。例如，必須相對迅速開關(guān)的電路塊可以具有接地管體偏壓，而無須迅速開關(guān)的電路塊可以具有非零管體偏壓?？烧{(diào)節(jié)電路還可以用來提供不同的正電源電壓到不同的電路塊。例如，包括必須迅速開關(guān)的晶體管的電路塊可以具有最大電源電壓，而具有較不嚴格計時要求的電路塊可以具有降低的電源電壓。管體偏壓和正電源電壓可被選擇以滿足設(shè)計要求，同時最小化漏電流。通過最小化漏電流，可以降低集成電路上的能量消耗。具有可調(diào)節(jié)電源電路的集成電路可以是可編程集成電路，所述可編程集成電路包括可編程元件。可編程元件可以被加載以配置數(shù)據(jù)。利用可編程元件生成的靜態(tài)控制信號可以被施加到可調(diào)節(jié)電源電路以建立所需的管體偏壓電平和正電源電壓?？烧{(diào)節(jié)電源電路可以基于任何適當?shù)目删幊屉娐?。如果需要，獨立可調(diào)節(jié)正電源的每一個都可以包括各個的可編程電壓分壓器。每一個可調(diào)節(jié)正電源中各個可編程電壓分壓器的輸出可以被施加到運算放大器的輸入端，所述運算放大器被設(shè)置為單位增益配置。可編程電壓分壓器的設(shè)置可以通過將適當?shù)呐渲脭?shù)據(jù)加載到相關(guān)可編程元件中的方式來調(diào)整。該類型的可編程電壓分壓器可被用來控制可調(diào)節(jié)管體偏置電路的可編程電壓調(diào)節(jié)器的運行。計算機輔助設(shè)計工具可以接收用戶自定義邏輯設(shè)計并生成用于在可編程邏輯器件中實現(xiàn)自定義邏輯設(shè)計的相應(yīng)配置數(shù)據(jù)。當實現(xiàn)自定義邏輯設(shè)計時，可編程邏輯器件上的一些電路塊將被使用，可編程邏輯器件上的一些電路塊將不被使用。在所使用的電路塊之間，一些塊具有比較嚴格計時要求，其它塊具有較不嚴格的計時要求。計算機輔助設(shè)計工具可以處理用戶設(shè)計以鑒定不使用的電路塊。計算機輔助設(shè)計工具還可以鑒定哪些被使用塊必須迅速開關(guān)以及哪些被使用塊允許以稍慢的速度開關(guān)。根據(jù)這些信息，計算機輔助設(shè)計工具可以生成用于調(diào)整可調(diào)節(jié)電源電路的配置數(shù)據(jù)，以滿足定時限制及其他設(shè)計限制，同時最小化漏電流和能量消耗。例如，施加到不使用塊的正電源和管體偏壓可以被設(shè)置為接地電壓以斷開那些塊。在所使用的塊之間，更快開關(guān)的塊可以具有接地管體偏壓，而稍慢開關(guān)的塊可以具有非零管體偏壓(例如，n型溝道金屬氧化物半導(dǎo)體晶體管的負管體偏壓)。非零管體偏壓增加所施加的晶體管的閾值電壓，并借此降低漏電流。施加到每一個所使用電路塊的正電源電壓的電平還可以變化。例如，需要迅速開關(guān)的塊可以具有最大正電源電壓(例如1.1伏特)，而具有較慢開關(guān)速度要求的塊可以利用較低正電源電壓(例如1.0伏特)進行供電。根據(jù)一個實施例，可以提供一種集成電路，包括：多個電路塊、可調(diào)節(jié)管體偏置電路以及多個多路復(fù)用電路。多個電路塊可以包括可編程元件，該可編程元件加載配置數(shù)據(jù)從而配置多個電路塊實現(xiàn)用戶的電路設(shè)計。電路塊可以包括具有管體端子的晶體管。在實現(xiàn)用戶電路設(shè)計的過程中至少一些電路塊可以不被使用?？烧{(diào)節(jié)管體偏置電路可以生成可調(diào)節(jié)管體偏壓?？烧{(diào)節(jié)管體偏壓可以被調(diào)整到將未使用的電路塊斷電的斷電管體偏壓水平。每個多路復(fù)用電路可以具有第一輸入端、第二輸入端以及輸出端，第一輸入端接收可調(diào)節(jié)管體偏壓，第二輸入端接收固定電源電壓，可調(diào)節(jié)管體偏壓和固定電源電壓中選定的一個通過輸出端被路由到多個電路塊中相應(yīng)的不同一個。根據(jù)另一實施例，集成電路還可以包括多個獨立可調(diào)節(jié)電源。每一個所述獨立可調(diào)節(jié)電源可操作以便將相應(yīng)電源電壓應(yīng)用于所述多個電路塊中相應(yīng)一個電路塊。根據(jù)另一實施例，斷電管體偏壓水平可以包含接地電壓?？烧{(diào)節(jié)管體偏置電路可被操作來施加接地電壓到不使用的電路塊的晶體管的管體端子。一個獨立可調(diào)節(jié)電源可以與每個不使用的電路塊關(guān)聯(lián)并可被操作來施加接地電壓到不使用的電路塊的晶體管的管體端子。根據(jù)另一實施例，第一組電路塊可以含有需要以第一速度操作來實現(xiàn)用戶電路設(shè)計的晶體管。第二組電路塊可以含有在實現(xiàn)所述用戶電路設(shè)計時以第二速度操作的晶體管。第二速度可以比第一速度更慢。獨立可調(diào)節(jié)電源可被操作來施加第一正電源電壓到第一組電路塊，并且施加第二正電源電壓到第二組電路塊。第一正電源電壓可以大于第二正電源電壓。根據(jù)另一實施例，獨立可調(diào)節(jié)電源的每一個都可以包括單位增益配置下的運算放大器。根據(jù)另一實施例，獨立可調(diào)節(jié)電源的每一個都可以包括可編程電壓分壓器。根據(jù)另一實施例，獨立可調(diào)節(jié)電源的每一個都可以可被來自可編程元件的靜態(tài)控制信號調(diào)節(jié)。根據(jù)另一實施例，可調(diào)節(jié)管體偏置電路可以包含電荷泵。根據(jù)另一實施例，第一組電路塊可以含有需要以第一速度操作來實現(xiàn)用戶電路設(shè)計的晶體管。第二組電路塊可以含有在實現(xiàn)用戶電路設(shè)計時以第二速度操作的晶體管。第二速度可以比第一速度更慢?？烧{(diào)節(jié)管體偏置電路還可被操作來施加接地電壓到第一組電路塊中的晶體管的管體端子?？烧{(diào)節(jié)管體偏置電路進一步可被操作來施加非零管體偏壓到第二組電路塊中的晶體管的管體端子。根據(jù)另一實施例，可調(diào)節(jié)管體偏置電路可以進一步可被操作來生成非零管體偏壓，該非零管體偏壓被施加到用于實現(xiàn)用戶的電路設(shè)計的第一組電路塊中晶體管的管體端子，并施加接地電壓到第二組使用的電路塊中晶體管的管體端子。在第一組和第二組中晶體管可以具有關(guān)聯(lián)的開關(guān)速度和漏電流。非零管體偏壓可以相對于第二組使用的電路塊中的開關(guān)速度和漏電流降低第一組使用的電路塊中晶體管的開關(guān)速度和漏電流。通過附圖以及稍后對優(yōu)選實施例的詳細說明，本發(fā)明的其它特征、其特性和各種優(yōu)點將變得顯而易見。附圖說明圖1是根據(jù)本發(fā)明一個實施例的諸如可編程邏輯器件的說明性的可編程集成電路的圖。圖2是根據(jù)本發(fā)明一個實施例的顯示如何由邏輯設(shè)計系統(tǒng)創(chuàng)建可編程集成電路配置數(shù)據(jù)和如何將可編程集成電路配置數(shù)據(jù)存入到諸如可編程邏輯器件集成電路的可編程集成電路中以配置設(shè)備在系統(tǒng)中運行的圖。圖3是根據(jù)本發(fā)明一個實施例的可用于生成配置數(shù)據(jù)的電路設(shè)計系統(tǒng)的圖，其中所述配置數(shù)據(jù)用于在諸如可編程邏輯器件集成電路的可編程集成電路中實現(xiàn)自定義電路設(shè)計。圖4是根據(jù)本發(fā)明一個實施例的可用于邏輯設(shè)計系統(tǒng)的說明性計算機輔助設(shè)計(CAD)工具的圖。圖5是根據(jù)本發(fā)明一個實施例的設(shè)計自定義邏輯電路并產(chǎn)生當在可編程集成電路設(shè)備中實現(xiàn)自定義邏輯電路時所使用的配置數(shù)據(jù)的說明性步驟的流程圖。圖6是根據(jù)本發(fā)明一個實施例的管體偏置n型溝道金屬氧化物半導(dǎo)體晶體管的示意圖。圖7是根據(jù)本發(fā)明一個實施例的管體偏置n型溝道金屬氧化物半導(dǎo)體晶體管的剖視圖。圖8是描繪了根據(jù)本發(fā)明一個實施例的作為晶體管管體偏壓的函數(shù)的門延遲的曲線圖。圖9是描繪了根據(jù)本發(fā)明一個實施例的作為晶體管電源電壓的函數(shù)的門延遲的曲線圖。圖10是根據(jù)本發(fā)明一個實施例的說明性集成電路的示意圖，其中在所述說明性集成電路中可調(diào)節(jié)管體偏置電路和獨立可調(diào)節(jié)正電源電壓電路被用來為各個電路部件提供定制管體偏置和電源電壓。圖11是根據(jù)本發(fā)明一個實施例的說明性可調(diào)節(jié)正電源電壓調(diào)整電路的示意圖。圖12是根據(jù)本發(fā)明一個實施例的可用于可編程電路的說明性可編程電壓分壓器的示意圖，其中所述可編程電路諸如可調(diào)節(jié)正電源電壓調(diào)整電路或者管體偏置電路。圖13是根據(jù)本發(fā)明一個實施例的可用于解碼控制信號的說明性解碼器的示意圖，其中所述控制信號被施加到諸如可編程電壓分壓器的可編程元件。圖14是根據(jù)本發(fā)明一個實施例的顯示與圖11的可編程電源電路中的結(jié)點關(guān)聯(lián)的說明性電壓的列表。圖15是根據(jù)本發(fā)明的可用于可編程集成電路中的說明性可編程管體偏置電路的說明性電路圖。圖16是根據(jù)本發(fā)明一個實施例的涉及利用邏輯設(shè)計工具以通過對集成電路上的電路塊生成適當?shù)恼娫春途w管管體偏置選擇的方式來優(yōu)化設(shè)備性能的說明性步驟的流程圖。具體實施例本發(fā)明涉及通過調(diào)節(jié)電源電壓來優(yōu)化集成電路。集成電路可以是任何適當類型的集成電路，諸如微處理器、專用集成電路、數(shù)字信號處理器、存儲電路等之類。如果需要，集成電路可以是包括可編程電路的可編程集成電路。可編程電路可以通過調(diào)節(jié)存儲元件的設(shè)置來加以配置。利用以舉例說明的方式在此描述的一個適當配置，被優(yōu)化的集成電路是諸如可編程邏輯器件集成電路之類的可編程集成電路?？删幊踢壿嬈骷强捎捎脩襞渲靡詧?zhí)行自定義邏輯功能的可編程邏輯器件?？删幊踢壿嬈骷峭ㄟ^將配置數(shù)據(jù)加載到設(shè)備中的方式配置的(“編程的”)。配置數(shù)據(jù)有選擇地開啟和關(guān)閉部分設(shè)備電路并借此定制設(shè)備上的邏輯。當電源關(guān)閉時，具有非易失性配置存儲器的可編程邏輯器件可以保存他們的配置數(shù)據(jù)。具有易失配置數(shù)據(jù)的可編程邏輯器件通常在系統(tǒng)上電時利用被稱為配置設(shè)備的輔助電路來加載配置數(shù)據(jù)。配置設(shè)備可以利用非易失性存儲器存儲配置數(shù)據(jù)。具有非易失性存儲器的可編程邏輯器件還可以在安裝于系統(tǒng)之后進行配置(所謂的系統(tǒng)在線編程)?？删幊踢壿嬈骷呻娐肪哂欣弥醒脒壿嬰娫措妷汗╇姷闹醒脒壿?。通常具有與中央邏輯的電源關(guān)聯(lián)的正中央邏輯電源電壓和接地電壓。被稱為Vccl的正電源電壓可以具有1.1伏特的額定最大值(舉例來說)。有時被稱為Vss的接地電源電壓可以是0伏特(舉例來說)。集成電路上的一些電路可以在諸如1.6伏特(舉例來說)的升高電源電壓Vcchg之類的一個或更多較高正電源電壓下運行。管體偏壓Vb可以被施加到集成電路上的晶體管的管體端子。施加于n型溝道金氧半導(dǎo)體(NMOS)晶體管的管體偏壓通常是負的。如果需要，正管體偏壓也可以施加于p型溝道金屬氧化物半導(dǎo)體晶體管。管體偏壓有助于減少漏泄電流并借此最小化能量消耗。在圖1中顯示了說明性的可編程邏輯器件10?？删幊踢壿嬈骷?0可以具有用于驅(qū)動斷開設(shè)備10的信號以及用于經(jīng)由輸入輸出引腳14從其他設(shè)備接收信號的輸入輸出電路12。輸入輸出電路12包括輸入緩沖器和輸出緩沖器(有時稱為輸入驅(qū)動器和輸出驅(qū)動器)。引腳14可以是用于在設(shè)備10的內(nèi)部電路和外部封裝之間建立電連接的任何適合類型的引腳或者焊接凸起。一些引腳14用于高速通信信號。其他引腳用來提供電源電壓到設(shè)備10。引腳14還可以用于DC和低頻信號。諸如全局和局部垂線和水平導(dǎo)電線路和總線之類的互連資源16可以用來在設(shè)備10上路由信號。設(shè)備10上的其余電路18包括可編程邏輯塊、存儲塊、數(shù)字信號處理電路區(qū)、處理器、用于支持復(fù)雜通信和算術(shù)功能的硬連線電路等。電路18中的可編程邏輯可以包括組合和時序邏輯電路，包括邏輯門、多路復(fù)用器、開關(guān)、存儲塊、查找列表、邏輯陣列等。這些說明性的組分不是互斥的。例如，包括邏輯門和開關(guān)電路的查找表(look-uptables)及其他組件可以利用多路復(fù)用器來形成。可編程邏輯器件10的一些邏輯是固定的(硬布線的)。設(shè)備10中的可編程邏輯包括如此配置以使設(shè)備10執(zhí)行所需自定義邏輯功能的組件?？删幊踢壿嬈骷?0中的可編程邏輯可以根據(jù)任何適當?shù)目删幊碳夹g(shù)。利用一種適當?shù)慕鉀Q方法，配置數(shù)據(jù)(還稱作編程數(shù)據(jù))也可以利用引腳14和輸入/輸出電路12加載到可編程邏輯器件10的可編程元件20中。在設(shè)備10正常操作期間，有時被稱為配置位或者配置存儲器的可編程元件20的每一個都提供靜態(tài)控制輸出信號，所述靜態(tài)控制輸出信號控制電路18的可編程邏輯中的相關(guān)邏輯元件的狀態(tài)。在典型的易失性裝置中，可編程元件20可以是隨機存取存儲器(RAM)單元，所述隨機存取存儲器(RAM)單元經(jīng)由某些引腳14和輸入/輸出電路12的適當部分從外部配置設(shè)備集成電路加載。加載的RAM單元提供靜態(tài)控制信號，所述靜態(tài)控制信號被施加到電路18的可編程邏輯中的電路元件(例如金屬氧化物半導(dǎo)體晶體管)的端子(例如柵極)以控制那些元件(例如，接通或關(guān)閉某些晶體管)并借此配置可編程邏輯器件10。輸入/輸出電路12和互連資源16中的電路元件還通常由作為部分編程處理的RAM單元輸出(例如，用于定制I/O和路徑選擇功能)來配置。在輸入/輸出電路12、互連資源16和電路18中配置的電路元件可以是諸如傳輸晶體管或者部分多路復(fù)用器、檢查表、邏輯陣列、AND、OR、NAND、和NOR邏輯門等之類的晶體管?；赗AM的可編程邏輯器件技術(shù)僅僅是可能用來實現(xiàn)可編程邏輯器件10的各種技術(shù)中的一種說明性實例。其他可用于設(shè)備10的適當?shù)目删幊踢壿嬈骷夹g(shù)包括諸如基于由電可配置熔絲或者電可配置非熔絲構(gòu)成的可編程邏輯元件的那些一次可編程設(shè)備裝置，其中元件20由電可編程只讀存儲器(EPROM)或者電可擦除可編程只讀存儲器(EEPROM)技術(shù)的可編程邏輯器件，具有由磁存儲器元件制成的可編程元件的可編程邏輯器件，具有由變相(phase-change)材料制成的可編程元件的可編程邏輯器件，掩?？删幊唐骷冉M成。設(shè)備10的配置存儲器優(yōu)選地具有來自用戶(例如邏輯設(shè)計者)的配置數(shù)據(jù)。一旦具有適當?shù)呐渲脭?shù)據(jù)，那么配置存儲器將有選擇地控制(例如開啟和斷開)可編程邏輯器件10中的部分電路，并借此定制它的功能以促使其按要求運行。設(shè)備10的電路可以利用任何適當?shù)慕Y(jié)構(gòu)來進行組織。舉例來說，可編程邏輯器件10的邏輯可以由一系列行和列的較大的可編程邏輯區(qū)或者區(qū)域(有時稱為邏輯陣列塊或者LAB)組成，其中每一個可編程邏輯區(qū)或者區(qū)域包括多個較小的邏輯區(qū)或者區(qū)域(例如，基于有時被稱為邏輯元件或者LE的查找表或者宏單元的邏輯區(qū)域)。這些邏輯源可以通過諸如相連的垂直和水平互連導(dǎo)線之類的互連資源16相互連接?；ミB導(dǎo)線可以包括基本上跨距所有設(shè)備10的全局導(dǎo)線、諸如跨距部分設(shè)備10的半線或四分之一線的部分導(dǎo)線、具有特定長度(例如足夠互連幾個邏輯區(qū)域)的交錯導(dǎo)線、在指定部分的設(shè)備10中互連小的邏輯區(qū)的較小局部導(dǎo)線、或者任何其他適當?shù)幕ミB資源配置。如果需要，設(shè)備10的邏輯可以被排列在多個分級的層次中，其中多個大區(qū)互連以形成更大的邏輯部。另外其它的組件排列可以使用不以行列排列的邏輯。部分設(shè)備10(例如在輸入/輸出電路12中以及其他處)可以是硬布線的以提高效率。除邏輯電路塊(例如，設(shè)備10上的邏輯陣列塊)之外，設(shè)備10可以包括存儲塊(有時稱為嵌入陣列塊或者EAB)。存儲塊可被用于設(shè)備10的邏輯以存儲數(shù)據(jù)和執(zhí)行計算。設(shè)備10還可能被如此設(shè)置以在塊中具有其它類型的電路(例如，數(shù)字信號處理塊等)。設(shè)備10上的電路塊無須全都具有同一尺寸。根據(jù)需要，邏輯塊、存儲塊和處理塊的每一個都可以具有不同尺寸。在圖2中顯示了利用可編程邏輯器件設(shè)計和實現(xiàn)自定義邏輯電路的說明性系統(tǒng)環(huán)境。如圖2所示，可編程邏輯器件10可以安裝在系統(tǒng)38中的基板36上。通常，可編程邏輯器件10可以從任何適當?shù)难b置或設(shè)備中接收編程數(shù)據(jù)。在圖2的實例中，可編程邏輯器件10是從配置設(shè)備40接收配置數(shù)據(jù)的那種可編程邏輯器件。利用這種類型的配置，配置設(shè)備40被安裝在與可編程邏輯器件10相同的基板36上。配置設(shè)備40例如可以包括用于存儲配置數(shù)據(jù)的可擦除可編程只讀存儲器(EPROM)電路以及用于加載數(shù)據(jù)到設(shè)備10中的可編程邏輯器件配置數(shù)據(jù)加載電路。當系統(tǒng)38啟動時(或者在另一個適當?shù)臅r間)，用于配置可編程邏輯器件的配置數(shù)據(jù)可被從配置設(shè)備40提供給可編程邏輯器件10，如路徑42所示。提供給可編程邏輯器件的配置數(shù)據(jù)可被存儲在可編程元件20的可編程邏輯器件中。系統(tǒng)38可以包括處理電路44、存儲器46及其他系統(tǒng)元件48。系統(tǒng)38的元件可以位于一個或多個基板上，諸如基板36或者其他適當?shù)闹С薪Y(jié)構(gòu)或外殼，并可以通過總線及其他電子路徑50互連。還可以經(jīng)由諸如路徑52之類的路徑為設(shè)備40提供器件10的配置數(shù)據(jù)。設(shè)備40例如可以從配置數(shù)據(jù)加載設(shè)備54或者其他適當?shù)难b置接收配置數(shù)據(jù)。數(shù)據(jù)加載可以在電路40被安裝在系統(tǒng)38中的前后進行。對在可編程邏輯器件中設(shè)計和實現(xiàn)所需邏輯電路而言是一個重要的開始。邏輯設(shè)計者因此經(jīng)常使用基于計算機輔助設(shè)計(CAD)工具的邏輯設(shè)計系統(tǒng)來協(xié)助他們進行電路設(shè)計。邏輯設(shè)計系統(tǒng)可以幫助邏輯設(shè)計者設(shè)計和測試系統(tǒng)中復(fù)雜的電路。當設(shè)計結(jié)束時，邏輯設(shè)計系統(tǒng)可被用來生成用于電子編程適當?shù)目删幊踢壿嬈骷呐渲脭?shù)據(jù)或者用于生成掩模編程芯片的自定義掩模的配置數(shù)據(jù)。如圖2所示，由邏輯設(shè)計系統(tǒng)56生成的配置數(shù)據(jù)可以被經(jīng)由諸如路徑58之類的路徑提供給裝置54。裝置54提供配置數(shù)據(jù)到設(shè)備40，因此設(shè)備40稍后可以經(jīng)由路徑42提供該配置數(shù)據(jù)到可編程邏輯器件10。在圖2所示類型的配置中，可編程邏輯器件10可以具有由諸如靜態(tài)隨機存取存儲單元之類的存儲單元形成的配置數(shù)據(jù)單元。這僅僅是用于編程可編程邏輯器件10的一種說明性配置。根據(jù)需要，用于編程可編程邏輯器件10的任何適當?shù)呐渲枚伎梢员皇褂?。例如，可編程邏輯器?0可以是基于諸如可擦除可編程只讀存儲器(EPROM)單元之類的非易失性配置數(shù)據(jù)單元的。利用這種類型的配置，器件10可以通過將配置數(shù)據(jù)編程到設(shè)備上的EPROM單元中的方式來進行配置。可編程邏輯器件10還可以是基于諸如熔絲和反熔絲之類的可編程元件或者是基于其他技術(shù)(例如，磁性設(shè)備、掩模編程等)的可編程元件。在掩模編程環(huán)境中，由邏輯設(shè)計系統(tǒng)生成的配置數(shù)據(jù)(或者其他這種數(shù)據(jù))可以用來生成編程器件10的掩模組。為了清楚起見，本發(fā)明通常將在可編程邏輯器件、而不是掩模編程的背景中進行描述，其中所述可編程邏輯器件是通過加載由邏輯設(shè)計系統(tǒng)56生成的配置數(shù)據(jù)的方式進行配置的。邏輯電路設(shè)計系統(tǒng)56包括處理電路和存儲器60。在涉及實現(xiàn)所需要的自定義邏輯功能的支持設(shè)計中，邏輯設(shè)計系統(tǒng)56使用利用電路和存儲器60實現(xiàn)的軟件來進行電源分配，所述電源分配包括最小化漏電流和能量消耗的管體偏壓和正電源電平。在圖3中顯示了根據(jù)本發(fā)明的說明性的電路設(shè)計系統(tǒng)56。系統(tǒng)56可以是基于諸如個人計算機、工作站等之類的一個或多個處理器的。處理器(一個或多個)可以利用網(wǎng)絡(luò)(例如局域網(wǎng)或者廣域網(wǎng))相互鏈接。這些計算機中的存儲器或外部儲存器并諸如內(nèi)部和/或外部硬盤之類的存儲設(shè)備可被用來存儲指令和數(shù)據(jù)。諸如計算機輔助設(shè)計工具62和數(shù)據(jù)庫63之類的基于軟件的元件被保存在系統(tǒng)56中。在運行期間，諸如計算機輔助設(shè)計工具62之類的可執(zhí)行軟件在系統(tǒng)56的處理器(一個或多個)上運行。數(shù)據(jù)庫63用來存儲用于系統(tǒng)56運行的數(shù)據(jù)。通常，軟件和數(shù)據(jù)可以被存儲在系統(tǒng)56的任何計算機可讀取介質(zhì)(存儲器)中。如圖2中示意顯示的存儲器60，這種存儲器可以包括計算機存儲芯片、諸如硬盤驅(qū)動器、閃速存儲器、光盤(CD)、DVD、其他光學介質(zhì)、和軟盤之類的可移動和固定介質(zhì)、磁帶、或者任何其他適當?shù)拇鎯ζ骰蛘叽鎯υO(shè)備(一個或多個)。當系統(tǒng)56的軟件被安裝時，系統(tǒng)56的存儲器60具有促使系統(tǒng)56中的計算裝置執(zhí)行各種方法(處理)的指令和數(shù)據(jù)。當執(zhí)行這些處理時，計算裝置被配置成實現(xiàn)電路設(shè)計系統(tǒng)的功能。計算機輔助設(shè)計(CAD)工具62可以由單個廠家或者多個廠家提供，其中一些或者所有的計算機輔助設(shè)計工具62有時被統(tǒng)稱為CAD工具。工具62可以被作為一個或多個整套的工具(例如，用于執(zhí)行與實現(xiàn)可編程邏輯器件中的電路設(shè)計有關(guān)的任務(wù)的編譯程序套件)提供，和/或作為一個或多個單獨的軟件元件(工具)提供。數(shù)據(jù)庫(一個或多個)63可以包括僅能由一個或多個特定工具存取的一個或多個數(shù)據(jù)庫，并可以包括一個或多個共享數(shù)據(jù)庫。共享數(shù)據(jù)庫可以由多個工具存儲。例如，第一工具可以存儲共享數(shù)據(jù)庫中第二工具的數(shù)據(jù)。第二工具可以存取共享數(shù)據(jù)庫以檢索由第一工具存儲的數(shù)據(jù)。這使得一個工具能傳遞信息到另一個工具。如果需要，工具還可以在不在共享數(shù)據(jù)庫中存儲數(shù)據(jù)的情況下在彼此之間傳遞信息。當邏輯設(shè)計者利用工具62實現(xiàn)電路時，邏輯設(shè)計者將面臨多個可能的挑戰(zhàn)設(shè)計決策。設(shè)計者必須平衡諸如費用、尺寸和性能之類的因素以產(chǎn)生切實可行的最終產(chǎn)品。權(quán)衡將被涉及。例如，指定電路的設(shè)計可以被這樣設(shè)計以使其運行迅速、但消耗大量電源和芯片內(nèi)資源，或者也可以被這樣實現(xiàn)以使其運行更緩慢，但卻消耗較少電源和很少的資源。為了優(yōu)化設(shè)備性能，器件10可以具有一個或多個可調(diào)電壓調(diào)節(jié)器。可調(diào)電壓調(diào)節(jié)器的設(shè)置可被用來調(diào)節(jié)提供給器件10的電路的正電源電壓和/或提供給器件10的電路的管體偏壓。可調(diào)電壓電源的設(shè)定可以利用控制信號來進行調(diào)整，其中所述控制信號是從已經(jīng)加載適當?shù)呐渲脭?shù)據(jù)的存儲元件20提供的。工具62可被用來分析用戶的邏輯設(shè)計，并根據(jù)該分析，工具62可以自動生成用于調(diào)節(jié)提供適當電平的可調(diào)電壓的配置數(shù)據(jù)。用戶可以利用工具62輸入所需的邏輯設(shè)計。設(shè)計可以利用器件10上的一個或多個電路塊來實現(xiàn)。電路塊可以是可編程邏輯塊(例如，邏輯陣列塊)、存儲塊、處理塊、或任何其他適當類型的電路塊。在設(shè)計實現(xiàn)過程期間，工具62可以對用于電路塊的正電源電壓和管體偏壓進行調(diào)節(jié)。例如，一些塊可以具有較大的供電電壓，一些塊可以具有較小的供電電壓，一些塊可以具有與其它塊不同的管體偏壓等等。當用戶輸入所需的邏輯設(shè)計時，工具62具有用戶選擇定時限制及其他設(shè)計限制。工具62還可以具有默認限制，并可以從其他限制中派生出某些限制。所述限制例如可以指定特定部分的用戶邏輯設(shè)計應(yīng)該以某一最小速度操作。在優(yōu)化期間，工具62執(zhí)行電源調(diào)整和/或管體偏置調(diào)整，所述電源調(diào)整和/或管體偏置調(diào)整能最小化能量消耗并同時滿足設(shè)計限制。調(diào)整可逐塊執(zhí)行，或者利用任何其他適當?shù)牧６鹊燃増?zhí)行。例如，工具62可以鑒定不需要實現(xiàn)用戶電路設(shè)計的邏輯塊。因為這些塊將不會被使用，所以工具62可以生成斷電這些塊的配置數(shù)據(jù)。具體而言，工具62可以使用器件10上的可調(diào)節(jié)電壓饋送電路以確保不使用的塊中的正電源電壓電平和不使用的塊的管體偏壓被設(shè)置為0伏特的斷電管體偏壓。工具62還可以通過利用器件10上的可調(diào)電壓饋送電路來設(shè)置在低漏電流斷電狀態(tài)下具有非零的正電源電壓Vsupint的不使用塊，從而確保不使用塊中的管體偏壓具有斷電電壓電平，所述斷電電壓電平反向偏壓塊中的晶體管。工具62可以鑒定某些需要最大性能的電路塊。例如，工具62可以鑒定具有臨界速度要求的塊。在這些塊中，管體偏壓可以被置零，供電電壓可以被設(shè)置為最大容許值(舉例來說)。工具62可以生成表示這些設(shè)置的配置數(shù)據(jù)。在設(shè)備編程期間，配置數(shù)據(jù)可以被存入到器件10中以據(jù)此配置器件10上的可編程電壓饋送電路。利用這種類型的配置，不使用的電路塊被斷開，并且關(guān)鍵塊被利用最大性能全動力操縱。如果需要，其他的電路塊可以被提供以其他的正電源電壓(例如，最大電源電壓或者降低的電源電壓)及其他管體偏壓(例如，0伏特的管體偏壓或者減少漏電流的超過0伏特的非零數(shù)值)。因為它們可能地較低正電源電壓和可能地非零管體偏壓，所以這些塊中的電路將不會隨著關(guān)鍵電路塊中具有接地管體端子的全動力操縱電路而被快速開關(guān)。例如，這些塊中的邏輯門將呈現(xiàn)比關(guān)鍵電路塊中的那些塊更長的門延遲。盡管這些塊的電路不會隨著速度關(guān)鍵塊中的電路而被快速開關(guān)，但減少的正電源電壓和/或減少的管體偏壓數(shù)值可能有助于減少漏電流，并借此最小化能量消耗。圖4顯示了可被用于諸如圖2和圖3中的系統(tǒng)56之類的邏輯設(shè)計系統(tǒng)中的說明性計算機輔助設(shè)計工具62。設(shè)計過程一般從邏輯電路功能說明的組成開始。邏輯設(shè)計者可以指定所需電路應(yīng)該如何利用設(shè)計和約束條目工具64執(zhí)行功能。設(shè)計和約束條目工具64可以包括諸如設(shè)計和約束條目輔助程序66和設(shè)計編輯程序68之類的工具。諸如輔助設(shè)備66之類的設(shè)計和約束條目輔助工具可被用來幫助邏輯設(shè)計者根據(jù)已有邏輯設(shè)計庫定位所需的設(shè)計，并可以給邏輯設(shè)計者提供計算機輔助以開始(指定)所需設(shè)計。舉例來說，設(shè)計和約束條目輔助程序66可被用來向用戶顯示方案屏幕。用戶可以點擊屏幕上的選項以選擇正被設(shè)計的電路是否應(yīng)該具有某些特征。設(shè)計編輯程序68可被用來開始設(shè)計(例如，通過輸入硬件描述語言代碼的線路)，可被用來編輯從庫中獲得的設(shè)計(例如，利用設(shè)計和約束條目輔助程序)，或者可以協(xié)助用戶選擇并編輯適當?shù)念A(yù)包裝代碼/設(shè)計。設(shè)計和約束條目工具64可被用來允許邏輯設(shè)計者利用任何適當?shù)母袷教峁┧璧倪壿嬙O(shè)計。例如，設(shè)計和約束條目工具64可以包括那些允許邏輯設(shè)計者利用真值表輸入邏輯設(shè)計的工具。真值表可以利用文本文件或者時序圖來指定，也可以從庫中引入。真值表邏輯設(shè)計和約束條目可被用于部分大電路或者用于全部電路。作為另一個實例，設(shè)計和約束條目工具64可以包括簡圖捕獲工具。簡圖捕獲工具可以允許邏輯設(shè)計者能夠根據(jù)諸如邏輯門和邏輯門組之類的組成部分來從視覺上構(gòu)造邏輯電路。先前存在的邏輯電路庫可被用來允許利用簡圖捕獲工具引入所需部分的設(shè)計。如果需要，設(shè)計和約束條目工具64可以允許邏輯設(shè)計者利用諸如Verilog硬件描述語言(HDL)或者超高速集成電路硬件描述語言(VHDL)之類的硬件描述語言提供邏輯設(shè)計給邏輯設(shè)計系統(tǒng)10。邏輯電路的設(shè)計者可以通過利用編輯程序68寫入硬件描述語言代碼的方式來輸入邏輯設(shè)計。如果需要，那么代碼塊可從用戶保存的或者商品化的庫中引入。在已經(jīng)利用設(shè)計和約束條目工具64輸入設(shè)計之后，行為仿真工具72可被用來模擬設(shè)計的功能特性。如果設(shè)計的功能特性是不完善的或者不正確的，那么邏輯設(shè)計者可以利用設(shè)計和約束條目工具64對設(shè)計進行改變。在利用工具74執(zhí)行綜合運行之前，新設(shè)計的功能操作可以利用行為仿真工具72進行驗證。根據(jù)需要，諸如工具72之類的模擬工具還可以在設(shè)計流程的其他階段被使用(例如在邏輯綜合之后)。行為仿真工具72的輸出可以被以任何適當?shù)母袷?例如真值表、時序圖等)提供給邏輯設(shè)計者。一旦確定對邏輯設(shè)計的功能操作已經(jīng)滿意，那么邏輯綜合和優(yōu)化工具74可被用來在特定的可編程邏輯器件中實現(xiàn)邏輯設(shè)計(即，在特定可編程邏輯器件產(chǎn)品或者產(chǎn)品類的邏輯和互連資源中)。工具74試圖通過對硬件進行適當選擇的方式優(yōu)化設(shè)計，從而根據(jù)邏輯設(shè)計者利用工具64輸入的邏輯設(shè)計數(shù)據(jù)和約束數(shù)據(jù)來在邏輯設(shè)計中實現(xiàn)不同的邏輯功能。工具74還可以用于確定電源和管體偏壓的最佳電壓電平。在利用工具74執(zhí)行邏輯綜合和優(yōu)化之后，邏輯設(shè)計系統(tǒng)可以使用諸如置放和布線工具76之類的工具來執(zhí)行結(jié)構(gòu)設(shè)計步驟(布置綜合操作)。置放和布線工具76用來確定如何在可編程邏輯器件內(nèi)設(shè)置每個邏輯功能的電路。例如，如果兩個計數(shù)器彼此相互作用，那么置放和布線工具76可以將這些計數(shù)器定位在可編程邏輯器件上的相鄰邏輯區(qū)域以最小化互連延遲。置放和布線工具76產(chǎn)生指定可編程邏輯器件的整齊且有效實現(xiàn)的邏輯設(shè)計。諸如工具74和76之類的工具可以是編譯程序組件的一部分(例如，由可編程邏輯器件廠家提供的編譯程序工具組件的一部分)。根據(jù)本發(fā)明，諸如工具74和76之類的工具在實現(xiàn)可編程邏輯器件中的所需電路設(shè)計時手動地和自動地考慮利用不同正電源電壓和不同管體偏壓的效果。這使得工具74和76在滿足設(shè)計限制的同時能最小化能量消耗。在已經(jīng)利用置放和布線工具76生成可編程邏輯器件中的所需邏輯設(shè)計之后，將利用分析工具78分析和測試設(shè)計的實現(xiàn)。在利用工具62已經(jīng)完成滿意優(yōu)化操作之后，工具62可以生成可編程邏輯器件的配置數(shù)據(jù)或者可以生成其他適當?shù)妮敵鰯?shù)據(jù)(例如，用于制造結(jié)合了邏輯設(shè)計的集成電路的平版掩模組的規(guī)格)。取決于所使用的可編程邏輯器件的種類(例如，基于非易失性存儲器的設(shè)備，基于易失性存儲器的設(shè)備，基于熔絲或者反熔絲的設(shè)備等)，配置數(shù)據(jù)可以被直接編程輸入到可編程邏輯器件中，或者可以被提供到稍后(例如，當上電時)將加載配置數(shù)據(jù)到可編程邏輯器件以對設(shè)備進行編程的配置設(shè)備中。圖5顯示了涉及利用圖4的工具62來生成配置數(shù)據(jù)文件的說明性操作。如圖5所示，在步驟82中綜合處理初始網(wǎng)表80以生成后期綜合網(wǎng)表84。在步驟86，在設(shè)置和布線以及優(yōu)化操作期間，用戶輸入88和后期綜合網(wǎng)表84被處理。在步驟86的操作期間，CAD工具62考慮利用不同的正電源電壓和/或管體偏壓的效果，并通過選擇適當?shù)碾娫春凸荏w偏置電平、電路資源分配、以及設(shè)置決定的效果，工具62將在滿足設(shè)計限制的同時減少能量消耗。在匯編處理92期間所獲得的網(wǎng)表90被進一步處理以生成配置數(shù)據(jù)文件輸出94(例如，.pof或者.sof文件)。對于每一個電路塊，CAD工具62可以自動地鑒定適當?shù)碾娫措娖?例如，一個或多個最小可接受正電源電平、管體偏壓等)，所述適當?shù)碾娫措娖皆试S邏輯設(shè)計者的電路能按要求運行，同時能使器件10的能量消耗最小化。如果需要，邏輯設(shè)計者可以提供部分用戶設(shè)計或者特定電路塊的手動電壓饋送選擇。晶體管漏電流可能是集成電路不必要功率損耗的重要因素。圖6顯示了說明性n型溝道金屬氧化物半導(dǎo)體晶體管22的示意圖?？赡艽嬖谟诰w管22中的漏電流包括晶體管漏電流Ioff和晶體管管體漏電流Iboff。晶體管22的源極被標記以S，漏極被標記以D，柵極被標記以G，以及管體被標記以B。當柵極G和源極S被在Vss(例如0伏特)接地、端子D為1.1伏特(或者其他適當?shù)恼娫措妷?并且管體偏壓Vb被施加到管體端子B時可以測量漏電流Iboff。只要有可能，通常需要最小化Ioff和Iboff以最小化能量消耗。圖7顯示了圖6的n型溝道晶體管22的截面圖。利用嵌入?yún)^(qū)域24形成源極S和漏極D。柵極結(jié)構(gòu)26由諸如二氧化硅之類的薄層絕緣體以及諸如硅化物多晶硅之類的柵極導(dǎo)體組成。管體端子B利用嵌入?yún)^(qū)域28形成具有p型管體區(qū)域30的電阻接觸。盡管圖6和7的實例中所示的晶體管是n型溝道金屬氧化物半導(dǎo)體晶體管，但所述器件10還可以包括p型溝道金屬氧化物半導(dǎo)體晶體管?？烧{(diào)電壓供給可被用來校準n型溝道和p型溝道器件的正電源電壓和管體偏壓。在能量消耗(即，漏電流Iboff)和管體偏壓之間存在權(quán)衡。在管體偏壓和晶體管性能之間也存在權(quán)衡。晶體管開始開關(guān)數(shù)字信號的時間數(shù)值有時被稱為它的門延遲。具有小的門延遲的晶體管能夠迅速地開關(guān)。具有大的門延遲的晶體管能夠緩慢地開關(guān)。如圖8所示，器件10上的晶體管的門延遲隨管體偏壓Vb數(shù)值的增加而增加。當不存在管體偏壓時(即當Vb是0伏特時)，門延遲被最小化。在這種情況下，以漏電流增加為代價，性能被最大化。在非零的管體偏壓的情況下(例如，n型溝道晶體管的Vb＝-1.0伏特)，晶體管閾值電壓被增加，漏電流被減少。對以這種方式被管體偏置以減少漏電流的晶體管而言存在減速，但對非關(guān)鍵電路塊而言，能量消耗減少的優(yōu)勢要比開關(guān)速度降低的缺點重要。在一些情況中，具有更大幅值(例如，對n型溝道設(shè)備而言，-1.1伏特或-1.2伏特或者更多)的管體偏壓也可以被使用。圖8的曲線顯示了在增加的管體偏置幅值和增加的門延遲之間的權(quán)衡。這類曲線的數(shù)據(jù)可以被存儲在數(shù)據(jù)庫63中，并可供CAD工具62使用以確定管體偏壓Vb的適當電平，從而供每個電路塊使用。能量消耗(漏電流)和在用于為器件10上的電路塊提供電源的正電源電壓之間也存在權(quán)衡。如圖9所示，當以相對較大的正電源電壓Vsupint(例如，1.1伏特)為電路塊提供電源時獲取最短的門延遲。在較低的供電電壓Vsupint下，晶體管的門延遲將增加。當希望最大化電路塊的性能以確保滿足定時限制或者其他設(shè)計限制時，可以將諸如1.1伏特之類的相對較大的供電電壓施加到電路塊。當不需要使用這種大的電壓時(例如當時間不那么嚴格要求了時)，可以使用較低的供電電壓(例如，0.9伏特或者1.0伏特)。較低的供電電壓將使得電路塊的速度降低，但也將減少不希望有的能量消耗。關(guān)于圖9的曲線的信息可以被存儲在數(shù)據(jù)庫63中以供CAD工具62使用。當實現(xiàn)用戶設(shè)計時，CAD工具62可以分析器件10以確定哪個電路塊需要全功率供電電壓以滿足它們的設(shè)計限制，確定哪個電路塊將以低功率供電電壓正確地運行。具體化這些電源設(shè)置的配置數(shù)據(jù)可以由CAD工具62生成，并在編程期間存入到器件10中。圖10顯示了諸如可編程邏輯器件10之類的說明性部分的可編程集成電路的電路圖。如圖10所示，器件10可以具有多個電路塊100。電路塊100例如可以是可編程邏輯塊、存儲塊、處理電路塊(例如數(shù)字信號處理電路、乘法器等)、或者任何其他適當?shù)碾娐穳K。取決于用戶的特定邏輯設(shè)計，一些或者所有塊100可以被使用。在所使用的塊100之間，一些將具有高速度要求，一些將具有低速度要求?？烧{(diào)電源電路102可被用來向塊100提供正電源電壓Vsupint。電路102優(yōu)選地是獨立可調(diào)節(jié)的，以便取決于每個塊的計時要求，而使不同的塊100可以具有不同的Vsupint的值。如圖9所示，必須迅速開關(guān)的電路塊100可以具有較高的Vsupint值以減少它們的門延遲。具有沒那么嚴格計時要求的電路塊可以具有較低的Vsupint值以減少能量消耗?？烧{(diào)節(jié)正電源102的設(shè)置可以通過將配置數(shù)據(jù)加載到相關(guān)可編程元件20中的方式來調(diào)節(jié)。如圖10所示，可能存在與每個電路塊關(guān)聯(lián)的獨立可調(diào)節(jié)正電源102。如果需要，其它配置也可以被使用。例如，對每一對電路塊100、對每一組三或四個的電路塊100、或者對器件10上的大部分電路，都可能存在一個可調(diào)節(jié)正電源102。每個電路塊100可以利用接地電壓Vss(例如，0伏特)來提供電源?？烧{(diào)節(jié)電源電路可被用來逐塊或者以任何其他適當?shù)牧６鹊燃墎碚{(diào)整Vss。在典型配置中，單一恒久的供電電壓Vss可以被并聯(lián)提供給全部電路塊100。圖10的可調(diào)節(jié)電源電路可被用來向電路塊100提供可調(diào)電平的管體偏置Vb?？烧{(diào)節(jié)管體偏置發(fā)生器110可被用來生成管體偏壓。多路復(fù)用器106可被用來將來自可調(diào)節(jié)管體偏置發(fā)生器電路110的管體偏壓或者接地電壓施加到各個電路塊100。在圖10中與可調(diào)節(jié)管體偏置發(fā)生器110分開顯示的多路復(fù)用器106有時可以是可調(diào)節(jié)管體偏置發(fā)生器電路110的一部分。多路復(fù)用器106的狀態(tài)可以利用相關(guān)的存儲元件20進行調(diào)節(jié)。當希望指定電路塊中的晶體管以其最高速度運行時，與該塊關(guān)聯(lián)的多路復(fù)用器106可以被如此調(diào)節(jié)以使各個接地端子112與塊內(nèi)的管體端子相連接。以這種方式將晶體管的管體端子硬連線以接地能確保塊內(nèi)的晶體管能被全速開關(guān)。當在滿足用戶設(shè)計限制的情況下塊100中的晶體管以低于最高速度的速度運行是可接受的時，多路復(fù)用器106可以將可調(diào)節(jié)管體偏置發(fā)生器110的輸出108連接到端子104，借此將來自可調(diào)節(jié)管體偏置發(fā)生器110的管體偏壓連線至塊中晶體管的管體端子。當電路塊不被用于實現(xiàn)用戶的邏輯設(shè)計時，塊中晶體管的正電源Vsupint和管體端子可被接地而斷電所述塊。在一些配置中，供電電壓Vsupint還可以存在于不使用的塊中。這種類型的不使用的塊可以通過向塊內(nèi)的管體端子提供適當?shù)姆聪蚱珘弘娖降姆绞奖恢糜诘蛽p耗斷電狀態(tài)(例如，對NMOS設(shè)備中p+管體端子而言是-1.0伏特的最大反向偏壓電平，或者對PMOS設(shè)備中n+管體端子而言是+2.1伏特的最大反向偏壓電平)。如果需要，可以在指定設(shè)備上提供多個管體偏置發(fā)生器110(例如，每個電路塊100一個管體偏置發(fā)生器)。然而，通常消耗較少的電路實產(chǎn)來為器件10的n型溝道設(shè)備提供一個可調(diào)節(jié)管體偏置發(fā)生器(并且如果需要，可以為p型溝道設(shè)備提供一個可調(diào)節(jié)管體偏置發(fā)生器)。管體偏置發(fā)生器110可以利用生成所需管體偏壓的電荷泵電路實現(xiàn)。例如，管體偏置發(fā)生器110可以使用電荷泵電路根據(jù)正電源電壓和接地電壓生成負管體偏壓。電荷泵電路的運行勢必受寄生(parasitics)的影響，因此實際上難以在器件10中分配電荷泵電路。因此，可能需要利用器件10上一個位置的電路來實現(xiàn)可調(diào)節(jié)管體偏置發(fā)生器110。圖11顯示了說明性的可調(diào)節(jié)正電源102。電源102可以利用正電壓Vccl和Vcchg以及接地電壓Vss進行供電。任何適當?shù)碾妷弘娖蕉伎梢员皇褂?。電壓Vcchg優(yōu)選地大于電壓Vccl。利用一個適當?shù)呐渲?，Vccl是1.1伏特，Vcchg是1.6伏特。電壓Vccl可以被提供給端子114和134。接地電壓Vss可以被提供給端子132和136。電壓Vcchg可以被提供給端子126?？删幊屉妷悍謮浩?16接收電壓Vccl和Vss并通過線路118提供電壓IN，所述電壓IN的范圍是從Vss到Vccl。運算放大器124在其正輸入端接收信號IN。反饋路徑122以單位增益配置的運算放大器124的負輸入端120相連接。運算放大器124將輸入端118和120的信號進行比較，并在線路126上生成相應(yīng)的控制信號輸出GATEP。信號GATEP控制p型溝道金屬氧化物半導(dǎo)體晶體管MP1的柵極以及n型溝道金屬氧化物半導(dǎo)體晶體管MN1的柵極。當GATEP為高時，MP1斷開，MN1開啟，并且Vsupint電壓為Vss。當GATEP為低時，晶體管MP1開啟，晶體管MN1斷開，并且Vsupint電壓為Vccl。利用可編程電壓分壓器116的適當調(diào)整，Vsupint可以被設(shè)置為介于Vss和Vccl之間的電壓。圖12顯示了說明性的可編程電壓分壓器116。分壓器116具有在正電壓Vccl和接地端子Vss之間串聯(lián)的多個電阻142。電阻可以全部都具有相同的值或者可以具有不同的值。晶體管140用來在結(jié)點144接進串聯(lián)連接的電阻排。控制信號被經(jīng)由控制線138施加于晶體管140的柵極。控制信號可被用來關(guān)掉除掉一個以外全部的晶體管。被接通的晶體管140在所需結(jié)點144處接入到電阻142排。每個結(jié)點144都具有Vss到Vccl范圍內(nèi)不同的電壓。通過選擇電阻排中的分支點，可以調(diào)節(jié)線路118上的輸出電壓IN。在圖12的說明性配置中，獨立的存儲元件20被顯示為用來提供控制信號到晶體管140。如果需要，諸如圖13的解碼器146之類的解碼器可被用來施加控制信號到線路138。線路138上的控制信號可以是由解碼器146根據(jù)一組未解碼控制信號而生成，其中所述一組未解碼控制信號被從已經(jīng)加載了配置數(shù)據(jù)的各個存儲元件20施加到解碼器146的輸入端148。因為圖11的運算放大器電路的單位增益配置，所以如圖14的列表所示，在輸出線130提供的正電源電壓Vsupint跟蹤線路118上的電壓IN。例如，如果IN是0伏特，那么Vsupint將是0伏特。如果IN是Vccl，那么Vsupint將是Vccl。如果IN的至在0和Vccl之間(即，由分壓器116設(shè)置建立的電壓V1)，那么Vsupint的值將等于V1。當需要最大性能時，指定電路塊100的Vsupint值可以被設(shè)置為Vccl。當電路塊100的源未被用來實現(xiàn)用戶所需的自定義電路設(shè)計時，那個塊的電壓Vsupint可以被設(shè)置為Vss以關(guān)掉所述塊。其他電路塊可能被需要以構(gòu)成用戶電路設(shè)計的一部分，但這些電路塊無需以其最高可能速度運行。這些非關(guān)鍵電路塊可能具有中間電平的Vsupint。圖15顯示了可用于圖10的可調(diào)節(jié)管體偏置發(fā)生器110的說明性電路?？烧{(diào)節(jié)管體偏置發(fā)生器110可以具有管體偏置發(fā)生器電路152，所述管體偏置發(fā)生器電路152是基于電荷泵154的。發(fā)生器電路152可以根據(jù)在線路150接收的電源信號在輸出線156上生成輸出電壓(例如，圖15的實例中-1.1伏特的負輸出電壓)。如果需要，線路150可以與諸如引腳14之類的引腳連接到一起以接收外部電源信號(例如，Vss和Vccl或者Vcchg)。可編程電壓調(diào)節(jié)器158可以利用在線路160上提供的控制信號來調(diào)整。線路160可以從圖13所示類型的相關(guān)存儲元件20或者解碼器接收控制信號?？删幊屉妷赫{(diào)節(jié)器可以包括結(jié)合圖11和12描述的運算放大器和可編程電壓分壓器?？删幊屉妷赫{(diào)節(jié)器在線路156上接收來自管體偏置發(fā)生器152的輸出電壓，并在線路108上提供相應(yīng)的經(jīng)調(diào)整的管體偏壓。在圖15的實例中，線路108上的輸出電壓的范圍是從0到-1.1伏特。然而這僅僅是說明性的。圖16顯示了當在器件10中實現(xiàn)自定義邏輯設(shè)計時涉及利用CAD工具62以最小化器件10中的能量消耗的說明性步驟。在步驟160，諸如設(shè)計和約束條目工具64之類的工具使用輸入屏幕以從邏輯設(shè)計者獲取所需的自定義邏輯設(shè)計。所述設(shè)計包括諸如定時限制、信號強度約束、邏輯功能約束等之類的設(shè)計限制。設(shè)置屏幕和/或其他適當?shù)挠脩糨斎肱渲?例如，聲音命令輸入配置和批處理方式輸入配置)并用來收集與鑒定一個或多個適當?shù)碾娫措娖较嚓P(guān)的用戶設(shè)置。如果需要，一些或者全部設(shè)置可以被設(shè)置為是默認的。在步驟160期間，用戶可以指定諸如門延遲或開關(guān)速度、所需電源電平、電流電平等之類的約束。例如，用戶可以指定特定電路塊以特定最小速度或者最大延遲運行的要求。在每一組電路塊上，或者在整個芯片上，這可以逐電路塊地執(zhí)行。如果需要，諸如這些之類的設(shè)置可以被提供作為默認值(例如，當用戶沒有指定任何這種限制)。在步驟162，可以利用圖4的工具72、74、76和78執(zhí)行邏輯綜合和優(yōu)化、結(jié)構(gòu)設(shè)計、以及定時模擬運行。在這些操作期間，CAD工具62處理在步驟160中獲取的設(shè)計限制，并生成可編程邏輯器件集成電路的設(shè)計實現(xiàn)。特別是，根據(jù)用戶提供的邏輯設(shè)計和約束，CAD工具鑒定當設(shè)備用于結(jié)合圖2所描述類型的系統(tǒng)中時用于為設(shè)備供電的電路塊電源電平(Vsupint值)和/或管體偏置電平(Vb值)。如結(jié)合圖8和9的性能曲線所描述的那樣，Vb和Vsupint上的改變會影響電路塊100的開關(guān)速度和漏電流。如果要求指定電路塊以其最高速度運行，那么管體偏置Vb被硬布線接地，并且正電源電壓Vsupint可以被設(shè)置為它的最大值(例如，1.1伏特)。這確保電路塊以最大化漏電流為代價能迅速地開關(guān)。如果指定電路塊無需以其最快可能速度開關(guān)，那么可調(diào)節(jié)管體偏置電路可被用來向塊中的晶體管的管體端子施加期望的管體偏壓值Vb，和/或可調(diào)節(jié)正電源電壓可被用來向塊的電源端子施加期望的正電源電壓值Vsupint(例如，向塊中的反相電路的源極-漏極端子等)。這些Vsupint和Vb值可用于最小化漏電流并借此減少能量消耗，同時仍能滿足諸如定時限制之類的設(shè)計限制。CAD工具可以鑒定任何適當數(shù)目的正電壓電壓和管體偏壓。在典型方案中，圖10所示類型的電路被用來分配電源和管體偏壓。利用圖10所示類型的配置，全部關(guān)鍵電路塊可以通過經(jīng)由各個多路復(fù)用器106將關(guān)鍵電路塊的管體偏置端子與接地段硬連線的方式被提供以0伏特的管體偏置。被提供給那些塊的可調(diào)節(jié)正電源電壓Vsupint例如可以是在器件10上使用的最大中央邏輯供電電壓(例如，1.1伏特)。正被使用的全部非關(guān)鍵塊可以從可調(diào)節(jié)管體偏置發(fā)生器110接收非零管體偏壓Vb。單獨建立的Vsupint值可以被施加到每個非關(guān)鍵塊。這些Vsupint值可以被選擇得足夠高以確保滿足定時限制，同時也足夠低以幫助減少漏電流和能量消耗。在已經(jīng)分配資源并且執(zhí)行置放操作從而確保實現(xiàn)所需的自定義邏輯電路的CAD工具滿足設(shè)計限制之后，CAD工具生成用于編程可編程邏輯器件的相應(yīng)配置數(shù)據(jù)。在步驟162期間，CAD工具對照能量消耗標準平衡性能標準。在各種設(shè)計限制之間分析沖突的過程中，工具62可以生成權(quán)衡(例如，性能對比能量消耗)?？梢愿鶕?jù)由邏輯設(shè)計者提供的標準作出權(quán)衡，也可以根據(jù)預(yù)先確定的標準作出權(quán)衡(例如，標準建成工具62)。諸如有關(guān)門延遲的信息之類的數(shù)據(jù)可供工具62使用，其中所述門延遲與圖8和9的供電電壓和管體偏壓有關(guān)。在步驟162中已經(jīng)滿意優(yōu)化所需的邏輯設(shè)計之后，邏輯設(shè)計系統(tǒng)56的工具62可以生成用于編程可編程邏輯器件10或者其他適當?shù)目删幊碳呻娐返呐渲脭?shù)據(jù)?？删幊踢壿嬈骷梢跃哂信渲脭?shù)據(jù)、并在步驟164中供圖2所述類型的系統(tǒng)使用。配置數(shù)據(jù)配置可編程邏輯器件以執(zhí)行邏輯設(shè)計者的所需自定義邏輯功能。因為工具62用于實現(xiàn)所需設(shè)計，所以配置數(shù)據(jù)將配置邏輯裝置和可調(diào)節(jié)管體偏置發(fā)生器110、多路復(fù)用器106以及可調(diào)節(jié)電源102的設(shè)置，以使得設(shè)計限制得到滿足并且整體的能量消耗被最小化。上文中僅僅說明了本發(fā)明的原理，在不脫離本發(fā)明的范圍和精神的情況下本領(lǐng)域的技術(shù)人員可以對本發(fā)明作出各種修改。當前第1頁1 2 3 當前第1頁1 2 3