本發(fā)明涉及一種抗工藝偏差的低電源電壓環(huán)形振蕩器，屬于壓控振蕩器技術(shù)。

背景技術(shù)：

在射頻通信系統(tǒng)中，頻率合成器負(fù)責(zé)產(chǎn)生本振信號(hào)，是射頻收發(fā)機(jī)中的核心模塊，電荷泵鎖相環(huán)是實(shí)現(xiàn)頻率合成器的一種廣泛且成熟的結(jié)構(gòu)。壓控振蕩器作為鎖相環(huán)電路的主要模塊，其功耗水平在整個(gè)系統(tǒng)中占據(jù)了可觀的份額。因此為了實(shí)現(xiàn)整體電路的低功耗，壓控振蕩器的低功耗設(shè)計(jì)非常重要。此外，壓控振蕩器的相位噪聲性能、抗工藝偏差性能以及抗電源電壓波動(dòng)的性能對(duì)于鎖相環(huán)的性能也非常重要。

鑒于以上背景，降低電源電壓是有效降低整個(gè)射頻收發(fā)機(jī)功耗非常有效的方法，近年來(lái)對(duì)于低電源電壓下壓控振蕩器的研究應(yīng)用越來(lái)越廣泛。環(huán)形振蕩器相比于LC振蕩器具有更低的功耗以及更小的面積，因此更適合在低功耗通信系統(tǒng)的應(yīng)用。一種前饋型環(huán)形振蕩器的被提出并應(yīng)用，前饋型環(huán)形振蕩器可以工作在偶數(shù)級(jí)，產(chǎn)生正交信號(hào)，這個(gè)性能對(duì)于通信系統(tǒng)非常重要。然而前饋型環(huán)形振蕩器的主體環(huán)路以及前饋環(huán)路均由反相器構(gòu)成，在低電源電壓下受到工藝偏差以及電源電壓波動(dòng)的影響非常明顯，其振蕩頻率的偏差非常大。

技術(shù)實(shí)現(xiàn)要素：

發(fā)明目的：為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種帶有檢測(cè)電路的前饋型環(huán)形振蕩器，該振蕩器可以工作在低電源電壓下，并且對(duì)于工藝偏差以及電源電壓波動(dòng)的變化不敏感；所采用的檢測(cè)電路通過(guò)對(duì)NMOS管以及PMOS管閾值電壓的變化以及電源電壓的波動(dòng)進(jìn)行檢測(cè)并通過(guò)運(yùn)算放大器轉(zhuǎn)換為控制電壓，控制電壓通過(guò)改變前饋型振蕩器的負(fù)載電容的大小從而控制其振蕩頻率相對(duì)穩(wěn)定。

技術(shù)方案：為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為：

一種適用于低電源電壓的環(huán)形壓控振蕩器，包括檢測(cè)電路和主體電路；在檢測(cè)電路中，工藝偏差以及電源電壓的波動(dòng)通過(guò)參考電流源以及電流鏡轉(zhuǎn)換為電壓信號(hào)，電壓信號(hào)經(jīng)過(guò)運(yùn)算放大器轉(zhuǎn)換為控制電壓Vt；在主體電路中，控制電壓Vt通過(guò)改變?cè)摥h(huán)形壓控振蕩器的負(fù)載使得該環(huán)形壓控振蕩器的工作頻率相對(duì)于工藝偏差以及電源電壓穩(wěn)定；主體電路中的可控反相器，通過(guò)并聯(lián)一個(gè)固定襯底電位的PMOS管來(lái)改善該環(huán)形壓控振蕩器的調(diào)諧線性度。

具體的，所述檢測(cè)電路包括第一參考電流源I1、第一NMOS管NM1、第二NMOS管NM2、第一PMOS管PM1、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4和第一運(yùn)算放大器OP1；

第一參考電流源I1的正端接電源電壓VDD，第一參考電流源I1的負(fù)端接第一NMOS管NM1的漏極；第一NMOS管NM1的柵極接參考電流源I1的負(fù)端和第二NMOS管NM2的柵極，第一NMOS管NM1的漏極接參考電流源I1的負(fù)端，第一NMOS管NM1的源極接地；第二NMOS管NM2的柵極接第一NMOS管NM1的柵極，第二NMOS管NM2的漏極接第一PMOS管PM1的漏極，第二NMOS管NM2的源極接地；第一PMOS管PM1的柵極接第二NMOS管NM2的漏極，第一PMOS管PM1的漏極接第二NMOS管NM2的漏極，第一PMOS管PM1的源極接電源電壓VDD；第一電阻R1的正極接輸入?yún)⒖茧妷篤ref，第一電阻R1的負(fù)極接第一運(yùn)算放大器OP1的正輸入端；第二電阻R2的正極接第二NMOS管NM2的漏極，第二電阻R2的負(fù)極接第一運(yùn)算放大器OP1的正輸入端；第三電阻R3的正極接第一NMOS管NM1的柵極，第三電阻R3的負(fù)極接第一運(yùn)算放大器OP1的負(fù)輸入端；第四電阻R4的正極接第一運(yùn)算放大器OP1的負(fù)輸入端，第四電阻R4的負(fù)極接控制電壓Vt；第一運(yùn)算放大器OP1的正輸入端接第一電阻R1的負(fù)極和第二電阻R2的負(fù)極，第一運(yùn)算放大器OP1的負(fù)輸入端接第三電阻R3的負(fù)極和第四電阻R4的正極，第一運(yùn)算放大器OP1的輸出端接控制電壓Vt。

具體的，所述主體電路包括第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第一電容C1、第二電容C2、第三電容C3、第四電容C4、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第一可控反相器INVC1、第二可控反相器INVC2、第三可控反相器INVC3和第四可控反相器INVC4；

第五電阻R5、第六電阻R6、第七電阻R7和第八電阻R8的正極接控制電壓Vt，第五電阻R5的負(fù)極接第三NMOS管NM3的柵極，第六電阻R6的負(fù)極接第四NMOS管NM4的柵極，第七電阻R7的負(fù)極接第五NMOS管NM5的柵極，第八電阻R8的負(fù)極接第六NMOS管NM6的柵極；第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5和第六NMOS管NM6的源極與漏極均接地；第一電容C1的上極板接第四反相器INV4的輸出端和第二可控反相器INVC2的輸入端，第一電容C1的下極板接第三NMOS管NM3的柵極；第二電容C2的上極板接第三反相器INV3的輸出端和第一可控反相器INVC1的輸入端，第二電容C2的下極板接第四NMOS管NM4的柵極；第三電容C3的上極板接第二反相器INV2的輸出端和第四可控反相器INVC4的輸入端，第三電容C3的下極板接第五NMOS管NM5的柵極；第四電容C4的上極板接第一反相器INV1的輸出端和第三可控反相器INVC3的輸入端，第四電容C4的下極板接第六NMOS管NM6的柵極；第一反相器INV1的輸入端接第三反相器INV3的輸出端和第四可控反相器INVC4的輸出端，第一反相器INV1的輸出端接第三反相器INV3的輸入端和第三可控反相器INVC3的輸入端；第二反相器INV2的輸入端接第四反相器INV4的輸出端和第一可控反相器INVC1的輸出端，第二反相器INV2的輸出端接第四反相器INV4的輸入端和第四可控反相器INVC4的輸入端；第三反相器INV3的輸入端接第一反相器INV1的輸出端和第二可控反相器INVC2的輸出端，第三反相器INV3的輸出端接第一反相器INV1的輸入端和第一可控反相器INVC1的輸入端；第四反相器INV4的輸入端接第二反相器INV2的輸出端和第三可控反相器INVC3的輸出端，第四反相器INV4的輸出端接第二反相器INV2的輸入端和第二可控反相器INVC2的輸入端；第一可控反相器INVC1、第二可控反相器INVC2、第三可控反相器INVC3和第四可控反相器INVC4的控制端接控制電壓Vc。

具體的，所述第一可控反相器INVC1、第二可控反相器INVC2、第三可控反相器INVC3、第四可控反相器INVC4的結(jié)構(gòu)相同，均包括第七NMOS管NM7、第二PMOS管PM2和第三PMOS管PM3；

第七NMOS管NM7的柵極接輸入端in，第七NMOS管NM7的漏極接輸出端out，第七NMOS管NM7的源極接地；第二PMOS管PM2的柵極接輸入端in，第二PMOS管PM2的漏極接輸出端out，第二PMOS管PM2的源極接電源電壓VDD；第三PMOS管PM3的柵極接輸入端in，第三PMOS管PM3的漏極接輸出端out，第三PMOS管PM3的源極接電源電壓VDD，第三PMOS管PM3的襯底接控制電壓Vc。

有益效果：本發(fā)明提供的適用于低電源電壓的環(huán)形壓控振蕩器，利用前饋型環(huán)形振蕩器的結(jié)構(gòu)，使得振蕩器能夠工作在0.65V電源電壓下，并且具有較低的功耗。而且本發(fā)明提出的檢測(cè)電路以及控制負(fù)載電容的電路顯著提升了振蕩器對(duì)于工藝偏差以及電源電壓波動(dòng)穩(wěn)定性。

附圖說(shuō)明

圖1為本發(fā)明的結(jié)構(gòu)示意圖；

圖2(a)為本發(fā)明的環(huán)形振蕩器在0.65V電源電壓下不同工藝角下的調(diào)諧曲線仿真圖；

圖2(b)為傳統(tǒng)前饋型環(huán)形振蕩器0.65V電源電壓下不同工藝角下調(diào)諧曲線仿真圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明作更進(jìn)一步的說(shuō)明。

一種適用于低電源電壓的環(huán)形壓控振蕩器，包括檢測(cè)電路和主體電路；在檢測(cè)電路中，工藝偏差以及電源電壓的波動(dòng)通過(guò)參考電流源以及電流鏡轉(zhuǎn)換為電壓信號(hào)，電壓信號(hào)經(jīng)過(guò)運(yùn)算放大器轉(zhuǎn)換為控制電壓Vt；在主體電路中，控制電壓Vt通過(guò)改變?cè)摥h(huán)形壓控振蕩器的負(fù)載使得該環(huán)形壓控振蕩器的工作頻率相對(duì)于工藝偏差以及電源電壓穩(wěn)定；主體電路中的可控反相器，通過(guò)并聯(lián)一個(gè)固定襯底電位的PMOS管來(lái)改善該環(huán)形壓控振蕩器的調(diào)諧線性度。

如圖1所示，所述檢測(cè)電路包括第一參考電流源I1、第一NMOS管NM1、第二NMOS管NM2、第一PMOS管PM1、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4和第一運(yùn)算放大器OP1。

檢測(cè)電路的結(jié)構(gòu)為：第一參考電流源I1的正端接電源電壓VDD，第一參考電流源I1的負(fù)端接第一NMOS管NM1的漏極；第一NMOS管NM1的柵極接參考電流源I1的負(fù)端和第二NMOS管NM2的柵極，第一NMOS管NM1的漏極接參考電流源I1的負(fù)端，第一NMOS管NM1的源極接地；第二NMOS管NM2的柵極接第一NMOS管NM1的柵極，第二NMOS管NM2的漏極接第一PMOS管PM1的漏極，第二NMOS管NM2的源極接地；第一PMOS管PM1的柵極接第二NMOS管NM2的漏極，第一PMOS管PM1的漏極接第二NMOS管NM2的漏極，第一PMOS管PM1的源極接電源電壓VDD；第一電阻R1的正極接輸入?yún)⒖茧妷篤ref，第一電阻R1的負(fù)極接第一運(yùn)算放大器OP1的正輸入端；第二電阻R2的正極接第二NMOS管NM2的漏極，第二電阻R2的負(fù)極接第一運(yùn)算放大器OP1的正輸入端；第三電阻R3的正極接第一NMOS管NM1的柵極，第三電阻R3的負(fù)極接第一運(yùn)算放大器OP1的負(fù)輸入端；第四電阻R4的正極接第一運(yùn)算放大器OP1的負(fù)輸入端，第四電阻R4的負(fù)極接控制電壓Vt；第一運(yùn)算放大器OP1的正輸入端接第一電阻R1的負(fù)極和第二電阻R2的負(fù)極，第一運(yùn)算放大器OP1的負(fù)輸入端接第三電阻R3的負(fù)極和第四電阻R4的正極，第一運(yùn)算放大器OP1的輸出端接控制電壓Vt。

所述主體電路包括第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第一電容C1、第二電容C2、第三電容C3、第四電容C4、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第一可控反相器INVC1、第二可控反相器INVC2、第三可控反相器INVC3和第四可控反相器INVC4。

主體電路的結(jié)構(gòu)為：第五電阻R5、第六電阻R6、第七電阻R7和第八電阻R8的正極接控制電壓Vt，第五電阻R5的負(fù)極接第三NMOS管NM3的柵極，第六電阻R6的負(fù)極接第四NMOS管NM4的柵極，第七電阻R7的負(fù)極接第五NMOS管NM5的柵極，第八電阻R8的負(fù)極接第六NMOS管NM6的柵極；第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5和第六NMOS管NM6的源極與漏極均接地；第一電容C1的上極板接第四反相器INV4的輸出端和第二可控反相器INVC2的輸入端，第一電容C1的下極板接第三NMOS管NM3的柵極；第二電容C2的上極板接第三反相器INV3的輸出端和第一可控反相器INVC1的輸入端，第二電容C2的下極板接第四NMOS管NM4的柵極；第三電容C3的上極板接第二反相器INV2的輸出端和第四可控反相器INVC4的輸入端，第三電容C3的下極板接第五NMOS管NM5的柵極；第四電容C4的上極板接第一反相器INV1的輸出端和第三可控反相器INVC3的輸入端，第四電容C4的下極板接第六NMOS管NM6的柵極；第一反相器INV1的輸入端接第三反相器INV3的輸出端和第四可控反相器INVC4的輸出端，第一反相器INV1的輸出端接第三反相器INV3的輸入端和第三可控反相器INVC3的輸入端；第二反相器INV2的輸入端接第四反相器INV4的輸出端和第一可控反相器INVC1的輸出端，第二反相器INV2的輸出端接第四反相器INV4的輸入端和第四可控反相器INVC4的輸入端；第三反相器INV3的輸入端接第一反相器INV1的輸出端和第二可控反相器INVC2的輸出端，第三反相器INV3的輸出端接第一反相器INV1的輸入端和第一可控反相器INVC1的輸入端；第四反相器INV4的輸入端接第二反相器INV2的輸出端和第三可控反相器INVC3的輸出端，第四反相器INV4的輸出端接第二反相器INV2的輸入端和第二可控反相器INVC2的輸入端；第一可控反相器INVC1、第二可控反相器INVC2、第三可控反相器INVC3和第四可控反相器INVC4的控制端接控制電壓Vc。

所述第一可控反相器INVC1、第二可控反相器INVC2、第三可控反相器INVC3、第四可控反相器INVC4的結(jié)構(gòu)相同，均包括第七NMOS管NM7、第二PMOS管PM2和第三PMOS管PM3；第七NMOS管NM7的柵極接輸入端in，第七NMOS管NM7的漏極接輸出端out，第七NMOS管NM7的源極接地；第二PMOS管PM2的柵極接輸入端in，第二PMOS管PM2的漏極接輸出端out，第二PMOS管PM2的源極接電源電壓VDD；第三PMOS管PM3的柵極接輸入端in，第三PMOS管PM3的漏極接輸出端out，第三PMOS管PM3的源極接電源電壓VDD，第三PMOS管PM3的襯底接控制電壓Vc。所述可控反相器與反相器為有比電路通過(guò)設(shè)計(jì)兩種反相器的尺寸，控制兩種反相器的驅(qū)動(dòng)能力，從而控制振蕩器的工作頻率。

圖2(a)為本發(fā)明的環(huán)形振蕩器在0.65V電源電壓下不同工藝角下的調(diào)諧曲線，圖2(b)為沒(méi)有檢測(cè)電路情況下傳統(tǒng)前饋型環(huán)形振蕩器相同電源電壓下不同工藝角下調(diào)諧曲線的仿真圖?？梢钥闯霰景l(fā)明提供的環(huán)形振蕩器在不同工藝角下的振蕩頻率偏差遠(yuǎn)遠(yuǎn)小于傳統(tǒng)結(jié)構(gòu)，并且在任何工藝角下均可以覆蓋到中心頻率。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出：對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。