本發(fā)明涉及鋸齒波技術(shù)領(lǐng)域，更具體的說(shuō)，涉及一種鋸齒波產(chǎn)生電路。

背景技術(shù)：

傳統(tǒng)的鋸齒波產(chǎn)生電路一般由遲滯比較器和充放電時(shí)間常數(shù)不等的積分電路組成，該硬件方案得到的鋸齒波的頻率需要由遲滯比較器和積分電路中的電阻和電容共同調(diào)節(jié)得到。如果需要得到精確頻率的鋸齒波，就需要配置多種數(shù)值的電阻和電容，但實(shí)際使用的電阻和電容的數(shù)值都是一些標(biāo)準(zhǔn)數(shù)值，并非連續(xù)變化的數(shù)值，因此要得到精確頻率的鋸齒波，就需要大量復(fù)雜的計(jì)算，且還很難配置出相關(guān)參數(shù)。另外，當(dāng)傳統(tǒng)的鋸齒波產(chǎn)生電路確定后，生成的鋸齒波的頻率就固定，且不能調(diào)節(jié)，而在控制系統(tǒng)系統(tǒng)中，不僅需要精確頻率的鋸齒波，而且有時(shí)候還需要鋸齒波的頻率可調(diào)，因此，傳統(tǒng)的硬件方案很難滿足要求。

另一種常見(jiàn)的產(chǎn)生鋸齒波的方案為通過(guò)軟件算法產(chǎn)生鋸齒波，該軟件方案可以產(chǎn)生精確頻率的鋸齒波，且鋸齒波的頻率可調(diào)，但是需要配置DA轉(zhuǎn)換芯片，以將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)輸出，且DA轉(zhuǎn)換芯片一般只能輸出正電平的模擬信號(hào)，若要同時(shí)得到正負(fù)電平的模擬信號(hào)，還需要添加運(yùn)算放大電路等電路，從而使整體電路變得復(fù)雜，成本上升。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明公開(kāi)一種鋸齒波產(chǎn)生電路，以實(shí)現(xiàn)在降低電路復(fù)雜度的同時(shí)，能夠得到頻率精確且可以調(diào)節(jié)的鋸齒波信號(hào)。

一種鋸齒波產(chǎn)生電路，包括：

用于產(chǎn)生頻率與所需的鋸齒波信號(hào)的頻率相同的第一方波信號(hào)的微控制單元，所述第一方波信號(hào)的高電平為正電平，低電平為0V；

輸入端與參考電壓連接的分壓電路，所述分壓電路的接地端接地；

第一電阻；

反饋電阻；

第一運(yùn)算放大器，所述第一運(yùn)算放大器的同相輸出入端連接所述微控制單元的輸出端，所述第一運(yùn)算放大器的反相輸入端通過(guò)所述第一電阻連接所述分壓電路的輸出端，所述第一運(yùn)算放大器的輸出端通過(guò)所述反饋電阻連接所述反相輸入端，所述第一運(yùn)算放大器的輸出端用于輸出由所述微控制器單元輸出的所述第一方波信號(hào)轉(zhuǎn)換得到的第二方波信號(hào)，所述第二方波信號(hào)的高電平為正電平，低電平為負(fù)電平，且所述正電平和所述負(fù)電平的絕對(duì)值相等；

輸入端與所述第一運(yùn)算放大器的輸出端連接，用于將所述第二方波信號(hào)轉(zhuǎn)換成正負(fù)電平絕對(duì)值相等的所述鋸齒波信號(hào)的積分電路。

優(yōu)選的，所述積分電路包括：二極管、第二電阻、積分電容器和第二運(yùn)算放大器；

所述二極管的陽(yáng)極連接所述第一運(yùn)算放大器的輸出端，所述二極管的陰極連接所述第二運(yùn)算放大器的反相輸入端；

所述第二電阻并聯(lián)連接在所述二極管的兩端；

所述積分電容器的一端連接所述第二運(yùn)算放大器的反相輸入端，所述電容器的另一端連接所述第二運(yùn)算放大器的輸出端；

所述第二運(yùn)算放大器的同相輸入端連接接地端，所述第二運(yùn)算放大器的輸出端用于輸出所述鋸齒波信號(hào)。

優(yōu)選的，所述分壓電路包括：

串聯(lián)連接在所述參考電壓和地之間的第一分壓支路和第二分壓支路，所述第一分壓支路和所述第二分壓支路的公共端作為所述分壓支路的輸出端，與所述第一電阻連接。

優(yōu)選的，所述第一分壓支路包括一個(gè)電阻或是多個(gè)串聯(lián)連接的電阻。

優(yōu)選的，所述第二分壓支路包括一個(gè)電阻或是多個(gè)串聯(lián)連接的電阻。

優(yōu)選的，還包括：串聯(lián)連接在所述微控制單元和所述第一運(yùn)算放大器之間的第三電阻。

優(yōu)選的，所述微控制單元為FPGA。

優(yōu)選的，所述微控制單元為DSP處理器。

從上述的技術(shù)方案可以看出，本發(fā)明公開(kāi)了一種鋸齒波產(chǎn)生電路，包括：微控制單元、分壓電路、第一電阻、反饋電阻、第一運(yùn)算放大器和積分電路，通過(guò)微控制單元產(chǎn)生與所需鋸齒波信號(hào)相同頻率的第一方波信號(hào)，然后通過(guò)第一運(yùn)算放大器及其外圍電路將第一方波信號(hào)轉(zhuǎn)換成正負(fù)電平絕對(duì)值相等的第二方波信號(hào)，最后第二方波信號(hào)經(jīng)積分電路得到正負(fù)電平絕對(duì)值相等的所需鋸齒波信號(hào)。由此可知，與傳統(tǒng)的硬件方案相比，本發(fā)明產(chǎn)生的鋸齒波信號(hào)的頻率由微控制單元控制，不僅精確而且還可以調(diào)節(jié)；與傳統(tǒng)的軟件方案相比，本發(fā)明可以得到正負(fù)電平絕對(duì)值相等鋸齒波信號(hào)，且整個(gè)電路中產(chǎn)生的信號(hào)均為模擬信號(hào)，因此無(wú)需添加DA轉(zhuǎn)換芯片，整個(gè)電路結(jié)構(gòu)簡(jiǎn)單，從而節(jié)約了成本。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)公開(kāi)的附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例公開(kāi)的一種鋸齒波產(chǎn)生電路的電路圖；

圖2為本發(fā)明實(shí)施例公開(kāi)的一種FPGA輸出的方波信號(hào)的波形示意圖；

圖3為本發(fā)明實(shí)施例公開(kāi)的一種第一運(yùn)算放大器輸出的方波信號(hào)的波形示意圖；

圖4為本發(fā)明實(shí)施例公開(kāi)的一種第二運(yùn)算放大器輸出信號(hào)的波形示意圖；

圖5為本發(fā)明實(shí)施例公開(kāi)的另一種鋸齒波產(chǎn)生電路的電路圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本發(fā)明實(shí)施例公開(kāi)了一種鋸齒波產(chǎn)生電路，以實(shí)現(xiàn)在降低電路復(fù)雜度的同時(shí)，能夠得到頻率精確且可以調(diào)節(jié)的鋸齒波信號(hào)。

參見(jiàn)圖1，本發(fā)明實(shí)施例公開(kāi)的一種鋸齒波產(chǎn)生電路的電路圖，該電路包括：微控制單元(Microcontroller Unit，MCU)11、分壓電路12、第一電阻R1、反饋電阻R2、第一運(yùn)算放大器13和積分電路14。

其中，

MCU11用于產(chǎn)生頻率與所需的鋸齒波信號(hào)的頻率相同的第一方波信號(hào)，第一方波信號(hào)的高電平為正電平(例如3.3V)，低電平為0V。

需要說(shuō)明的是，由于MCU11產(chǎn)生的第一方波信號(hào)的頻率和所需的鋸齒波信號(hào)的頻率相同，因此，通過(guò)MCU11可以改變所需的鋸齒波信號(hào)的頻率。另外，由于MCU11可以產(chǎn)生任意頻率的第一方波信號(hào)，因此相比傳統(tǒng)的硬件方案，本發(fā)明可以保證鋸齒波信號(hào)頻率的精度。

分壓電路12的輸入端與參考電壓Vf連接，分壓電路12的接地端接地。

第一運(yùn)算放大器13的同相輸出入端連接MCU11的輸出端，第一運(yùn)算放大器13的反相輸入端通過(guò)第一電阻R1連接分壓電路12，第一運(yùn)算放大器13的輸出端通過(guò)反饋電阻R2連接反相輸入端，第一運(yùn)算放大器13的輸出端用于輸出由MCU11輸出的第一方波信號(hào)轉(zhuǎn)換得到的第二方波信號(hào)，該第二方波信號(hào)的高電平為正電平，低電平為負(fù)電平，且正電平和負(fù)電平的絕對(duì)值相等。

其中，當(dāng)?shù)诙讲ㄐ盘?hào)的正負(fù)電平的絕對(duì)值的差值小于預(yù)設(shè)差值時(shí)，也可認(rèn)為該正負(fù)電平的絕對(duì)值相等。

需要說(shuō)明的是，第一運(yùn)算放大器13輸出的第二方波信號(hào)的正負(fù)電平的絕對(duì)值的大小，通過(guò)調(diào)節(jié)分壓電路12、第一電阻R1和反饋電阻R2的阻值得到。

積分電路14的輸入端與第一運(yùn)算放大器13的輸出端連接，積分電路14用于將第二方波信號(hào)轉(zhuǎn)換成正負(fù)電平絕對(duì)值相等的鋸齒波信號(hào)。

綜上可知，本發(fā)明公開(kāi)的鋸齒波產(chǎn)生電路，通過(guò)MCU11產(chǎn)生與所需鋸齒波信號(hào)相同頻率的第一方波信號(hào)，然后通過(guò)第一運(yùn)算放大器13及其外圍電路將第一方波信號(hào)轉(zhuǎn)換成正負(fù)電平絕對(duì)值相等的第二方波信號(hào)，最后第二方波信號(hào)經(jīng)積分電路14得到正負(fù)電平絕對(duì)值相等的所需鋸齒波信號(hào)。由此可知，與傳統(tǒng)的硬件方案相比，本發(fā)明產(chǎn)生的鋸齒波信號(hào)的頻率由MCU11控制，不僅精確而且還可以調(diào)節(jié)；與傳統(tǒng)的軟件方案相比，本發(fā)明可以得到正負(fù)電平絕對(duì)值相等鋸齒波信號(hào)，且整個(gè)電路中產(chǎn)生的信號(hào)均為模擬信號(hào)，因此無(wú)需添加DA轉(zhuǎn)換芯片，并且整個(gè)電路結(jié)構(gòu)簡(jiǎn)單，從而節(jié)約了成本。

其中，MCU11可以由其它可以產(chǎn)生任意頻率方波信號(hào)的控制器代替，例如，F(xiàn)PGA(Field－Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列)、DSP(Digital Signal Processing，數(shù)字信號(hào)處理)處理器等等。

上述實(shí)施例中，積分電路14具體包括：二極管D1、第二電阻R3、積分電容器C1和第二運(yùn)算放大器15。

其中，積分電路14各組成部分的連接關(guān)系具體如下：

二極管D1的陽(yáng)極連接第一運(yùn)算放大器13的輸出端，二極管D1的陰極連接第二運(yùn)算放大器15的反相輸入端；

第二電阻R3并聯(lián)連接在二極管D1的兩端；

積分電容器C1的一端連接第二運(yùn)算放大器15的反相輸入端，積分電容器C1的另一端連接第二運(yùn)算放大器15的輸出端；

第二運(yùn)算放大器15的同相輸入端連接接地端，第二運(yùn)算放大器15的輸出端用于輸出鋸齒波信號(hào)。

積分電路14的工作原理為：

當(dāng)?shù)谝贿\(yùn)算放大器13輸出負(fù)電平-V_Z時(shí)，負(fù)電平-V_Z經(jīng)第二電阻R3向積分電容器C1充電，此時(shí)的積分時(shí)間常數(shù)τ＝R3·C1，第二運(yùn)算放大器15的輸出電壓V₀₂按線性規(guī)律增長(zhǎng)，當(dāng)輸出電壓V₀₂等于電源正電壓時(shí)，輸出電壓V₀₂停止增長(zhǎng)；

當(dāng)?shù)谝贿\(yùn)算放大器13輸出正電平+V_Z時(shí)，正電平+V_Z經(jīng)過(guò)二極管D1向積分電容器C1反向充電，由于二極管D1的正向電阻很小，所以此時(shí)的積分時(shí)間常數(shù)變得特別小，積分電容器C1迅速完成反向充電，第二運(yùn)算放大器15的輸出電壓V₀₂迅速?gòu)碾娫凑妷鹤兂呻娫簇?fù)電壓。如此反復(fù)，第二運(yùn)算放大器15輸出一系列的鋸齒波信號(hào)。

因此，本發(fā)明公開(kāi)的鋸齒波產(chǎn)生電路可以得到頻率精確且可調(diào)的鋸齒波信號(hào)，最終得到的鋸齒波信號(hào)的正電壓峰值為第二運(yùn)算放大器15的電源正電壓，鋸齒波信號(hào)的負(fù)電壓峰值為第二運(yùn)算放大器15的電源負(fù)電壓。

為進(jìn)一步驗(yàn)證本發(fā)明公開(kāi)的鋸齒波產(chǎn)生電路可以得到正負(fù)電平絕對(duì)值相等的鋸齒波信號(hào)，本發(fā)明還通過(guò)示波器對(duì)該鋸齒波產(chǎn)生電路進(jìn)行了驗(yàn)證。

參見(jiàn)圖2，本發(fā)明實(shí)施例公開(kāi)的一種FPGA輸出的方波信號(hào)的波形示意圖，其中，該方波信號(hào)為頻率為10kH_Z、占空比為5％的方波信號(hào)，高電平為3.3V，低電平為0V。

參見(jiàn)圖3，本發(fā)明實(shí)施例公開(kāi)的一種第一運(yùn)算放大器輸出的方波信號(hào)的波形示意圖，其中，第一運(yùn)算放大器13輸出的方波信號(hào)由圖2中FPGA輸出的方波信號(hào)轉(zhuǎn)換后得到，從圖3中可知，第一運(yùn)算放大器13輸出的方波信號(hào)的頻率同樣為10kHZ，但是該方波信號(hào)的高電平變成4.4V，低電平變成-4.6V。由此可知，第一運(yùn)算放大器13將FPGA產(chǎn)生的高電平為3.3V，低電平為0V的方波信號(hào)轉(zhuǎn)換成了高電平為4.4V，低電平為-4.6V的方波信號(hào)。

參見(jiàn)圖4，本發(fā)明實(shí)施例公開(kāi)的一種第二運(yùn)算放大器輸出信號(hào)的波形示意圖，從圖4中可以看出，第一運(yùn)算放大器13輸出的方波信號(hào)經(jīng)第二運(yùn)算放大器15及其外圍電路處理后，可以得到鋸齒波信號(hào)，該鋸齒波信號(hào)的頻率為10kHZ，正負(fù)電平絕對(duì)值相等，且波形較好，能夠很好的滿足設(shè)計(jì)要求。

為進(jìn)一步優(yōu)化圖1公開(kāi)的實(shí)施例，分壓電路12具體包括：

串聯(lián)連接在參考電壓Vf和地之間的第一分壓支路和第二分壓支路，所述第一分壓支路和所述第二分壓支路的公共端作為分壓支路12的輸出端，與第一電阻R1連接。

其中，第一分壓支路可以包括一個(gè)電阻(例如圖1中的R4)或是多個(gè)串聯(lián)連接的電阻。

同樣，第二分壓支路可以包括一個(gè)電阻(例如圖1中的R5)或是多個(gè)串聯(lián)連接的電阻。

參見(jiàn)圖5，本發(fā)明另一實(shí)施例公開(kāi)的一種鋸齒波產(chǎn)生電路的電路圖，在圖1所示實(shí)施例的基礎(chǔ)上，還包括：串聯(lián)連接在MCU11和第一運(yùn)算放大器13之間的第三電阻R6。

需要說(shuō)明的是，第三電阻R6用于消除第一運(yùn)算放大器13的輸入誤差。

最后，還需要說(shuō)明的是，在本文中，諸如第一和第二等之類(lèi)的關(guān)系術(shù)語(yǔ)僅僅用來(lái)將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開(kāi)來(lái)，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語(yǔ)“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過(guò)程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒(méi)有明確列出的其他要素，或者是還包括為這種過(guò)程、方法、物品或者設(shè)備所固有的要素。在沒(méi)有更多限制的情況下，由語(yǔ)句“包括一個(gè)……”限定的要素，并不排除在包括所述要素的過(guò)程、方法、物品或者設(shè)備中還存在另外的相同要素。

本說(shuō)明書(shū)中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說(shuō)明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見(jiàn)即可。

對(duì)所公開(kāi)的實(shí)施例的上述說(shuō)明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專(zhuān)業(yè)技術(shù)人員來(lái)說(shuō)將是顯而易見(jiàn)的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開(kāi)的原理和新穎特點(diǎn)相一致的最寬的范圍。