本發(fā)明涉及半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及一種減少CP-PLL頻率切換時(shí)間的無源環(huán)路濾波器。

背景技術(shù)：

鎖相環(huán)頻率綜合器(PLLFS)輸出的信號(hào)不僅具有如晶振般準(zhǔn)確且穩(wěn)定的頻譜質(zhì)量，而且能在極寬的頻率范圍內(nèi)實(shí)現(xiàn)快速的數(shù)字編程控制，是現(xiàn)代無線通信領(lǐng)域里非常特殊但又極為關(guān)鍵的環(huán)路反饋控制系統(tǒng)。其中，電荷泵鎖相環(huán)(CP-PLL)結(jié)構(gòu)由于具有易集成、低功耗、低抖動(dòng)等優(yōu)點(diǎn)，被廣泛應(yīng)用于通信系統(tǒng)、無線電系統(tǒng)、自動(dòng)控制的時(shí)鐘數(shù)據(jù)恢復(fù)、頻率合成、時(shí)鐘同步等領(lǐng)域。然而電荷泵鎖相環(huán)(CP-PLL)結(jié)構(gòu)的主要缺點(diǎn)是頻率切換時(shí)間較慢，頻率切換時(shí)間與輸出頻率分辨率、頻率穩(wěn)定度、相位噪聲和雜散等相互制約，又與系統(tǒng)內(nèi)諸多參數(shù)息息相關(guān)，在快速跳頻的應(yīng)用環(huán)境中是核心的技術(shù)壁壘。

PLLFS的頻率鎖定經(jīng)歷一個(gè)逐漸穩(wěn)定的過程，圖1顯示了典型的時(shí)域響應(yīng)波形，其中(0-t₁)時(shí)間段是數(shù)字粗調(diào)階段，鎖相環(huán)芯片根據(jù)跳變的目標(biāo)頻率自動(dòng)選擇出對(duì)應(yīng)的VCO(壓控振蕩器)頻段，之后進(jìn)入正常的鎖定過程。鎖相環(huán)的動(dòng)態(tài)鎖定是一個(gè)非常復(fù)雜的過程，很多文獻(xiàn)資料為了便于分析做了簡化處理，將各參數(shù)線性化，直接過渡到了線性響應(yīng)((t₂-t₃)階段)，而真實(shí)的瞬態(tài)響應(yīng)還要包括一段非線性階段(t₁-t₂)。最后是穩(wěn)定的鎖定跟蹤階段(t₃以后)。

相應(yīng)于每個(gè)階段，人們提出了很多方法加快頻率切換速度，以滿足當(dāng)前跳頻應(yīng)用的需求，主流的方法有以下幾種。在數(shù)字粗調(diào)階段可以增大鑒相頻率，但是鑒相頻率(即芯片的工作時(shí)鐘)與數(shù)字邏輯的采樣率以及鎖相環(huán)路的整體性能密切相關(guān)，提升鑒相頻率的空間十分有限。另一種比較成熟的方法是預(yù)置調(diào)諧電壓，即預(yù)先求得目標(biāo)頻率對(duì)應(yīng)的調(diào)諧電壓，從而減小環(huán)路循環(huán)的過程，加快鎖定^[1]。但是越寬頻帶的PLLFS對(duì)應(yīng)的VCO預(yù)置電壓算法越復(fù)雜，而且由于器件的限制及工藝和溫度的誤差，我們不可能把VCO的頻率預(yù)置得絕對(duì)準(zhǔn)確。對(duì)應(yīng)于非線性響應(yīng)階段的快鎖方法主要是增大電荷泵電流，但是單純的加大電荷泵電流會(huì)改變鎖相環(huán)路的帶寬，從而導(dǎo)致VCO調(diào)諧端的電壓抖動(dòng)，增加輸出頻率的相位噪聲和雜散，因此實(shí)際應(yīng)用中一般采用雙電荷泵環(huán)路結(jié)構(gòu)，與加速線性響應(yīng)的方法結(jié)合在一起，稱之為動(dòng)態(tài)環(huán)路帶寬法，如圖2所示，環(huán)路失鎖時(shí)開關(guān)閉合，大電流電荷泵接入系統(tǒng)環(huán)路，同時(shí)環(huán)路帶寬增加，鎖相環(huán)快速鎖定，當(dāng)輸出頻率穩(wěn)定后，開關(guān)斷開，環(huán)路電荷泵電流減小，帶寬變窄，保證PLLFS的頻譜純度要求^[2]。另外還有乒乓環(huán)切換的的方法，即采用兩個(gè)PLLFS輪流輸出跳變頻率，跳頻時(shí)間僅取決于轉(zhuǎn)換開關(guān)的速度^[3]，因此非?？焖?，當(dāng)然這種方法很占用功耗和面積。

隨著集成電路技術(shù)的迅猛發(fā)展，現(xiàn)代無線通信系統(tǒng)對(duì)鎖相環(huán)頻率綜合器的換頻時(shí)間和相位噪聲及雜散都提出了極為苛刻的要求，然而在實(shí)際鎖相環(huán)工作中換頻時(shí)間與相位噪聲及雜散對(duì)系統(tǒng)參數(shù)的要求總是是相互矛盾，盡管一直以來人們很清楚這一矛盾的核心因素在于環(huán)路濾波器的帶寬(具體表現(xiàn)為隨著帶寬的增大，頻率鎖定速度越快，但是相位噪聲和雜散卻會(huì)急劇惡化^[4])，但是至今并沒有人從環(huán)路濾波器出發(fā)研究其內(nèi)部各元件是如何影響環(huán)路帶寬的，更沒有從濾波器內(nèi)部結(jié)構(gòu)設(shè)計(jì)的角度去尋找減少CP-PLL頻率切換時(shí)間的方法。因此，這導(dǎo)致了目前諸如預(yù)置調(diào)諧電壓法、動(dòng)態(tài)環(huán)路帶寬法和乒乓環(huán)切換等這些主流的快鎖方法普遍存在著結(jié)構(gòu)復(fù)雜、占用很大的系統(tǒng)功耗和面積，且加速鎖定的程度有限等等難題。

參考文獻(xiàn)

[1]Kuang X F，Wu N J.A fast-settling PLL frequency synthesizer with direct frequency presetting[C]。IEEE International Solid-State Circuits Conference，2006:741-750。

[2]Analog Devices Inc.鎖相環(huán)常見問題解答V2.0，2014.https://ezchina.analog.com/docs/DOC-1256。

[3]張韓，張俊安。乒乓環(huán)在跳頻頻蹤中的應(yīng)用[J]。河南機(jī)電高等?？茖W(xué)校學(xué)報(bào)，2014，06:11-13。

[4]Razavi，B.Phase-Locking in High-Performance Systems:From Devices to Architectures[M]。Wiley-IEEE Press，2003:517-529.

技術(shù)實(shí)現(xiàn)要素：

為解決上述技術(shù)問題，本發(fā)明的目的是提供一種減少CP-PLL頻率切換時(shí)間的無源環(huán)路濾波器，在不影響其他性能指標(biāo)(尤其是鎖相環(huán)的相位噪聲和雜散)的前提下、能明顯減少電荷泵鎖相環(huán)頻率切換時(shí)間，以滿足現(xiàn)代無線通信系統(tǒng)中對(duì)這一指標(biāo)越來越嚴(yán)苛的應(yīng)用需求。

本發(fā)明的減少CP-PLL頻率切換時(shí)間的無源環(huán)路濾波器，連接在所述CP-PLL的電荷泵與VCO輸入端之間，包括相串聯(lián)的電阻R₁和電容C₁、以及與所述電阻R₁和電容C₁并聯(lián)的電容C₂，所述電容C₁串聯(lián)有小電容C_P，所述小電容C_P并聯(lián)有兩反向并聯(lián)的開關(guān)二極管，所述小電容C_P與兩開關(guān)二極管的公共端接地，所述電容C₂的一端接地。

進(jìn)一步的，所述小電容C_P的電容遠(yuǎn)小于所述電容C₁的電容。

借由上述方案，本發(fā)明至少具有以下優(yōu)點(diǎn)：

1、從根本上解決了鎖相環(huán)頻率合成器中頻率切換時(shí)間與相位噪聲和雜散指標(biāo)的矛盾需求，利用RDP開關(guān)二極管的單向?qū)ㄌ匦?，在頻率切換時(shí)減小濾波器的總電容從而加快CP-PLL的非線性響應(yīng)速度，減少頻率切換時(shí)間，而在頻率穩(wěn)定后恢復(fù)原環(huán)路濾波器的總電容值，使無源環(huán)路濾波器的加入并不影響到系統(tǒng)穩(wěn)定狀態(tài)時(shí)的相位噪聲和雜散；

2、可以根據(jù)具體應(yīng)用需求與預(yù)置調(diào)諧電壓法、動(dòng)態(tài)環(huán)路帶寬法和乒乓環(huán)切換等主流方法疊加應(yīng)用，在原基礎(chǔ)上進(jìn)一步減小頻率切換時(shí)間，以滿足越來越嚴(yán)苛的跳頻應(yīng)用需求；

3、該環(huán)路濾波器仍然是無源結(jié)構(gòu)，極大的降低了系統(tǒng)功耗并簡化了設(shè)計(jì)復(fù)雜度，選取合適的電容以及開關(guān)二極管就能夠在不影響其他系統(tǒng)性能的前提下大幅度加快響應(yīng)速度，為進(jìn)一步提升跳頻通信、雷達(dá)探測(cè)等技術(shù)的性能提供了新的可行方案。

上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實(shí)施，以下以本發(fā)明的較佳實(shí)施例并配合附圖詳細(xì)說明如后。

附圖說明

圖1是PLLFS頻率跳變下的暫態(tài)響應(yīng)波形圖；

圖2是動(dòng)態(tài)環(huán)路帶寬法的電路圖；

圖3是本發(fā)明的無源環(huán)路濾波器與CP-PLL連接的電路圖；

圖4是基于ADF4351鎖相環(huán)的無源環(huán)路濾波器原理圖；

圖5是ADS瞬時(shí)仿真驗(yàn)證結(jié)果。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。

參見圖3，本發(fā)明一較佳實(shí)施例所述的一種減少CP-PLL頻率切換時(shí)間的無源環(huán)路濾波器，連接在CP-PLL的電荷泵與VCO輸入端之間，包括相串聯(lián)的電阻R₁和電容C₁、以及與電阻R₁和電容C₁并聯(lián)的電容C₂，電容C₁串聯(lián)有小電容C_P，小電容C_P并聯(lián)有兩反向并聯(lián)的開關(guān)二極管，小電容C_P與兩開關(guān)二極管的公共端接地，電容C₂的一端接地；其中小電容C_P的電容遠(yuǎn)小于所述電容C₁的電容。

本發(fā)明給二階無源環(huán)路濾波器(R₁和C₁串聯(lián)再與C₂并聯(lián))的電容C₁串聯(lián)了一個(gè)小電容C_P(C_P＜＜C₁)，使總電容由C＝Q/U并且電容串聯(lián)時(shí)電荷量相等可知端電壓U_P＞＞U₁。C_P又與一對(duì)開關(guān)二極管并聯(lián)，當(dāng)C_P兩端電壓充電或放電到使其中一個(gè)開關(guān)二極管正向?qū)〞r(shí)就被鉗位，相當(dāng)于C_P被旁路。因此當(dāng)頻率切換時(shí)，若目標(biāo)頻率比原頻率高則電荷泵電流I_UP有效，環(huán)路濾波器內(nèi)的電容開始充電，電容C_P起主要作用，鎖相環(huán)的瞬時(shí)響應(yīng)速度加快，根據(jù)可知電容C_P兩端的電壓迅速增大使一個(gè)開關(guān)二極管導(dǎo)通，這時(shí)電容C_P失效而電容C₁繼續(xù)充電，環(huán)路濾波器恢復(fù)原有結(jié)構(gòu)，鎖相環(huán)繼續(xù)后面的瞬時(shí)響應(yīng)。同理，若目標(biāo)頻率比原頻率低則電荷泵電流I_DN有效，環(huán)路濾波器內(nèi)的電容開始放電，仍然是C_P先起主要作用加速鎖定，當(dāng)另一個(gè)開關(guān)二極管導(dǎo)通時(shí)C_P失效而端電壓不變，電容C₁繼續(xù)放電進(jìn)行后面的響應(yīng)。

下面給出利用本發(fā)明的無源環(huán)路濾波器組成的電荷泵鎖相環(huán)的瞬時(shí)仿真驗(yàn)證結(jié)果。

電荷泵鎖相環(huán)(CP-PLL)的系統(tǒng)結(jié)構(gòu)如圖4所示，模擬鎖相環(huán)芯片ADF4351的參數(shù)特征，參考頻率F_ref＝25.6MHz，電荷泵電流I_CP＝2.5mA，調(diào)諧增益K_VCO＝40MHz/V，不考慮VCO的頻段選擇，輸出頻率從2380.8MHz跳變到2403MHz。選用無源環(huán)路濾波器，電容C_P被旁路時(shí)的環(huán)路帶寬為15.2KHz，相位裕度為52.7deg，C₁＝300nF，C_P＝5nF，開關(guān)二極管的SPICE模型按BAV99LT1G芯片的參數(shù)設(shè)置。

對(duì)普通二階環(huán)路濾波器和本發(fā)明的無源環(huán)路濾波器的電荷泵鎖相環(huán)分別進(jìn)行瞬時(shí)特性仿真，輸出頻率的瞬時(shí)響應(yīng)曲線如圖5所示，使用普通二階環(huán)路濾波器的電荷泵鎖相環(huán)的頻率切換時(shí)間為219.3μs，而使用本發(fā)明的無源環(huán)路濾波器的電荷泵鎖相環(huán)的頻率切換時(shí)間只有52μs，它們之間相差了167.3μs，仿真結(jié)果說明了本發(fā)明的無源環(huán)路濾波器能明顯的加快CP-PLL的瞬時(shí)響應(yīng)速度，有效的減少頻率切換時(shí)間。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，并不用于限制本發(fā)明，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變型，這些改進(jìn)和變型也應(yīng)視為本發(fā)明的保護(hù)范圍。