背景技術(shù)：

集成電路過程電信號用于很多的電子應(yīng)用。數(shù)據(jù)轉(zhuǎn)換器是電子設(shè)備的重要部分，負(fù)責(zé)在數(shù)字域與模擬域之間轉(zhuǎn)換信號。然而，數(shù)據(jù)轉(zhuǎn)換器內(nèi)的電路或者驅(qū)動數(shù)據(jù)轉(zhuǎn)換器的電路并不完善，結(jié)果，轉(zhuǎn)換輸出可能不精確。不完善或非理想會導(dǎo)致在輸出中出現(xiàn)非期望的噪聲或尖刺并且使得數(shù)據(jù)轉(zhuǎn)換器的性能降級。如果不去除或校準(zhǔn)，噪聲或尖刺甚至?xí)绊懶盘栨湹钠渌糠帧?/p>

附圖說明

為了提供對本公開及其特征和優(yōu)點的更完整的理解，參考了下面結(jié)合附圖給出的詳細(xì)說明，其中相似的附圖標(biāo)記表示相似的部件，在附圖中：

圖1是根據(jù)本公開的一些實施方案的示范性的分段數(shù)模轉(zhuǎn)換器(dac)；

圖2圖示出根據(jù)本公開的一些實施方案的對dac的誤差進行建模、感測和校正；

圖3圖示出向兩個數(shù)模轉(zhuǎn)換器單元提供測試輸入信號以測量一個dac單元相對于另一dac單元的誤差；

圖4圖示出根據(jù)本公開的一些實施方案用于測量dac的非理想性的示范性的系統(tǒng)；

圖5圖示出根據(jù)本公開的一些實施方案用于測量dac的非理想性的示范性的實現(xiàn)方式；

圖6圖示出根據(jù)本公開的一些實施方案用于測量dac的非理想性的另一示范性的實現(xiàn)方式；

圖7圖示出根據(jù)本公開的一些實施方案用于從dac的輸出中提取幅值誤差的方案；

圖8圖示出根據(jù)本公開的一些實施方案用于從dac的輸出中提取時序偏差的方案；

圖9圖示出根據(jù)本公開的一些實施方案用于從dac的輸出中提取占空比誤差的方案；

圖10圖示出根據(jù)本公開的一些實施方案用于測量dac的非理想性的方法；以及

圖11圖示出根據(jù)本公開的一些實施方案的示范性的噪聲整形器。

具體實施方式

數(shù)模轉(zhuǎn)換器(dac)將數(shù)字字映射到模擬輸出。dac位可以具有幅值和時序誤差。這些誤差(在本文有時稱為“非理想性”)導(dǎo)致dac中動態(tài)范圍的失真和降級。為了減少這些負(fù)面效應(yīng)，德爾塔-西格瑪模式能夠設(shè)置成兩個位單元，基準(zhǔn)位單元以及校準(zhǔn)下的位單元，來執(zhí)行例如幅值校準(zhǔn)和時序偏差校準(zhǔn)。德爾塔-西格瑪模式尤其相對于方波信號有益，方波信號不能被定標(biāo)來執(zhí)行具有不同位權(quán)重的位單元之間的幅值校準(zhǔn)，并且在頻率上限于采樣時鐘的整數(shù)分?jǐn)?shù)。

數(shù)模轉(zhuǎn)換器的基礎(chǔ)

現(xiàn)實世界的模擬信號，諸如溫度、壓力、聲音或圖像，通常轉(zhuǎn)換成能夠易于在現(xiàn)代數(shù)字系統(tǒng)中進行處理的數(shù)字表示。在許多系統(tǒng)中，該數(shù)字信息必須轉(zhuǎn)回模擬形式來執(zhí)行某些現(xiàn)實世界功能。執(zhí)行該步驟的電路是數(shù)模轉(zhuǎn)換器(dac)，并且它們的輸出可用于驅(qū)動多種設(shè)備。揚聲器、視頻顯示器、電動機、機械伺服裝置、射頻(rf)發(fā)射器、以及溫度控制器僅是幾個多樣的實施例。

dac是一種響應(yīng)于數(shù)字輸入碼而產(chǎn)生量化(離散步驟)模擬輸出的電路、設(shè)備或系統(tǒng)。數(shù)字輸入生成于數(shù)字域中，例如，通過晶體管邏輯(ttl)、發(fā)射極耦合邏輯(ecl)、互補金屬氧化物半導(dǎo)體(cmos)電路、或低電壓差分信號傳輸(lvds)、數(shù)字邏輯、處理器等。dac將數(shù)字輸入轉(zhuǎn)換成模擬輸出。dac的模擬輸出可以是電壓或電流。在一些情況下，數(shù)字輸入可以包括二進制碼位、或者溫度計碼位。數(shù)字輸入的位被設(shè)置成驅(qū)動或控制dac中的電路以生成模擬輸出。

為了生成輸出，基準(zhǔn)量被劃分成二進制和/或線性分?jǐn)?shù)。一個或多個dac單元被實現(xiàn)為用于那些分?jǐn)?shù)中的每一個。數(shù)字輸入將開關(guān)驅(qū)動到具有與那些分?jǐn)?shù)對應(yīng)的適當(dāng)?shù)臋?quán)重的各個dac單元。數(shù)字輸入的相應(yīng)部分驅(qū)動相應(yīng)的dac單元以輸送代表數(shù)字輸入的dac單元的聚合輸出。dac單元可以包括電流源、電壓源、電阻器、電容器等。dac單元可以由數(shù)字輸入來致動，即，數(shù)字輸入碼，從而生成模擬輸出。在一些實施方案中，dac單元的輸出被求和或組合而生成聚合輸出。

在一些情況下，分段dac能夠使用不同的電路體系結(jié)構(gòu)和/或編碼用于數(shù)字輸入的不同段。分段體系結(jié)構(gòu)能夠用于電流輸出dac和電壓輸出dac，其中轉(zhuǎn)換器的全分辨率散布于兩個或更多個子dac中?？俤ac的子dac無需具有相同的分辨率。在一些情況下，還可以在dac中提供冗余電路，其中在設(shè)計中包含額外的電路系統(tǒng)或dac單元。

圖1圖示出根據(jù)本公開的一些實施方案的示范性的分段dac100。如圖1所示，數(shù)字輸入信號或數(shù)字輸入碼可被提供給分段單元，其將數(shù)字輸入信號/碼分離成其最高有效位dmsb，中間有效位disb，以及最低有效位dlsb。最高有效位dmsb可提供給譯碼器塊102。中間有效位disb可提供給譯碼器塊104。譯碼器塊102和譯碼器塊104能夠?qū)⒆罡哂行籨msb和中間有效位disb從二進制編碼譯碼為溫度計編碼，使得來自msb段和isb段的一元dac單元(即，具有相同位權(quán)重的dac單元)可以將最高有效位dmsb和中間有效位disb轉(zhuǎn)換成msb段和isb段的相應(yīng)的模擬輸出。最低有效位dlsb可被提供給延遲塊106(以提供或模仿譯碼器塊102和104的延遲)。二進制加權(quán)dac單元能夠?qū)⑥D(zhuǎn)換成lsb段的模擬輸出。假設(shè)分段dac100的全分辨率是b＝bmsb+bisb+blsb，并且存在用于最高有效位段的bmsb數(shù)量的位，用于中間有效位的bisb數(shù)量的位，以及用于最低有效位的blsb數(shù)量的位。用于最高有效位段的一元dac單元108可以包括至少2^bmsb-1個dac單元，它們均具有相同的(理想的)位權(quán)重wmsb＝2(blsb+bisb)。用于中間有效位段的一元dac單元110可以包括至少2^bisb-1個dac單元，其均具有相同的(理想的)位權(quán)重wisb＝2^blsb。二進制dac單元112可以具有blsb個dac單元，其具有不同的二進制位權(quán)重wlsb[k]＝2^k，k＝[0：blsb-1]。不同的段基于不同段的相應(yīng)的數(shù)字輸入而生成相應(yīng)的模擬輸出。組合器114將具有dac單元的段(例如，具有一元dac單元108、一元dac單元110或二元dac單元112的段)的相應(yīng)的輸出進行組合、求和或相加以生成總dac100的模擬輸出。

在一些情況下，譯碼器塊102和104(一個或兩個)可以實現(xiàn)額外的邏輯以將一元dac單元108和110混在一起而算出單元之間的失配的平均數(shù)從而降低模擬輸出中的失真。

諸如圖1所示的分段dac找到轉(zhuǎn)換器的精度與設(shè)計復(fù)雜度之間的平衡。分段的一個益處在于通過允許不同的dac體系結(jié)構(gòu)用于數(shù)字輸入碼的不同段而減少實現(xiàn)給定分辨率所要求的電阻器(或電流源)的數(shù)量，從而允許更小的裸片尺寸。因此，將高分辨率dac分段是常見的。

dac中的誤差

分段dac或dac通常不是完善的，并且校準(zhǔn)一元或二元dac單元會對設(shè)計者提出難題。如同使用復(fù)雜的制造工藝制造的許多其它器件，各種不完善之處/非理想性會影響dac的性能。

一個實施例包括電路的不完善影響dac的單個元件(本文稱為“dac單元”)的性能。不完善可能由于制造變差而導(dǎo)致，通常稱為“靜態(tài)失配”或“dc誤差”。例如，靜態(tài)失配會由于例如電阻器、電流源、晶體管的器件的尺寸不同于理想尺寸而導(dǎo)致。結(jié)果，dac單元的“位權(quán)重”會偏離理想值，導(dǎo)致“幅值誤差”。

另一實施例包括時序誤差，通常稱為“ac誤差”，其會由于例如時鐘抖動、開關(guān)失配以及驅(qū)動器失配而導(dǎo)致。時序誤差可以是全局的(例如，與全局時鐘信號相關(guān)聯(lián))，或者它們可以在特定dac單元的局部。當(dāng)dac單元的模擬輸出中的躍遷發(fā)送得比理想時間早或者延遲時，或者躍遷偏離理想躍遷，時序誤差會導(dǎo)致“錯誤”量的“位權(quán)重”輸送到模擬輸出。在一些情況下，當(dāng)特定的dac單元相對于基準(zhǔn)dac單元被接通時，會影響時鐘抖動(即，當(dāng)期望兩個dac單元同時接通時，兩個dac單元沒有同時接通)。在這些方案中，dac單元比理想時間更早或更晚地接通，導(dǎo)致模擬輸出中的誤差。在一些情況下，dac單元本身會具有躍遷不對稱，其中模擬輸出的上升和下降表現(xiàn)得不同。例如，由于開關(guān)失配(例如，負(fù)責(zé)使電流朝向特定一個輸出轉(zhuǎn)向的一對差動開關(guān)中的失配)引起的躍遷不對稱會影響特定dac單元的性能，導(dǎo)致上升和下降躍遷表現(xiàn)得不同。在另一實施例中，由于驅(qū)動器失配(例如，在驅(qū)動負(fù)責(zé)使電流朝向特定一個輸出轉(zhuǎn)向的一對差動開關(guān)的信號路徑中的時序失配)也會影響特定的dac單元的性能，也會導(dǎo)致上升和下降躍遷偏離理想。這些時序相關(guān)的不完善還會導(dǎo)致占空比誤差，其中dac單元“接通”的周期不同于理想周期(例如，當(dāng)相比于基準(zhǔn)或理想周期時過長或過短)。

另一實施例包括漂移，例如熱漂移，老化等，其隨時間而改變器件的特性并且使得器件偏離理想。

上文提到的這些實施例中的許多實施例導(dǎo)致模擬輸出處的失真，因而影響總dac的性能。對于一些誤差，設(shè)計者可選擇使用較大的器件來減小一些誤差。然而，增大器件尺寸并且因此增加面積和功耗不總是可取的。并非試圖增大器件，設(shè)計者已經(jīng)通過校準(zhǔn)來處理性能問題。已經(jīng)提出了各種方案來測量和校準(zhǔn)dac的誤差。例如，特定頻率的方波以及該方波的逆變化形式能夠用于控制(1)基準(zhǔn)dac單元，以及(2)測試中的dac單元(以及如果要實現(xiàn)期望的權(quán)重來平衡基準(zhǔn)dac單元則有更多的單元)，并且可測量模擬輸出來確定時序偏差。然而，該方法受限制，并且對于一些應(yīng)用而言不切實際。在本公開的后面的部分中描述方波方法的缺點。

用于校準(zhǔn)dac單元的德爾塔-西格瑪模式

不使用方波，本公開描述了一種校準(zhǔn)方案，其涉及到使用編碼模式，例如德爾塔-西格瑪模式，來驅(qū)動兩個不同的dac單元(例如，一個基準(zhǔn)dac單元以及一個測試中的dac單元)。圖2圖示出根據(jù)本公開的一些實施方案的對dac的誤差進行建模、感測和校正。一個目標(biāo)是驅(qū)動具有權(quán)重w1的基準(zhǔn)dac單元202以及具有權(quán)重w2的基準(zhǔn)dac單元204(w1和w2可以彼此不等)以分別生成輸出信號u1(t)和u2(t)。此處，dac單元可稱為“位”或“位單元”或“dac位單元”。模型包括代表dc誤差的η，以及代表ac誤差的τ。代表dc誤差的η以及代表ac誤差的τ被建模而添加到dac單元204的信號路徑中(例如，作為增益誤差1+η1和時序誤差τ1)。因為dac單元202和204的輸出由組合器206求和，所以生成u1(t)和u2(t)以確保在模擬輸出“輸出”處測試信號彼此抵消而僅在模擬輸出處留下代表η(dc誤差)和τ(ac誤差)的殘差信號。例如，

·u1(t)可以等于u1(t)，

·u2(t)可以等于-u2(t)+ε(t)。

當(dāng)u1(t)和u2(t)被求和時，模擬輸出“輸出”留有ε(t)殘差信號。生成該信號u1(t)和u2(t)需要恰當(dāng)?shù)臏y試輸入信號d1[k]和d2[k]，它們能夠由適當(dāng)?shù)臄?shù)字模式生成器來生成。優(yōu)選地d1[k]和d2[k]被生成以引出將代表dac的一個或多個不完事的可檢測(在一些情況下易于檢測)殘差信號ε(t)。

感測電路210能夠感測總dac的模擬輸出“輸出”以感測殘差信號ε(t)并且提取關(guān)于測試中的dac單元的誤差信息。感測電路210可以包括如下中的一個或多個：一個或多個濾波器(例如，圍繞其中殘差信號預(yù)期具有高能量的預(yù)定關(guān)注頻帶的帶通濾波器)、觀測模數(shù)轉(zhuǎn)換器(adc)以及觀測接收器。因此，控制電路206能夠改變或控制dac電路系統(tǒng)的一個或多個部分以減小對應(yīng)于感測電路210所提取的誤差信息的誤差。例如，數(shù)字電路系統(tǒng)能夠?qū)崿F(xiàn)算法以從觀測adc/接收器的數(shù)字輸出中提取誤差信息(在一時間段內(nèi)的或者采集足量的樣本)。數(shù)字電路系統(tǒng)能夠計算且寫入dac電路系統(tǒng)所能使用的一個或多個系數(shù)以校正或補償誤差。在一些情況下，片上處理器、與dac耦合的處理器和/或用于驅(qū)動dac的數(shù)字電路系統(tǒng)能夠用于該目的。如果適合，能夠?qū)崿F(xiàn)適合的反饋環(huán)(使用感測電路210和控制電路206)來感測誤差信息以及最小化誤差或者將誤差驅(qū)動為零。在一些情形下，確定誤差信息的輸出的處理還可以在片外完成，例如，在晶片或芯片級測試期間工廠校準(zhǔn)設(shè)置中，來減少片上硬件的量。該設(shè)置可以要求校準(zhǔn)數(shù)據(jù)的永久性片上存儲(例如，nvm＝非易失性存儲器)(例如，能夠用于降低dac單元中的誤差的誤差系數(shù))。

編碼模式尤其適合于校準(zhǔn)dac單元，因為dac單元不能由高分辨率(可標(biāo)定)測試信號來驅(qū)動。相反，dac單元僅能夠由編碼模式來驅(qū)動，例如，兩級位流(例如，1和0的位流或者-1和+1的位流)。利用正確的編碼，高分辨率的、數(shù)字生成的以及可標(biāo)定的測試信號能夠制成例如適合用于驅(qū)動dac單元的兩級位流。編碼模式有益地允許提取dac內(nèi)的dac單元的靜態(tài)誤差和動態(tài)誤差。例如，一個或多個dac單元能夠選為基準(zhǔn)dac單元，所有其它dac單元能夠與該基準(zhǔn)dac單元進行比較。利用對dac單元的正確的編碼模式，如果一個編碼模式是另一編碼模式的正確加權(quán)和逆反的變化形式，則在dac的模擬輸出處測試信號能夠抵消。在dac的模擬輸出處能夠觀測到殘差信號ε(t)(通過對dac單元的輸出求和來生成)。殘差信號ε(t)將代表基準(zhǔn)dac單元與測試中的dac單元之間的一個或多個誤差。

使用編碼模式(例如，德爾塔-西格瑪編碼位流)的一個優(yōu)點在于，校準(zhǔn)方案能夠用于在分段dac的段之間進行校準(zhǔn)，因為能夠dac單元的測試輸入信號的原測試信號能夠被數(shù)字標(biāo)定以適應(yīng)基準(zhǔn)dac單元與測試中的dac單元之間的位權(quán)重差。常規(guī)地，在dac電路系統(tǒng)中可以包括額外的dac單元，使得dac單元能夠分組以實現(xiàn)特定的位權(quán)重，從而抵消驅(qū)動具有該特定位權(quán)重的基準(zhǔn)dac單元的測試信號。該方法僅校準(zhǔn)來自較低權(quán)重段的成組單元之和，不校準(zhǔn)該組內(nèi)的單元的個體失配。在標(biāo)準(zhǔn)的二進制編碼中，較低權(quán)重段中的全部有源單元之和是次高段中缺少最小單元的權(quán)重的一個單元。該較低段中的缺失的單元具有與該段中最小權(quán)重相等的權(quán)重，并且因此成組以匹配次高段中的單元的權(quán)重需要至少一個額外的單元，該單元僅在校準(zhǔn)期間使用。利用編碼模式dac電路的兩個部分之間的比較能夠在不需要額外dac單元的情況下完成，因為測試信號能夠被標(biāo)定以具有適應(yīng)基準(zhǔn)dac單元與測試中的dac單元之間的位權(quán)重差的任意權(quán)重。

實施例：用于驅(qū)動dac單元的德爾塔-西格瑪編碼正弦曲線

圖3圖示出向兩個數(shù)模轉(zhuǎn)換器單元提供測試輸入信號以測量一個dac單元相對于另一dac單元的誤差。在該實施例中，兩個dac單元顯示為分別具有位權(quán)重w1和w2的dac1和dac2，分別接收測試輸入信號d1[k]和d2[k]。測試輸入信號d1[k]和d2[k]中的每一個均表示兩級位流，例如，兩個，一般是不同的單位德爾塔-西格瑪模式。德爾塔-西格瑪模式可以例如對正弦信號進行編碼。德爾塔-西格瑪模式還能夠?qū)哂蓄A(yù)定或選定復(fù)雜度的其它適合的信號進行編碼?？梢赃x擇適合的信號在特定可用帶寬內(nèi)或者具有特定的帶寬。在德爾塔-西格瑪模式下編碼的適合的信號能夠預(yù)先確定或選定以便于允許在相減后提取相關(guān)的誤差信息。例如，兩個單元中的編碼(數(shù)字預(yù)期)信號內(nèi)容能夠在幅值上完全相同，但是在極性上相反，使得在相減后，僅誤差信息保留。對于瞬時單元輸出，在無限調(diào)整時間后(或者在足夠長時間后)，下面的關(guān)系成立：當(dāng)d1[k]＝0時，u1(t→∞)＝0。當(dāng)d1[k]＝1時，u1(t→∞)＝w1/fullscale。當(dāng)d2[k]＝0時，u2(t→∞)＝0。當(dāng)d2[k]＝1時，u2(t→∞)＝(w2+δ)/fullscale。(這還可以表達(dá)為對于位＝1和位＝1分別為-0.5*w/fullscale和+0.5*w/fullscale，這是全差分描述常見的)。fullscale是總dac的滿標(biāo)，δ代表dac2(即，測試中的dac單元)相對于dac1的誤差。編碼(基帶)信號(或相減后的誤差)能夠在適當(dāng)?shù)哪M濾波后(以及最終的頻率變換)取回。

如果位權(quán)重w1和w2相同，則德爾塔-西格瑪模式編碼，例如正弦信號，能夠通過基準(zhǔn)位單元(例如，dac1)，并且相反極性的相同的德爾塔-西格瑪模式(例如，正弦信號的逆的變化形式)能夠通過測試中的第二位單元(例如，dac2)。

如果位權(quán)重w1和w2不同，則第一德爾塔-西格瑪模式編碼，例如正弦信號，能夠通過基準(zhǔn)位單元(例如，dac1)，并且第二德爾塔-西格瑪模式編碼，例如，正確加權(quán)且逆反的正弦信號能夠通過測試中的第二位單元(例如，dac2)。

理想地，dac單元的一個輸出與另一dac單元的輸出正相反(給定適當(dāng)?shù)臏y試輸入信號d1[k]和d2[k])，即u1(t)＝-u2(t)。但是由于dac不完善(例如，失配和時序偏差)，u1(t)≠u2(t)并且兩個位單元u1(t)和-u2(t)的輸出之和(通過生成適合的測試輸入信號來數(shù)字地完成求逆)將導(dǎo)致一個或多個預(yù)定頻率位置處的殘差信號ε(t)。dac的模擬輸出能夠在前臺或后臺中被觀測以感測殘差信號ε(t)。

在一些實施方案中，編碼為德爾塔-西格瑪位流的低頻正弦信號能夠用于校準(zhǔn)靜態(tài)時序失配或dc幅值誤差。在一些實施方案中，被編碼為德爾塔-西格瑪位流的高頻正弦信號能夠用于強調(diào)時序誤差。

用于測量dac的非理想性的系統(tǒng)

圖4圖示出根據(jù)本公開的一些實施方案的用于測量dac的非理想性的示范性的系統(tǒng)。系統(tǒng)的一個方面是使用兩個數(shù)字噪聲整形器(具有響應(yīng)l(z))以根據(jù)d[k]生成測試輸入信號d1[k]和d2[k]以驅(qū)動兩個dac單元(標(biāo)記為一位“1b”子dac”)。數(shù)字噪聲整形器能夠有益地生成噪聲從帶中推出的信號。例如，數(shù)字噪聲整形器可以是德爾塔-西格瑪兩級“σδ2-級”噪聲整形器。數(shù)字噪聲整形器接收由測試信號d[k]生成的信號。任何適合的信號能夠用作d[k]。典型地，d[k]被選擇以確保殘差信號能夠容易地感測且確保在dac具有非理想性的情況下殘差信號將存在。

數(shù)模轉(zhuǎn)換器(dac)具有多個dac單元，在該實施例中，dac單元包括第一dac單元402以及第二dac單元404(也標(biāo)注為“1-b子dac”)，其輸出由組合器406求和以生成dac的模擬輸出(“模擬輸出”)。為了圖示，第一dac單元402是具有權(quán)重w1的基準(zhǔn)dac單元，并且第二dac單元404是具有權(quán)重w2的測試中的dac單元。權(quán)重w1和w2不一定必須相同。該系統(tǒng)包括測試信號生成器408來利用第一倍增因數(shù)來標(biāo)定測試信號d[k]以及利用第二倍增因數(shù)來標(biāo)定測試信號d[k]以分別生成第一測試信號b1[k]和第二測試信號b2[k]。為了標(biāo)定測試信號d[k]，測試信號生成器408可以包括用于將測試信號d[k]與第一相乘因數(shù)相乘的一個或多個乘法器(或者等同的數(shù)字邏輯)，以及用于將測試信號d[k]與第二相乘因數(shù)相乘的一個或多個乘法器(或等同的數(shù)字邏輯)。

為了提供將測試信號編碼成適合于第一dac單元402和第二dac單元404的位流，該系統(tǒng)還包括處理第一測試信號b1[k]且生成第一測試輸入信號d1[k]的第一噪聲整形器410，以及處理第二測試信號b2[k]且生成第二測試輸入信號d2[k]的第二噪聲整形器420。第一測試輸入信號d1[k]和第二測試輸入信號d2[k]被作為輸入分別提供給第一dac單元402以及第二dac單元404。在一些實施方案中，第一噪聲整形器410以及第二噪聲整形器412是德爾塔-西格瑪編碼器。數(shù)字噪聲整形器可被配置為引出dac的模擬輸出處的更多的誤差/殘差信號。例如，通過將數(shù)字噪聲整形器的某些內(nèi)部參數(shù)設(shè)定成用于該應(yīng)用的具體值，能夠增強某些誤差行為。

考慮圖11，如圖所示的示范性的噪聲整形器實現(xiàn)了誤差反饋模型。噪聲整形器能夠接收輸入in(n位輸入流)并且生成輸出out(1位流)。噪聲整形器可以實現(xiàn)量化信號y的量化器。信號y和out能夠由數(shù)字濾波器h(z)求和和處理以生成反饋信號。in與反饋信號相減以生成y。數(shù)字濾波器h(z)，即其結(jié)構(gòu)和系數(shù)，被設(shè)計而使得調(diào)制器(即，噪聲整形器)穩(wěn)定且具有期望的性質(zhì)。在普通的應(yīng)用中，期望的性質(zhì)包括帶寬(或過采樣率)、動態(tài)范圍、穩(wěn)定性范圍(相對于輸入幅值)等。

用于噪聲整形器的該特定應(yīng)用的設(shè)定可能不能用于正常應(yīng)用(因為該設(shè)定能夠生成非期望的行為，諸如帶外噪聲峰值)。但是，對于該上下文，其中期望引出更多的誤差來使得誤差更可檢測，所以有益的是設(shè)定數(shù)字噪聲整形器的那些內(nèi)部參數(shù)來生成更多的誤差或噪聲。特別地，有益的是以如下方式改變數(shù)字濾波器內(nèi)部參數(shù)：不過多集中于動態(tài)范圍等(但是低本底噪聲可能會感興趣)。相反，內(nèi)部參數(shù)可被選定以便能夠生成更多的誤差信號。例如，對于給定的占空比誤差，二次諧波失真取決于噪聲整形器的信號相關(guān)活動(以復(fù)雜的方式)。在通常的應(yīng)用中，噪聲整形器被選擇而使得該誤差最小化(由于主要的信號相關(guān)期望規(guī)則，這當(dāng)然僅在一些限值內(nèi)可能)。如果要檢測占空比誤差，則有益的是選擇h(z)，使得該誤差反而增強，可能是以在該上下文中不重要的某其它性能度量為代價。此外，相對易于實現(xiàn)這些內(nèi)部參數(shù)來針對該應(yīng)用調(diào)整數(shù)字噪聲整形器，因為數(shù)字噪聲整形器實現(xiàn)在數(shù)字域中。

該系統(tǒng)可進一步包括感測電路(與圖2的感測電路210相同或相似)以觀測dac的模擬輸出(“模擬out”)并且測量第二dac單元404相對于第一dac單元402的誤差。

因為噪聲整形器(第一噪聲整形器410和第二噪聲整形器412)位于數(shù)字域中，所以噪聲整形器能夠?qū)崿F(xiàn)以完善地彼此匹配(從而當(dāng)dac單元被校準(zhǔn)時不引入另外的誤差)。利用數(shù)字信號中的足夠的數(shù)字分辨率和噪聲整形器，該系統(tǒng)中的各種測試信號能夠在將它們提供給dac單元之前使它們盡可能完善或可實行。甚至按特定應(yīng)用所需或所要求的(即，校準(zhǔn)的期望精度)，甚至在數(shù)字域中能夠使得相乘因數(shù)盡可能完善可實行。在數(shù)字到模擬接口上，信號(例如，d1[k]和d2[k])是完好的。此外，數(shù)字噪聲整形器或者其它適合的校準(zhǔn)模式生成器的另一優(yōu)點在于，它們能夠接收已經(jīng)被標(biāo)定為任意值(例如，根據(jù)基準(zhǔn)dac單元與測試中的dac單元之間的任意位權(quán)重差)的任何適合的信號。如圖4(以及同樣圖3)所示，d[k]可以包括正弦波或正弦曲線(但是還可以使用其它信號)，其能夠引出易于檢測或感測的dac的模擬輸出中的殘差信號?？偟南到y(tǒng)允許大的靈活性來以引出能夠在輸出易于檢測到的兩個dac單元之間的某類誤差的方式來選擇d[k]。

在一些實施方案中，第一相乘因數(shù)包括第二dac單元的位權(quán)重w2與第一dac單元的位權(quán)重w1之比。示范性的比值是w2/w1。第一相乘因數(shù)將測試信號d[k]適當(dāng)?shù)貥?biāo)定以適應(yīng)第一dac單元402與第二dac單元404之間的位權(quán)重之差(即，w1≠w2)。第二相乘因素可以為-1，使得測試信號d[k]能夠被逆反。利用-1作為第二相乘因數(shù)不是強制性的，但是其能夠最大化可能較小單元(例如，第二dac單元404)的輸出，使得誤差信號最大化。第一相乘因數(shù)或第二相乘因數(shù)包括用于逆反測試信號d[k]或測試信號的標(biāo)定后變化形式(例如，b1[k]或b2[k])的負(fù)系數(shù)，假設(shè)輸入信號是用于兩個生成器的d[k]。如果生成兩個完美逆反的d[k]和-d[k]，則不需要逆反。利用這些相乘因數(shù)，第一dac單元402和第二dac單元404的輸出信號的幅值能夠基本上彼此抵消，同時表示dac的非理想性的殘差信號保留在dac的模擬輸出處(“模擬out”)。

不同的標(biāo)定方案

圖5圖示出根據(jù)本公開的一些實施方案的用于測量dac的非理想性的示范性的實現(xiàn)方式。圖6圖示出根據(jù)本公開的一些實施方案的用于測量dac的非理想性的另一示范性的實現(xiàn)方式。圖5和圖6所示的兩個實施方案具有與圖4相同或相似的部分，并且用于測試信號d[k]的標(biāo)定方案在圖5和圖6之間不同。數(shù)模轉(zhuǎn)換器(dac)具有多個dac單元，在該實施例中，dac單元包括第一dac單元502(“dac1”)和第二dac單元504(“dac2”)，其輸出由組合器506求和以生成dac的模擬輸出。為示例說明，第一dac單元502是具有權(quán)重w1的基準(zhǔn)dac單元，并且第二dac單元504是具有權(quán)重w2的測試中的dac單元。權(quán)重w1和w2不一定必須相同。換言之，總系統(tǒng)包括用于基于第一兩級輸入d1[k]來生成第一模擬輸出u1(t)的第一器件(例如，第一dac單元502)以及用于基于第二兩級輸入d2[k]來生成第二模擬輸出u2(t)的第二器件(例如，第二dac單元504)。此外，總系統(tǒng)包括用于將至少第一模擬輸出和第二模擬輸出組合以生成dac的模擬輸出的第三器件(例如，組合器506)。利用正確的兩級輸入d1[k]和d2[k]，表示dac的非理想性的殘差信號ε(t)保留在dac的模擬輸出處。

類似圖4，系統(tǒng)包括用于基于測試信號來數(shù)字地生成第一兩級輸入和第二兩級輸入的第四器件。該第四器件可以包括利用第一相乘因數(shù)來標(biāo)定測試信號d[k]以及利用第二相乘因數(shù)來標(biāo)定測試信號d[k]以分別生成第一測試信號b1[k]和第二測試信號b2[k]的測試信號生成器508。為了標(biāo)定測試信號d[k]，測試信號生成器508可以包括用于將測試信號d[k]與第一相乘因數(shù)相乘的一個或多個乘法器(或者等同的數(shù)字邏輯)，以及用于將測試信號d[k]與第二相乘因數(shù)相乘的一個或多個乘法器(或等同的數(shù)字邏輯)。第四器件可進一步包括用于將第一測試信號b1[k]和第二測試信號b2[k]分別編碼成第一兩級輸入d1[k]和第二兩級輸入d2[k]的器件。例如，第四器件可進一步包括第一噪聲整形器510以及第二噪聲整形器512，其提供將第一測試信號b1[k]和第二測試信號b2[k]編碼成適用于第一dac單元502和第二dac單元504的位流(例如，d1[k]和d2[k])。通過第一噪聲整形器510以及第二噪聲整形器512生成的位流，例如第一測試輸入信號d1[k]和第二測試輸入信號d2[k]，被作為輸入分別提供給第一dac單元502和第二dac單元504。在一些實施方案中，第一噪聲整形器510和第二噪聲整形器512是德爾塔-西格瑪編碼器。

為了檢測殘差信號ε(t)，該系統(tǒng)可以包括用于檢測dac的模擬輸出中第二器件相對于第一器件的誤差的第五器件(與dac的模擬輸出耦合)。第五器件可以包括諸如圖2的感測電路210的電路系統(tǒng)。為校準(zhǔn)dac，該系統(tǒng)可以包括用于校準(zhǔn)第二器件中的誤差(例如，調(diào)節(jié)第二dac單元504)的第六器件。第六器件可以包括諸如圖2的控制電路206的電路系統(tǒng)。

在圖5中，第一相乘因數(shù)包括第二dac單元的位權(quán)重w2與第一dac單元的位權(quán)重w1之比。換言之，第四器件可以包括按第二dac單元的權(quán)重和第一dac單元的權(quán)重之比(例如，w2/w1)來標(biāo)定測試信號以生成第一測試信號b1[k]的器件以及用于將測試信號逆反(例如，使用相乘因數(shù)-1)以生成第二測試信號b2[k]的器件。第一相乘因數(shù)的示范性的比值是w2/w1。第一相乘因數(shù)正確地標(biāo)定測試信號d[k]以適應(yīng)第一dac單元502與第二dac單元504之間的位權(quán)重差(即，w1≠w2)。第二相乘因數(shù)可以是-1，使得測試信號d[k]能夠被逆反。一般而言，第一相乘因素或第二相乘因數(shù)具有負(fù)號。在圖6中，第一相乘因數(shù)和第二相乘因數(shù)各自包括基于第一和第二噪聲整形器的動態(tài)范圍選定的系數(shù)a0。第一相乘因素可以是-a0(w2/w1)，并且第二相乘因素可以是a0。系數(shù)a0可被選擇以使得測試中的dac單元以最大數(shù)字增益工作。第一相乘因數(shù)相應(yīng)地標(biāo)定基準(zhǔn)單元以適應(yīng)兩個dac單元之間的位權(quán)重差。此外，系數(shù)a0能夠被選擇以接近噪聲整形器的過負(fù)荷。

在一些情況下，噪聲整形器可以因穩(wěn)定性原因人對a0的值施以限制，例如，a0等于任意數(shù)字滿標(biāo)值會使得噪聲整形器過負(fù)荷。需要選擇a0接近數(shù)字噪聲整形器(其是反饋系統(tǒng))的穩(wěn)定性限值但是不在數(shù)字噪聲整形器的穩(wěn)定性限值之上。穩(wěn)定性限值可取決于實際的輸入信號。因為其是數(shù)字系統(tǒng)且輸入信號已知，所以可以確定a0。另一方面，噪聲整形器還可以(在限值內(nèi))(穩(wěn)定性)優(yōu)化以接受盡可能大的輸入信號。

在一些實施方案中，第一器件和第二器件具有不同的位權(quán)重(例如，w1≠w2)，并且第一兩級輸入d1[k]和第二兩級輸入d2[k]包括1位德爾塔-西格瑪正弦波測試信號(如之前關(guān)于圖3所描述的)。該實施例意在示例而不是限制本公開。

提取幅值誤差

下面解釋了使用德爾塔-西格瑪調(diào)制正弦波作為兩個dac單元的測試輸入信號的實施例(一個是基準(zhǔn)dac單元，另一個是測試中的dac單元)，其可以具有相同的位權(quán)重或不同的位權(quán)重)。附圖考察了dac單元的模擬輸出，以及當(dāng)兩個模擬輸出組合時殘留的殘差信號。

圖7圖示出根據(jù)本公開的一些實施方案的從dac的輸出中提取幅值誤差的方案。德爾塔δ代表了幅值誤差。在所示的方案中，能夠看出與幅值誤差相關(guān)聯(lián)的誤差能夠在以下頻率處觀測到：

誤差獨立于單元權(quán)重、頻率，并且誤差能夠與兩級噪聲整形器的信號電平a0相關(guān)。如之前所述，a0可以基于噪聲整形器(及其限制)來設(shè)定。a1和a2是兩個dac單元的(逆)輸出電平。

圖8圖示出根據(jù)本公開的一些實施方案用于從dac的輸出提取時序偏差的方案。τskew代表了時序偏差。在所示的方案中，能夠看出，與時序偏差相關(guān)聯(lián)的誤差能夠在以下頻率處觀測到：

誤差取決于正弦曲線的頻率f0。

圖9圖示出根據(jù)本公開的一些實施方案的從dac的輸出提取占空比誤差的方案。τduty代表了占空比誤差。在所示的方案中，能夠看出，與占空比誤差相關(guān)聯(lián)的誤差可以在以下頻率處觀測到：

誤差取決于正弦曲線的頻率的兩倍2f0。

取決于實現(xiàn)方式，dac的模擬輸出(或者dac單元的相應(yīng)的輸出，如果可適用)，在多個樣本上被觀測到。在一些實施方案中，能夠基于諸如最小信噪比、與噪聲整形器相關(guān)聯(lián)的系數(shù)、接收器觀測到的頻率、感測adc中的采樣時鐘抖動等來計算最小獲取時間。感測電路非理想性會限制誤差的檢測。傳感器噪聲能夠被平均(如果需要，在感測的同時僅僅不得不等待更長)。比如非線性失真的其它非理想性會在校準(zhǔn)期間非可逆轉(zhuǎn)地覆蓋誤差信號(即，帶外噪聲/信號內(nèi)容與誤差信號的位置的混合)并且使得檢測不可能。這也主要取決于測試信號的性質(zhì)，但是這些性質(zhì)是已知并且能夠可以考慮進去。

用于測量dac的非理想性的方法

圖10圖示出根據(jù)本公開的一些實施方案的用于測量dac的非理想性的方法。dac具有多個dac單元，其輸出被求和以生成dac的模擬輸出(如圖1-6所示)。在任務(wù)1002中，測試信號生成器生成對應(yīng)于第一dac單元的權(quán)重的第一測試信號以及對應(yīng)于第二dac單元的權(quán)重的第二測試信號(例如，圖4-6的b1[k],b2[k])。在任務(wù)1004中，噪聲整形器或數(shù)字編碼器將第一測試信號和第二測試信號分別編碼成第一測試輸入信號和第二測試輸入信號(例如，圖4-6中的d1[k],d2[k])。在任務(wù)1006中，第一測試輸入信號和第二測試輸入信號(例如，圖4-6中的d1[k],d2[k])被作為輸入提供給第一dac單元和第二dac單元。第一dac單元和第二dac單元將第一測試輸入信號和第二測試輸入信號分別轉(zhuǎn)換成相應(yīng)的模擬輸出。模擬輸出被求和或組合，這得到誤差信號。在任務(wù)1008中，通過觀測dac的模擬輸出來測量第二dac單元相對于第一dac單元的誤差(即，在dac的模擬輸出中存在的誤差信號)。

在一些實施方案中，生成第一測試信號和第二測試信號包括：將測試信號(例如，d[k])與第二dac單元的權(quán)重與第一dac單元的權(quán)重之比(例如，w2/w1)相乘以生成第一測試信號(例如，b1[k])并且將測試信號逆反(例如，將測試信號乘以-1)以生成第二測試信號(例如，b2[k])。一般而言，第一測試信號和第二測試信號(例如b1[k]，b2[k])是通過根據(jù)第一dac單元的權(quán)重和第二dac單元的權(quán)重(例如，w1和w2)對測試信號(例如，d[k])進行數(shù)字標(biāo)定來生成的。

在一些實施方案中，將第一測試信號和第二測試信號編碼包括將第一測試信號和第二測試信號編碼為兩級位流，這是dac單元的輸入信號的(唯一)可接受格式。在一些實施方案中，將第一測試信號和第二測試信號編碼包括利用德爾塔-西格瑪調(diào)制將第一測試信號和第二測試信號分別轉(zhuǎn)換成第一測試輸入信號和第二測試輸入信號。德爾塔-西格瑪調(diào)制(或者更一般地誤差-反饋結(jié)構(gòu))是一個示例性的實施方案，可使用其它調(diào)制方案。

在一些實施方案中，將第一測試信號和第二測試信號編碼可以包括：降低第一測試信號和第二測試信號的位深度以利用誤差-反饋結(jié)構(gòu)中的數(shù)字量化器來生成第一測試輸入信號和第二測試輸入信號。該編碼方案實現(xiàn)了第一測試信號和第二測試信號的噪聲整形。優(yōu)選地，編碼是通過具有期望的頻率響應(yīng)(例如，l(z)或誤差反饋結(jié)構(gòu)的適合的傳遞函數(shù))的適當(dāng)?shù)臄?shù)字預(yù)編碼器執(zhí)行以生成能夠引出可測量殘差信號的dac單元的測試輸入信號。測試輸入信號在數(shù)字側(cè)彼此完美地抵消。但是，一旦測試輸入信號由dac單元處理，則dac的模擬非理想性導(dǎo)致dac的模擬輸出具有殘差信號(不再完美地抵消)。

在一些實現(xiàn)方式中，校準(zhǔn)方案包括觀測第一dac單元和第二dac單元的相應(yīng)的輸出。在一些情況下，對dac單元的全部輸出求和的組合器會引入額外的誤差。校準(zhǔn)方案可以首先校準(zhǔn)幅值誤差，這不需要觀測總的dac的輸出，并且能夠通過觀測基準(zhǔn)dac單元和測試中dac單元的相應(yīng)的輸出來容易地檢測幅值誤差。在校準(zhǔn)了幅值誤差之后，校準(zhǔn)方案可以通過觀測總dac的模擬輸出來校準(zhǔn)其它誤差，例如時序偏差、占空比誤差等。在一些情況下，這是必要的，因為幅值誤差是頻率無關(guān)的且以其它方式會掩蓋動態(tài)誤差。尤其在僅輸出的幅值被在簡單的優(yōu)選實施方案中觀測到的情況下這可能確實如此。如果感測接收器能夠區(qū)分幅值和相位。例如，感測接收器可以是復(fù)(i+jq)感測接收器(其可能已經(jīng)在系統(tǒng)可用)。在一些情況下，優(yōu)選的是在提取其它誤差之前提取幅值誤差。

選擇測試信號和測試輸入信號

校準(zhǔn)方案能夠發(fā)生于前臺(即，在dac沒有處理實際數(shù)據(jù)時的校準(zhǔn)模式期間)。

在一些實施方案中，第一測試信號和第二測試信號各自包括正弦波。還可以使用其它波形，例如正弦波的組合(比如兩音調(diào))。例如，在頻率上隨時間變化的正弦波能夠被使用。第一測試信號和第二測試信號可以包括正弦曲線和信號的組合。優(yōu)選地，第一測試信號和第二測試信號可以在頻率和幅值上變化以允許在校準(zhǔn)方案中針對各種dac單元(例如，不同位權(quán)重)和系統(tǒng)(例如，不同的工作/時鐘頻率)工作的靈活性。在一些實施方案中，dac單元的測試輸入信號可以包括擴頻噪聲序列(例如，作為另一序列的逆的一個序列。擴頻噪聲序列還能夠在數(shù)字域中通過在噪聲整形之前乘以相乘因數(shù)來標(biāo)定。

在一些情況下，dac單元的測試輸入信號被生成以便基本不妨礙模擬輸出的感興趣的頻帶內(nèi)的信號內(nèi)容。在一些情況下，利用正確的第一測試信號和第二測試信號，能夠在后臺中操作校準(zhǔn)方案(即，提供測試輸入信號以及觀測在dac正常工作期間dac的輸出＝同時dac工作以將實際數(shù)據(jù)轉(zhuǎn)換成模擬信號)。如果信號被選為不妨礙感興趣頻帶中的信號內(nèi)容或者影響dac的正常輸出，則后臺校準(zhǔn)是可能的。能夠?qū)崿F(xiàn)濾波器以濾除由校準(zhǔn)方案引起的非期望的信號成分(例如，測試信號或測試輸入信號)。擴頻噪聲序列將理想地僅導(dǎo)致dac的輸出處的“白噪聲”；德爾塔-西格瑪調(diào)制正弦波有益地具有相當(dāng)窄的帶內(nèi)頻率范圍(但是可能具有大量帶外噪聲)。

與使用方波不同

先前的努力使用簡單的方波模式，其不能提供德爾塔-西格瑪模式的頻率和幅值靈活性。方波僅在頻率上變化(并且僅能夠承擔(dān)主采樣時鐘頻率的整數(shù)比)，但是德爾塔-西格瑪模式能夠在頻率和幅值上變化。使用2級噪聲整形器意味著能夠使用任何適合的信號。

本領(lǐng)域技術(shù)人員將意識到，使用方波模式作為dac單元的測試輸入信號不能標(biāo)定而比較具有不同位權(quán)重的兩個dac單元(例如，比較單個最高有效位dac單元(msb)和中間有效位dac單元(isb)或最低有效位dac單元(lsb))。方波僅能夠比較兩個相同權(quán)重的dac單元，或者需要額外的虛假dac單元來抵消測試信號。使用德爾塔-西格瑪編碼模式，校準(zhǔn)能夠發(fā)生在具有不同位權(quán)重的單元之間，來自不同段的單元之間、具有不同編碼的單元之間。數(shù)字噪聲整形器還意味著，測試輸入信號的標(biāo)定和精度能夠數(shù)字地完美地完成。

本領(lǐng)域技術(shù)人員還應(yīng)當(dāng)理解，方波作為測試輸入信號的靈敏度會受時鐘尖刺限制，即使檢測頻率無尖刺，誤差信號通常下轉(zhuǎn)成dc，使得它們在觀測模擬輸出的接收器中需要高精度、低噪聲、低偏差dc。作為測試輸入信號的德爾塔-西格瑪編碼模式的靈敏度不受時鐘尖刺限制(因為正弦波可以置于0與時鐘頻率的一半之間的任何地方)，并且在觀測模擬輸出的接收器中不需要高精度、低噪聲、低偏差dc。

平均化的校準(zhǔn)

在一些實施方案中，作為dac單元輸入的模式能夠數(shù)字地產(chǎn)生以同時校準(zhǔn)位單元的任何適當(dāng)?shù)慕M合(例如，在基準(zhǔn)dac單元與兩個以上測試中的dac單元之間的比較，在兩個以上基準(zhǔn)dac單元與一個廁紙中的dac單元之間的比較，或者在兩個以上的基準(zhǔn)dac單元與兩個以上的測試中的dac單元之間的比較)以實現(xiàn)平均化的校準(zhǔn)。為了清晰起見，本公開描述了一個基準(zhǔn)dac位單元與一個測試中的dac位單元之間的比較。本公開可設(shè)想，實施方案能夠擴展以執(zhí)行上述的平均化校準(zhǔn)(例如，原測試信號的標(biāo)定將不同地執(zhí)行以適應(yīng)更多的基準(zhǔn)dac單元和/或更多的測試中dac位單元)，同時實現(xiàn)抵消以在模擬輸出處獲得殘差。

變型例和實現(xiàn)方式

注意，上文參考附圖論述的活動能應(yīng)用于涉及到校準(zhǔn)dac的dac單元的任何集成電路。本文所描述的實施方案能夠用于校準(zhǔn)具有不同體系結(jié)構(gòu)的dac。優(yōu)選地，實施方案能夠應(yīng)用于其對應(yīng)于控制輸入位線的獨立的元件或單元直接在輸出處求和的dac，比如電流轉(zhuǎn)向或電位并聯(lián)電容器dac(其實際上是大多數(shù)信號處理dac)。比如電阻器串(精度應(yīng)用)或流水線電容器dac的其它體系結(jié)構(gòu)在達(dá)到輸出之前執(zhí)行部分求和并且因此不適用該方法。dac的性能，即在輸出處的失真的度量，對于一些應(yīng)用是重要的。本公開的校準(zhǔn)方案提供了一種測量基準(zhǔn)dac單元與測試中的dac單元之間的誤差的靈活且有效的方式。在一些上下文中，本文論述的特征能夠應(yīng)用于醫(yī)療系統(tǒng)、科學(xué)儀器、無線和有線通信、雷達(dá)、工業(yè)過程控制、音頻和視頻裝備、電流感測、儀器(其可能高度精確)、電纜基礎(chǔ)結(jié)構(gòu)、軍事(例如雷達(dá))以及其它減少dac輸出處的失真對應(yīng)用重要的系統(tǒng)。

雖然本申請描述了兩級位流，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)意識到，三級位流能夠用作具有不同電流單元體系結(jié)構(gòu)的dac單元的輸入。一些電流單元體系結(jié)構(gòu)可以具有三個可能的輸出級-1、0、+1，并且因此要求三級輸入流。按照與使用兩級位流相同的方式，噪聲整形后的三級位流能夠用作該電流單元體系結(jié)構(gòu)的輸入。雖然誤差輸出可能不同(尤其是對于動態(tài)誤差)，但是dc誤差輸出能夠顯示出非常相似的行為。三級位流可以具有位＝0/1，以及復(fù)位＝0/1，復(fù)位＝1覆寫位并且代表第三狀態(tài)。位流可以由三級噪聲整形器基于相同類型的信號d1[k]和d2[k]來生成。

在dac的輸出處的感測路能夠以多種方式實現(xiàn)。一個實施例是復(fù)(i+jq)感測接收器。使用復(fù)感測接收器實現(xiàn)了誤差信號的幅值和相位的觀測。這將意味著，幅值校準(zhǔn)不必在其它校準(zhǔn)之前完成。注意的是，使用實接收器會意味著，幅值校準(zhǔn)不得不在其它校準(zhǔn)之前發(fā)生。復(fù)接收器還可以允許誤差信號的其它性質(zhì)(具有不同相位)更易于觀測。

用于校準(zhǔn)dac單元的各個裝置的部件可以包括執(zhí)行本文所描述的功能的數(shù)字或電子電路系統(tǒng)。在一些情況下，裝置的一個或多個部分能夠由專門配置為用于實施本文所描述的功能的處理器(例如，片上處理器、片上微處理器、片上數(shù)字信號處理器、片外處理器、片外微處理器、以及片外數(shù)字信號處理器)來提供。例如，處理器可以包括一個或多個專用組件，或者可以包括被配置為實施本文所描述的功能的可編程邏輯門。電路系統(tǒng)能夠在模擬域、數(shù)字域或者在混合信號域中工作。在一些實例中，處理器可被配置為通過實行存儲在非暫態(tài)計算機介質(zhì)上的一條或多條指令來實施本文所描述的功能。

在一個示例的實施方案中，圖中所示的任意數(shù)量的電路能夠?qū)崿F(xiàn)在關(guān)聯(lián)電子設(shè)備板上。該板可以是通用電路板，其能夠保持電子設(shè)備的內(nèi)部電子系統(tǒng)的各種組件，并且進一步提供用于其它外圍設(shè)備的連接器。更具體地，該板能夠提供電連接，通過該電連接系統(tǒng)的其它組件能夠進行電通信。任何適合的處理器(包含數(shù)字信號處理器、微處理器、支持芯片組等)、計算機可讀非暫態(tài)存儲器元件等可以基于特定的配置需要、處理需求、計算機設(shè)計而適當(dāng)?shù)嘏c板耦合。其它組件，諸如外部存儲設(shè)備、另外的傳感器、用于音頻/視頻顯示的控制器以及外圍設(shè)備可以作為插入卡、經(jīng)由電纜附接到板上，或者集成到板本身中。在各個實施方案中，本文所描述的功能可以仿真的形式實現(xiàn)為運行于在支持這些功能的結(jié)構(gòu)中布置的一個或多個可配置(例如，可編程)元件內(nèi)的軟件或固件。提供仿真的軟件或固件可設(shè)在包括允許處理器實施那些功能的指令的非暫態(tài)計算機可讀存儲介質(zhì)上。

在另一示例性的實施方案中，圖中所示的電路能夠?qū)崿F(xiàn)為獨立模塊(例如，具有配置為執(zhí)行特定應(yīng)用或功能的關(guān)聯(lián)組件和電路系統(tǒng)的設(shè)備)或者實現(xiàn)為電子設(shè)備的專用硬件的插入模塊。注意，本公開的特定實施方案可易于部分地或者整體地包含在片上系統(tǒng)(soc)封裝中。soc代表了將計算機或其它電子系統(tǒng)的組件集成到單個芯片中的集成電路。其可以包含數(shù)字信號、模擬信號、混合信號，以及通常包含射頻功能：全部可提供在單個芯片基板上。其它實施方案可包含多片模塊(mcm)，多個單獨的ic定位在單個電子封裝內(nèi)并且配置為彼此通過電子封裝緊密地交互。在其它各實施方案中，校準(zhǔn)功能可以實現(xiàn)在專用集成電路(asic)、現(xiàn)場可編程門陣列(fpga)、和其它半導(dǎo)體芯片中的一個或多個硅核中。

值得注意的是，本文列出的規(guī)格、尺寸和關(guān)系僅為了示例以及僅為了教導(dǎo)的目的而提供(例如處理器、邏輯操作等的數(shù)量)。這些信息中可以大幅地改變，而不偏離本公開和/或隨附權(quán)利要求書的精神。規(guī)格僅適用于非限制實施例，并且因此，它們應(yīng)當(dāng)這樣解釋。在前面的說明中，已經(jīng)參考特定的處理器和/或組件布置描述了示例性的實施方案?？梢詫@些實施方案做出各種修改和改變，而不偏離本公開和/或權(quán)利要求的范圍。因此，說明書和附圖在示例性而不是限制的含義上考量。

注意，通過本文提供的若干實施例，根據(jù)兩個、三個、四個、或更多的電子組件描述了相互作用。然而，這僅為了清晰且僅為了示例的目的而做出。應(yīng)當(dāng)理解，該系統(tǒng)能夠按任何適合的方式進行結(jié)合。沿著類似的設(shè)計替選項，圖中的任何圖示的組件、模塊、和元件可以組合在各種可能的構(gòu)造中，全部都明確在本說明書的寬泛范圍內(nèi)。在一些情況下，通過僅參考有限數(shù)量的電氣元件，可能更容易描述給定流程集合的一個以上的功能。應(yīng)當(dāng)理解，圖的電氣電路及其教導(dǎo)易于進行縮放并且能夠容納大量的組件以及更加復(fù)雜/精細(xì)化的布置和配置。因此，提供的實施例不應(yīng)限制范圍或抑制可能應(yīng)用于許多其它體系結(jié)構(gòu)的電路的寬泛教導(dǎo)。

此外，注意的是，提到包含在“一個實施方案”、“示例性實施方案”、“實施方案”、“另一實施方案”、“一些實施方案”、“各實施方案”、“其它實施方案”、“可替代實施方案”等中的各種特征(例如，元件、結(jié)構(gòu)、模塊、組件、步驟、操作、特性等)旨在表示任何這樣的特征包含在本公開的一個或多個實施方案內(nèi)，但是可以或者可以不一定組合在同一實施方案中。

還值得注意的是，與校準(zhǔn)有關(guān)的功能圖示出可以在圖中圖示的系統(tǒng)內(nèi)或者由該系統(tǒng)實行的可能的功能中的僅一些功能。這些操作中的一些操作可適當(dāng)?shù)貏h除或去除，或者這些步驟可被進行相當(dāng)大的修改或改變，而不偏離本公開的范圍。另外，這些操作的時序可以進行相當(dāng)大的改動。已經(jīng)為了實施例和論述的目的而提供了前面的操作流程。實質(zhì)的靈活性由本文所描述的實施方案來提供，因為任何適合的布置、時間順序、配置和時序機制可被提供，而不偏離本公開的教導(dǎo)。

本領(lǐng)域技術(shù)人員可以確定若干其它改變、替代、變型例、改動以及修改，并且意在本公開涵蓋落入本公開的范圍內(nèi)的所有這樣的改變、替代、變型例、改動以及修改。注意，上述裝置的全部任選的特征也可以關(guān)于本文所描述的方法或過程來實現(xiàn)，并且實施例中的具體細(xì)節(jié)可用在一個或多個實施方案中的任何地方。

實施例

實施例1是用于測量具有多個dac單元的數(shù)模轉(zhuǎn)換器(dac)的非理想性的方法，所述多個dac單元的輸出被求和以生成所述dac的模擬輸出，所述方法包括：生成對應(yīng)于第一dac單元的權(quán)重的第一測試信號以及對應(yīng)于第二dac單元的權(quán)重的第二測試信號；將所述第一測試信號和所述第二測試信號分別編碼成第一測試輸入信號和第二測試輸入信號；將所述第一測試輸入信號和所述第二測試輸入信號提供給所述第一dac單元和所述第二dac單元；以及通過觀察所述dac的模擬輸出或者所述第一dac單元和所述第二dac單元的相應(yīng)的輸出來測量所述第二dac單元相對于所述第一dac單元的誤差。

在實施例2中，實施例1可進一步包括：生成所述第一測試信號和所述第二測試信號包括：將所述測試信號乘以所述第二dac單元的權(quán)重與所述第一dac單元的權(quán)重之比以生成所述第一測試信號；以及將所述測試信號逆反以生成所述第二測試信號。

在實施例3中，實施例1-2中的任一個可進一步包括：所述第一測試信號和所述第二測試信號是通過根據(jù)所述第一dac單元的權(quán)重和所述第二dac單元的權(quán)重對測試信號進行數(shù)字標(biāo)定來生成的。

在實施例4中，實施例1-3中的任一個可進一步包括：將所述第一測試信號和所述第二測試信號編碼包括：將所述第一測試信號和所述第二測試信號編碼為兩級位流。

在實施例5中，實施例1-4中的任一個可進一步包括：將所述第一測試信號和所述第二測試信號編碼包括：利用德爾塔-西格瑪調(diào)制分別將所述第一測試信號和所述第二測試信號轉(zhuǎn)換成所述第一測試輸入信號和所述第二測試輸入信號。

在實施例6中，實施例1-5中的任一個可進一步包括：將所述第一測試信號和所述第二測試信號編碼包括：降低所述第一測試信號和所述第二測試信號的位深度以生成所述第一測試輸入信號和所述第二測試輸入信號。

在實施例7中，實施例1-6中的任一個可進一步包括：所述第一測試信號和所述第二測試信號各自包括正弦波。

在實施例8中，實施例1-7中的任一個可進一步包括：所述誤差包括幅值誤差。

在實施例9中，實施例1-8中的任一個可進一步包括：所述誤差包括時序偏差。

在實施例10中，實施例1-8中的任一個可進一步包括：所述誤差包括占空比誤差。

實施例11是用于測量具有多個dac單元的數(shù)模轉(zhuǎn)換器(dac)的非理想性的系統(tǒng)，所述多個dac單元的輸出被求和以生成所述dac的模擬輸出，所述系統(tǒng)包括：測試信號生成器，其利用第一相乘因數(shù)對測試信號標(biāo)定以及利用第二相乘因數(shù)對所述測試信號標(biāo)定以分別生成第一測試信號和第二測試信號；第一噪聲整形器，其處理所述第一測試信號且生成第一測試輸入信號；第二噪聲整形器，其處理所述第二測試信號且生成第二測試輸入信號；其中所述第一測試輸入信號和所述第二測試輸入信號被作為輸入提供給第一dac單元和第二dac單元；以及感測電路觀測所述dac的模擬輸出且測量所述第二dac單元相對于所述第一dac單元的誤差。

在實施例12中，實施例11可進一步包括：所述第一相乘因數(shù)包括所述第二dac單元的位權(quán)重相對于所述第一dac單元的位權(quán)重之比。

在實施例13中，實施例11或12中的任一個可進一步包括：所述第一相乘因數(shù)和所述第二相乘因數(shù)各自包括基于所述第一和第二噪聲整形器的動態(tài)范圍而選定的系數(shù)。

在實施例14中，實施例11-13中的任一個可進一步包括：所述第一相乘因數(shù)或所述第二相乘因數(shù)包括用于將所述測試信號或所述測試信號的標(biāo)定變化形式逆反的負(fù)系數(shù)。

在實施例15中，實施例11-14中的任一個可進一步包括：所述第一噪聲整形器和所述第二噪聲整形器是德爾塔-西格瑪編碼器。

在實施例16中，實施例11-15中的任一個可進一步包括：所述測試信號包括正弦波。

實施例17是數(shù)模轉(zhuǎn)換器(dac)，包括：基于第一兩級輸入生成第一模擬輸出的第一器件；基于第二兩級輸入來生成第二模擬輸出的第二器件；將至少所述第一模擬輸出和所述第二模擬輸出組合以生成所述dac的模擬輸出的第三器件；基于測試信號來數(shù)字地生成所述第一兩級輸入和所述第二兩級輸入的第四器件；以及感測所述dac的模擬輸出中所述第二器件相對于所述第一器件的誤差的第五器件。

在實施例18中，實施例17可進一步包括：用于校準(zhǔn)所述第二器件中的誤差的第六器件。

在實施例19中，實施例17-18中的任一個可進一步包括：通過所述第二dac單元的權(quán)重與所述第一dac單元的權(quán)重之比對所述測試信號標(biāo)定以生成第一測試信號的器件；將所述測試信號逆反以生成第二測試信號的器件；以及將所述第一測試信號和所述第二測試信號分別編碼為所述第一兩級輸入和所述第二兩級輸入的器件。

在實施例20中，實施例17-19中的任一個可進一步包括：所述第一器件和第二器件具有不同的位權(quán)重；以及所述第一兩級輸入和所述第二兩級輸入包括1位德爾塔-西格瑪正弦波測試信號。