本發(fā)明涉及信道編解碼技術(shù)領(lǐng)域，特別涉及一種基于DVB-S2標(biāo)準(zhǔn)多碼率兼容的LDPC編碼器。

背景技術(shù)：

DVB-S2標(biāo)準(zhǔn)是ETSI(歐洲電信標(biāo)準(zhǔn)協(xié)會(huì))推出的新一代數(shù)字衛(wèi)星廣播標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)中使用了BCH碼和LDPC碼的級(jí)聯(lián)碼作為信道編碼方案。為適應(yīng)不同應(yīng)用場(chǎng)景和提高衛(wèi)星的傳輸性能，DVB-S2標(biāo)準(zhǔn)采用了可變編碼調(diào)制的方案，即多種碼率的LDPC信道編碼方案和多種高階調(diào)制方案聯(lián)合使用，根據(jù)應(yīng)用場(chǎng)景的改變，使用適當(dāng)碼率的LDPC信道編碼和適當(dāng)?shù)母唠A調(diào)制方案，獲得最大的傳輸性能。

DVB-S2標(biāo)準(zhǔn)中對(duì)LDPC碼總共提出了11種不同碼率編碼方案，每種碼率的編碼方案給出了一個(gè)相應(yīng)的種子矩陣，編碼器在編碼過(guò)程中通過(guò)尋找種子矩陣提供的地址，計(jì)算更新相應(yīng)地址的校驗(yàn)比特，完成編碼。

DVB-S2標(biāo)準(zhǔn)LDPC編碼提供的算法如下：

LDPC編碼后的碼字為c＝(i₀,i₁,…,i_k-1,p₀,p₁,…,p_m-1)。其中i_o,…,i_k-1是信息比特，p₀,…,p_m-1是校驗(yàn)比特。編碼過(guò)程是一個(gè)求p₀,…,p_m-1的過(guò)程。ETSI的協(xié)議A83-1中定義了如下的步驟：

步驟1)初始化p₀＝p₁＝p₂＝…＝p_m-1＝0；

步驟2)根據(jù)協(xié)議Annex B和Annex C中各表格(Address Table)的第一行(根據(jù)編碼率選取相應(yīng)的表格)，對(duì)信息比特i₀進(jìn)行累積(模2加運(yùn)算)；

步驟3)DVB-S2中的編碼都是以360為組進(jìn)行的，因?yàn)?60是所有碼率下的校驗(yàn)塊長(zhǎng)度的最大公約數(shù)，對(duì)i_m,m＝1,2,…,359，將i_m與第{x₁+(mmod360)x q}mod(n–k)位的校驗(yàn)比特做模2加運(yùn)算，其中，x表示表格中第一行所示的數(shù)字(校驗(yàn)比特地址)；

步驟4)對(duì)第361位信息比特i₃₆₀，根據(jù)表格中第二行與相應(yīng)位的校驗(yàn)比特做模2加運(yùn)算，隨后的359為信息比特，i_m,m＝361,362,…,719，與第{x₂+(mmod360)x q}mod(n–k)位的校驗(yàn)比特做模2加運(yùn)算，其中，x₂表示表格中第二行所示的數(shù)字；

如上所示，依次對(duì)各組信息比特做累積(模2加)，直到表格的最后一行，完成最后一組的累積，用完所有的信息位；

步驟5)從i＝1起，做如下運(yùn)算：p_i＝p_i⊕p_i-1,i＝1,2,…m-1，得到最終的校驗(yàn)比特。

基于上述輸入編碼信息位同時(shí)與多位校驗(yàn)比特進(jìn)行運(yùn)算的算法要求，以及種子矩陣大小各不相同等因素影響，增加了多碼率LDPC編碼電路的實(shí)現(xiàn)難度；為了降低運(yùn)算難度，在現(xiàn)有的編碼技術(shù)中可采用各種碼率的編碼器分別單獨(dú)實(shí)現(xiàn)其編碼功能，或者將不同碼率的LDPC碼采用同一個(gè)存儲(chǔ)器來(lái)存儲(chǔ)種子地址，但是由于編碼的運(yùn)算結(jié)構(gòu)不同，這樣就增加了電路實(shí)現(xiàn)的硬件開(kāi)銷。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于，為了降低現(xiàn)有技術(shù)中的多碼率LDPC編碼電路在編碼過(guò)程中的復(fù)雜度，提出了一種基于DVB-S2標(biāo)準(zhǔn)多碼率兼容的LDPC編碼器。該DVB-S2標(biāo)準(zhǔn)多碼率兼容的LDPC編碼器主要特點(diǎn)在于將編碼器劃分為兩個(gè)主要的功能單元，包括控制信號(hào)生成單元和校驗(yàn)比特更新單元，通過(guò)控制單元和運(yùn)算單元的分離來(lái)簡(jiǎn)化多碼率兼容的編碼器設(shè)計(jì)架構(gòu)。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供的一種基于DVB-S2標(biāo)準(zhǔn)多碼率兼容的LDPC編碼器，包括控制信號(hào)生成單元和校驗(yàn)比特更新單元；所述控制信號(hào)生成單元根據(jù)設(shè)定的編碼碼率和編碼起始標(biāo)識(shí)信號(hào)產(chǎn)生用于控制整個(gè)編碼器運(yùn)轉(zhuǎn)的狀態(tài)控制信號(hào)、每一輸入的待編碼信息比特對(duì)應(yīng)于DVB-S2標(biāo)準(zhǔn)所提供的地址表中對(duì)應(yīng)行的若干地址、該編碼碼率對(duì)應(yīng)的控制標(biāo)識(shí)信號(hào)，并輸出至校驗(yàn)比特更新單元，所述的若干地址表示所述編碼碼率下LDPC的編碼幀校驗(yàn)區(qū)域中校驗(yàn)比特的位置；所述的校驗(yàn)比特更新單元通過(guò)狀態(tài)控制信號(hào)和控制標(biāo)識(shí)信號(hào)的控制，將待編碼信息比特與其對(duì)應(yīng)的若干地址中讀取的校驗(yàn)比特進(jìn)行模二加運(yùn)算，并將運(yùn)算結(jié)果寫(xiě)入原地址。

作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述的控制標(biāo)識(shí)信號(hào)包括：校驗(yàn)比特輸出標(biāo)識(shí)、CT_1標(biāo)識(shí)和CT_2標(biāo)識(shí)；所述的校驗(yàn)比特輸出標(biāo)識(shí)表示待編碼信息比特輸入結(jié)束后所顯示的編碼幀校驗(yàn)區(qū)域的起始位置，所述的CT_1標(biāo)識(shí)表示在設(shè)定的編碼碼率下，每一輸入的待編碼信息比特對(duì)應(yīng)于DVB-S2標(biāo)準(zhǔn)所提供的地址表中對(duì)應(yīng)行的地址個(gè)數(shù)大于等于8的行結(jié)束標(biāo)識(shí)，所述的CT_2標(biāo)識(shí)表示在設(shè)定的編碼碼率下，每一輸入的待編碼信息比特對(duì)應(yīng)于DVB-S2標(biāo)準(zhǔn)所提供的地址表中對(duì)應(yīng)行的地址個(gè)數(shù)等于3的行結(jié)束標(biāo)識(shí)。

作為上述技術(shù)方案的進(jìn)一步改進(jìn)，控制信號(hào)生成單元包括：編碼狀態(tài)生成單元、地址及控制標(biāo)識(shí)生成單元和延時(shí)單元。

所述的編碼狀態(tài)生成單元：根據(jù)外部輸入的編碼起始標(biāo)識(shí)信號(hào)、輸入時(shí)鐘和復(fù)位信號(hào)產(chǎn)生工作狀態(tài)信號(hào)，用于指示編碼器中其他單元的工作狀態(tài)，所述的工作狀態(tài)包括編碼狀態(tài)和空閑態(tài)；

所述的地址及控制標(biāo)識(shí)生成單元：通過(guò)設(shè)定的編碼碼率、工作狀態(tài)信號(hào)、時(shí)鐘和復(fù)位信號(hào)產(chǎn)生校驗(yàn)比特更新單元需要的讀地址、寫(xiě)地址和該編碼碼率對(duì)應(yīng)的控制標(biāo)識(shí)信號(hào)；所述的讀地址和寫(xiě)地址表示在設(shè)定的編碼碼率下，分別用于讀取和寫(xiě)入操作的每一輸入的待編碼信息比特對(duì)應(yīng)于DVB-S2標(biāo)準(zhǔn)所提供的地址表中對(duì)應(yīng)行的若干地址；

所述的延時(shí)單元：接收編碼狀態(tài)生成單元產(chǎn)生的工作狀態(tài)信號(hào)，并將延時(shí)處理后的工作狀態(tài)信號(hào)發(fā)送至校驗(yàn)比特更新單元。

作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述的地址及控制標(biāo)識(shí)生成單元包括：寄存器、行地址累加器、種子地址ROM單元、地址生成器、緩存器；

所述的寄存器：用于存儲(chǔ)種子地址表的初始地址，將設(shè)定的編碼碼率所對(duì)應(yīng)的種子地址表初始地址發(fā)送至行地址累加器，所述的種子地址表表示設(shè)定的編碼碼率所對(duì)應(yīng)的DVB-S2標(biāo)準(zhǔn)LDPC碼在ETSI中的地址表；

所述的行地址累加器：通過(guò)累加設(shè)定的編碼碼率所對(duì)應(yīng)的種子地址表初始地址后產(chǎn)生行地址和種子地址表的行跳轉(zhuǎn)標(biāo)識(shí)，并根據(jù)行地址累加計(jì)數(shù)產(chǎn)生設(shè)定的編碼碼率的校驗(yàn)比特輸出標(biāo)識(shí)、CT_1標(biāo)識(shí)和CT_2標(biāo)識(shí)；

所述的種子地址ROM單元：根據(jù)行地址和種子地址表的行跳轉(zhuǎn)標(biāo)識(shí)生成與設(shè)定的編碼碼率所對(duì)應(yīng)的種子地址表；

所述的地址生成器：接收種子地址ROM單元輸出的種子地址表和行跳轉(zhuǎn)標(biāo)識(shí)，通過(guò)DVB-S2標(biāo)準(zhǔn)提供的LDPC編碼算法生成每一輸入的待編碼信息比特的讀地址，并將讀地址分別輸入緩存器和校驗(yàn)比特更新單元；

所述的緩存器：將接收到的讀地址延遲后輸出至校驗(yàn)比特更新單元，作為每一輸入的待編碼信息比特的寫(xiě)地址。

作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述的校驗(yàn)比特更新單元包括：RAM塊讀寫(xiě)使能控制單元、模2加和累加運(yùn)算單元、輸出判斷單元和若干列RAM存儲(chǔ)單元；

所述的RAM塊讀寫(xiě)使能控制單元：接收設(shè)定的編碼碼率、待編碼信息比特及其對(duì)應(yīng)的讀地址、寫(xiě)地址、CT_1標(biāo)識(shí)、CT_2標(biāo)識(shí)；通過(guò)設(shè)定的編碼碼率選擇相應(yīng)的參與校驗(yàn)比特更新運(yùn)算的RAM存儲(chǔ)單元，并控制RAM存儲(chǔ)單元讀寫(xiě)使能；通過(guò)CT_1標(biāo)識(shí)和CT_2標(biāo)識(shí)控制，將待編碼信息比特與其對(duì)應(yīng)的讀地址讀取的校驗(yàn)比特進(jìn)行模二加運(yùn)算，并將運(yùn)算結(jié)果寫(xiě)入寫(xiě)地址對(duì)應(yīng)的RAM存儲(chǔ)單元；

所述的模2加和累加運(yùn)算單元：根據(jù)DVB-S2標(biāo)準(zhǔn)提供的LDPC編碼算法，將所有RAM存儲(chǔ)單元中的校驗(yàn)比特按地址順序進(jìn)行模二加運(yùn)算和累加運(yùn)算，并將運(yùn)算結(jié)果輸出至輸出判斷單元；

所述的輸出判斷單元：將輸入的待編碼信息比特直接輸出，并通過(guò)校驗(yàn)比特輸出標(biāo)識(shí)控制，將從模2加和累加運(yùn)算單元接收的運(yùn)算結(jié)果依次輸出；

所述的RAM存儲(chǔ)單元：用于存儲(chǔ)讀地址中的校驗(yàn)比特。

作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述設(shè)定的編碼碼率包括：1/2碼率、3/5碼率、2/3碼率、3/4碼率的DVB-S2標(biāo)準(zhǔn)LDPC碼。

作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述種子地址ROM單元中的列數(shù)為13，所述校驗(yàn)比特更新單元中設(shè)有13列RAM存儲(chǔ)單元。

本發(fā)明的一種基于DVB-S2標(biāo)準(zhǔn)多碼率兼容的LDPC編碼器優(yōu)點(diǎn)在于：

1、本發(fā)明的LDPC編碼器通過(guò)將控制單元和運(yùn)算單元分離設(shè)計(jì)，實(shí)現(xiàn)了一種兼容DVB-S2標(biāo)準(zhǔn)的多種碼率LDPC的編碼器架構(gòu)設(shè)計(jì)，只需要在外部接口設(shè)置相應(yīng)的編碼碼率，即可完成相應(yīng)碼率的編碼運(yùn)算。

2、本發(fā)明的地址及控制標(biāo)識(shí)生成單元通過(guò)設(shè)計(jì)合適的ROM讀取機(jī)制，通過(guò)僅僅改變外部輸入的編碼碼率，即可快速的生成校驗(yàn)比特運(yùn)算更新單元所需的讀寫(xiě)地址，優(yōu)化了設(shè)計(jì)，減少了ROM資源占用。

3、本發(fā)明的校驗(yàn)比特運(yùn)算更新單元采用了獨(dú)特的RAM存儲(chǔ)單元和運(yùn)算結(jié)構(gòu)設(shè)計(jì)，使得不同的碼率的編碼可以在相同的運(yùn)算單元上完成，且使得輸入的數(shù)據(jù)能夠同時(shí)與多位不同地址的校驗(yàn)比特進(jìn)行數(shù)學(xué)運(yùn)算，從而簡(jiǎn)化了編碼器整體設(shè)計(jì)，同時(shí)提升了編碼速率。

附圖說(shuō)明

圖1為本發(fā)明的一種基于DVB-S2標(biāo)準(zhǔn)多碼率兼容的LDPC編碼器外部接口示意圖。

圖2為本發(fā)明的一種基于DVB-S2標(biāo)準(zhǔn)多碼率兼容的LDPC編碼器內(nèi)部結(jié)構(gòu)示意圖。

圖3為本發(fā)明實(shí)施例中的地址及控制標(biāo)識(shí)生成單元結(jié)構(gòu)示意圖。

圖4為本發(fā)明實(shí)施例中的校驗(yàn)比特更新單元結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明所述的一種基于DVB-S2標(biāo)準(zhǔn)多碼率兼容的LDPC編碼器進(jìn)行詳細(xì)說(shuō)明。

如圖1所示，是本發(fā)明提供的一種基于DVB-S2標(biāo)準(zhǔn)多碼率兼容的LDPC編碼器外部接口示意圖，其輸入接口包括碼率、幀同步信息、時(shí)鐘、復(fù)位和輸入數(shù)據(jù)；其輸出接口包括編碼數(shù)據(jù)。所述的時(shí)鐘用于驅(qū)動(dòng)本發(fā)明編碼器中設(shè)置的各單元保持同步工作，復(fù)位用于在校驗(yàn)比特更新單元運(yùn)行之初，對(duì)電路中的寄存器附上初始值，將控制信號(hào)生成單元賦予初始運(yùn)行狀態(tài)。

如圖2所示，是本發(fā)明提供的一種基于DVB-S2標(biāo)準(zhǔn)多碼率兼容的LDPC編碼器內(nèi)部結(jié)構(gòu)示意圖。下面結(jié)合圖2對(duì)整個(gè)基于DVB-S2標(biāo)準(zhǔn)多碼率兼容的LDPC編碼器的結(jié)構(gòu)進(jìn)行詳細(xì)的描述。所述的LDPC編碼器按照功能劃分為左右兩大部分，如圖2所示，包括控制信號(hào)生成單元和校驗(yàn)比特更新單元，左半部分用于產(chǎn)生編碼器運(yùn)轉(zhuǎn)的各種控制信號(hào)和讀寫(xiě)地址信息；右半部分用于進(jìn)行編碼的校驗(yàn)位比特運(yùn)算。

所述控制信號(hào)生成單元的具體功能包括：根據(jù)設(shè)定的編碼碼率和編碼起始標(biāo)識(shí)信號(hào)產(chǎn)生用于整個(gè)編碼器運(yùn)轉(zhuǎn)的狀態(tài)控制信號(hào)、每一輸入的待編碼信息比特對(duì)應(yīng)于DVB-S2標(biāo)準(zhǔn)所提供的地址表中對(duì)應(yīng)行的若干地址和該編碼碼率對(duì)應(yīng)的控制標(biāo)識(shí)信號(hào)，這兩類信號(hào)是通過(guò)控制信號(hào)生成單元內(nèi)部的編碼狀態(tài)生成單元、地址及控制標(biāo)識(shí)生成單元和延時(shí)單元來(lái)合作生成的。

基于上述結(jié)構(gòu)的LDPC編碼器，如圖2所示，所述的編碼狀態(tài)生成單元的功能包括：根據(jù)外部輸入的編碼起始標(biāo)識(shí)信號(hào)、輸入時(shí)鐘和復(fù)位信號(hào)產(chǎn)生一個(gè)全局的工作狀態(tài)信號(hào)，所述的工作狀態(tài)包括編碼碼字中標(biāo)識(shí)符填充狀態(tài)、編碼狀態(tài)、空閑態(tài)等，用于指示編碼器其他單元的工作狀態(tài)。由于編碼后的碼字是按照各個(gè)協(xié)議的幀格式組織起來(lái)的，有可能需要在編碼完成后的幀格式中的特定位置(一般是開(kāi)頭或結(jié)尾)加上一些特定的幀的信息，比如用于無(wú)線傳輸后的地面接收機(jī)跟蹤的特定字符串，或者一些幀的長(zhǎng)度、格式信息等。在編碼器送入的數(shù)據(jù)幀格式中已經(jīng)預(yù)留了填充信息比特位，而設(shè)置一個(gè)標(biāo)識(shí)符填充狀態(tài)用來(lái)在編碼之前填充上述信息。

所述的地址及控制標(biāo)識(shí)生成單元的功能包括：通過(guò)設(shè)定的編碼碼率、輸入的工作狀態(tài)信號(hào)、時(shí)鐘和復(fù)位信號(hào)產(chǎn)生校驗(yàn)比特更新單元需要的讀地址、寫(xiě)地址和該編碼碼率對(duì)應(yīng)的控制標(biāo)識(shí)信號(hào)，所述的控制標(biāo)識(shí)信號(hào)可包括：校驗(yàn)比特輸出標(biāo)識(shí)、CT_1標(biāo)識(shí)、CT_2標(biāo)識(shí)，這些控制標(biāo)識(shí)信號(hào)用來(lái)控制校驗(yàn)比特更新單元的工作狀態(tài)。

所述的延時(shí)單元：用來(lái)協(xié)調(diào)各單元之間狀態(tài)信號(hào)傳遞的時(shí)延不同的問(wèn)題。

所述的校驗(yàn)比特更新單元的功能是運(yùn)算并更新數(shù)據(jù)幀的校驗(yàn)比特位，其通過(guò)控制信號(hào)生成單元產(chǎn)生的狀態(tài)控制信號(hào)、不同碼率對(duì)應(yīng)的控制標(biāo)識(shí)信號(hào)以及讀寫(xiě)地址，完成對(duì)輸入數(shù)據(jù)進(jìn)行不同碼率條件下的編碼運(yùn)算，即完成待編碼信息比特與其對(duì)應(yīng)的若干地址中讀取的校驗(yàn)比特進(jìn)行模二加運(yùn)算，并將運(yùn)算結(jié)果寫(xiě)入原地址的運(yùn)算。獨(dú)立的運(yùn)算模塊能夠更方便的實(shí)現(xiàn)不同碼率編碼的兼容設(shè)計(jì)。

如圖2所示，編碼狀態(tài)生成單元接收到上級(jí)單元提供的幀同步信號(hào)，在時(shí)鐘的作用下產(chǎn)生對(duì)應(yīng)的工作狀態(tài)信號(hào)，該幀同步信號(hào)包含編碼起始標(biāo)識(shí)。

所述的工作狀態(tài)信號(hào)有三種，包括：空閑態(tài)、編碼態(tài)和故障態(tài)。當(dāng)編碼器上電運(yùn)行時(shí)，此時(shí)如果未收到上級(jí)單元提供的幀同步信號(hào)或者收到上級(jí)單元提供的幀同步信號(hào)但是沒(méi)有開(kāi)始編碼時(shí)，工作狀態(tài)信號(hào)輸出為空閑態(tài)；當(dāng)編碼器開(kāi)始進(jìn)行編碼工作時(shí)，工作狀態(tài)信號(hào)輸出為編碼態(tài)；其余不符合上述兩種情況的工作狀態(tài)為故障態(tài)，當(dāng)編碼器處于故障態(tài)時(shí)，其工作狀態(tài)信號(hào)自動(dòng)跳轉(zhuǎn)到空閑態(tài)?？臻e態(tài)用于指示編碼器中的各單元恢復(fù)至初始狀態(tài)，編碼態(tài)用于指示編碼器中的各單元啟動(dòng)編碼過(guò)程，開(kāi)始進(jìn)行編碼操作。

編碼狀態(tài)生成單元產(chǎn)生的工作狀態(tài)信號(hào)分別發(fā)送給延時(shí)單元和地址及控制標(biāo)識(shí)生成單元。延時(shí)單元將收到的工作狀態(tài)信號(hào)延時(shí)處理后再發(fā)送給校驗(yàn)比特更新單元。由于CT_1標(biāo)識(shí)、CT_2標(biāo)識(shí)等信號(hào)是在工作狀態(tài)信號(hào)的作用下生成的，即在工作狀態(tài)信號(hào)之后產(chǎn)生的，但是對(duì)于校驗(yàn)比特運(yùn)算單元而言，需要這些信號(hào)同時(shí)輸入才能實(shí)現(xiàn)正常的運(yùn)轉(zhuǎn)，因此需要利用延時(shí)單元對(duì)工作狀態(tài)信號(hào)進(jìn)行延時(shí)輸出。所述的工作狀態(tài)信號(hào)用于指示地址及控制標(biāo)識(shí)生成單元、校驗(yàn)比特更新單元的工作狀態(tài)。

地址及控制標(biāo)識(shí)生成單元接收編碼器外部設(shè)定的編碼碼率和編碼狀態(tài)生成單元產(chǎn)生的工作狀態(tài)信號(hào)，在時(shí)鐘的作用下，能夠產(chǎn)生4種碼率對(duì)應(yīng)的讀地址、寫(xiě)地址、校驗(yàn)比特輸出標(biāo)識(shí)、CT_1標(biāo)識(shí)、CT_2標(biāo)識(shí)。

在DVB-S2標(biāo)準(zhǔn)提供的LDPC編碼算法中，每個(gè)輸入的待編碼信息比特要與DVB-S2標(biāo)準(zhǔn)中提供的地址表中對(duì)應(yīng)行的若干地址進(jìn)行模2加運(yùn)算，且運(yùn)算后的數(shù)據(jù)要存儲(chǔ)回原地址。該地址表中數(shù)據(jù)表示的是該碼率下LDPC的編碼幀校驗(yàn)區(qū)域中校驗(yàn)比特位的位置。因?yàn)?，編碼幀在校驗(yàn)比特更新單元運(yùn)算過(guò)程中是存儲(chǔ)在對(duì)應(yīng)于該碼率校驗(yàn)區(qū)域長(zhǎng)度的若干塊RAM存儲(chǔ)單元中，所以在對(duì)于每個(gè)輸入的待編碼信息比特，地址及控制標(biāo)識(shí)生成單元都要產(chǎn)生該碼率條件下，DVB-S2標(biāo)準(zhǔn)中提供的地址表中對(duì)應(yīng)行的若干地址。

所述的讀地址表示的在設(shè)定的編碼碼率下，每個(gè)輸入的待編碼信息比特對(duì)應(yīng)于DVB-S2標(biāo)準(zhǔn)提供的地址表中對(duì)應(yīng)行的若干地址，用于將存儲(chǔ)在校驗(yàn)比特更新單元中的RAM存儲(chǔ)單元中的相關(guān)的校驗(yàn)比特位讀出。

所述的讀地址以延時(shí)幾個(gè)時(shí)鐘周期后輸出的數(shù)據(jù)，作為每個(gè)輸入的待編碼信息比特的寫(xiě)地址，用于將每個(gè)輸入的待編碼信息比特與對(duì)應(yīng)讀地址中的校驗(yàn)比特進(jìn)行模2運(yùn)算后的結(jié)果寫(xiě)回RAM存儲(chǔ)單元中校驗(yàn)比特運(yùn)算前的地址。

所述的校驗(yàn)比特輸出標(biāo)識(shí)表示編碼幀中輸入的待編碼信息比特結(jié)束后所顯示的編碼幀校驗(yàn)區(qū)域開(kāi)始的位置，也就是編碼幀中第一個(gè)校驗(yàn)比特存儲(chǔ)的位置。校驗(yàn)比特輸出標(biāo)識(shí)用于指示校驗(yàn)比特更新單元開(kāi)始執(zhí)行校驗(yàn)比特的輸出。相同編碼幀長(zhǎng)度，不同碼率的編碼情況下，校驗(yàn)比特輸出標(biāo)識(shí)的位置不同。

在DVB-S2標(biāo)準(zhǔn)提供的地址表中，每個(gè)輸入的待編碼信息比特對(duì)應(yīng)行的若干地址個(gè)數(shù)不同。分為兩種情況：一種情況為對(duì)應(yīng)行的地址個(gè)數(shù)大于等于8；另一種情況是對(duì)應(yīng)行的地址個(gè)數(shù)等于3。

所述的CT_1標(biāo)識(shí)是在某種設(shè)定的編碼碼率下，每個(gè)輸入的待編碼信息比特對(duì)應(yīng)于DVB-S2標(biāo)準(zhǔn)所提供的地址表中對(duì)應(yīng)行的地址個(gè)數(shù)大于等于8的行結(jié)束標(biāo)識(shí)，用于指示校驗(yàn)比特更新單元運(yùn)算。

所述的CT_2標(biāo)識(shí)是在某種設(shè)定的編碼碼率下，每個(gè)輸入的待編碼信息比特對(duì)應(yīng)于DVB-S2標(biāo)準(zhǔn)所提供的地址表中對(duì)應(yīng)行的地址個(gè)數(shù)等于3的行結(jié)束標(biāo)識(shí)，用于指示校驗(yàn)比特更新單元運(yùn)算。

實(shí)施例一

基于上述結(jié)構(gòu)的LDPC編碼器，在本實(shí)施例中，以碼長(zhǎng)64800，碼率1/2、3/5、2/3、3/4的4種DVB-S2標(biāo)準(zhǔn)LDPC碼，結(jié)合圖3詳細(xì)描述地址及控制標(biāo)識(shí)生成單元的具體結(jié)構(gòu)及工作過(guò)程。所述的地址及控制標(biāo)識(shí)生成單元包括：寄存器、行地址累加器、種子地址ROM單元、地址生成器、緩存器。

4種碼率對(duì)應(yīng)的DVB-S2標(biāo)準(zhǔn)LDPC碼在ETSI中給出了對(duì)應(yīng)的地址表，通過(guò)這些地址表和簡(jiǎn)單的累加運(yùn)算能夠生成整個(gè)編碼需要的地址，我們稱這些地址表為種子地址表。如圖3所示，4種碼率對(duì)應(yīng)的種子地址表依次存儲(chǔ)在地址及控制標(biāo)識(shí)生成單元的一個(gè)種子地址ROM單元中，4種碼率對(duì)應(yīng)的種子地址表在ROM存儲(chǔ)器中的初始地址存儲(chǔ)在寄存器中。

當(dāng)?shù)刂芳翱刂茦?biāo)識(shí)生成單元輸入的工作狀態(tài)信號(hào)為空閑態(tài)時(shí)，其不工作；當(dāng)?shù)刂芳翱刂茦?biāo)識(shí)生成單元輸入的工作狀態(tài)信號(hào)為編碼態(tài)時(shí)，外部設(shè)置的碼率信息發(fā)送給4種碼率至寄存器和行地址累加器。寄存器選擇碼率信息對(duì)應(yīng)的種子地址表初始地址發(fā)送到行地址累加器。行地址累加器通過(guò)累加碼率信息所對(duì)應(yīng)的種子地址表初始地址后產(chǎn)生種子地址ROM單元需要的行地址和行跳轉(zhuǎn)標(biāo)識(shí)。行跳轉(zhuǎn)標(biāo)識(shí)由行地址累加器根據(jù)DVB-S2標(biāo)準(zhǔn)提供的LDPC編碼算法產(chǎn)生。

種子地址ROM單元的列數(shù)設(shè)定為13，這是2/3碼率LDPC碼的種子地址表的地址行中地址的個(gè)數(shù)，也是4種碼率中地址行中地址最多的個(gè)數(shù)。設(shè)定為13能夠兼容其他幾種碼率的LDPC碼的種子地址表。

所述的地址生成器接收到種子地址ROM單元輸出的種子地址表和行跳轉(zhuǎn)標(biāo)識(shí)，通過(guò)DVB-S2標(biāo)準(zhǔn)提供的LDPC編碼算法生成對(duì)應(yīng)每個(gè)輸入待編碼信息比特的讀地址，并將讀地址分別輸入緩存器和校驗(yàn)比特更新單元。在讀地址輸入緩存器后，需延遲幾個(gè)時(shí)鐘后輸出為寫(xiě)地址至校驗(yàn)比特更新單元。

在地址及控制標(biāo)識(shí)生成單元接收外部發(fā)送的碼率信息過(guò)程中，行地址累加器產(chǎn)生行地址累加計(jì)數(shù)，并根據(jù)行地址累加計(jì)數(shù)產(chǎn)生對(duì)應(yīng)碼率的校驗(yàn)比特輸出標(biāo)識(shí)、CT_1標(biāo)識(shí)、CT_2標(biāo)識(shí)。

基于上述結(jié)構(gòu)的LDPC編碼器，在本實(shí)施例中，以碼長(zhǎng)64800，碼率1/2的DVB-S2標(biāo)準(zhǔn)LDPC碼，結(jié)合圖4詳細(xì)描述校驗(yàn)比特更新單元的具體結(jié)構(gòu)及工作過(guò)程。如圖4所示，所述的校驗(yàn)比特更新單元由若干列RAM存儲(chǔ)單元、RAM塊讀寫(xiě)使能控制單元、模2加和累加運(yùn)算單元和輸出判斷單元組成。

其中，RAM存儲(chǔ)單元的個(gè)數(shù)設(shè)定為13(圖4中示出的個(gè)數(shù)為8個(gè))，這是4種碼率中地址行中地址最多的個(gè)數(shù)。RAM存儲(chǔ)單元設(shè)定為13可以兼容其他幾種碼率的LDPC碼的校驗(yàn)比特更新運(yùn)算。RAM塊讀寫(xiě)使能控制單元接收碼率信息、待編碼信息比特及其對(duì)應(yīng)的讀地址、寫(xiě)地址、CT_1標(biāo)識(shí)、CT_2標(biāo)識(shí)；用來(lái)控制選定碼率下參與校驗(yàn)比特更新運(yùn)算的RAM存儲(chǔ)單元的讀寫(xiě)使能。當(dāng)校驗(yàn)比特更新單元輸入的工作狀態(tài)信號(hào)為空閑態(tài)時(shí)，校驗(yàn)比特更新單元不工作；當(dāng)校驗(yàn)比特更新單元輸入的工作狀態(tài)信號(hào)為編碼態(tài)時(shí)，外部設(shè)定的1/2碼率發(fā)送給RAM塊讀寫(xiě)使能控制單元，此時(shí)RAM塊讀寫(xiě)使能控制單元根據(jù)碼率信息選擇相應(yīng)的參與校驗(yàn)比特更新運(yùn)算的8個(gè)RAM存儲(chǔ)單元。所述的輸出判斷單元根據(jù)前級(jí)提供的校驗(yàn)比特輸出標(biāo)識(shí)判斷輸出的數(shù)據(jù)是待編碼信息比特或者更新后的校驗(yàn)比特。

所述的模2加和累加運(yùn)算單元根據(jù)DVB-S2標(biāo)準(zhǔn)提供的LDPC編碼算法，在所有參與運(yùn)算的RAM存儲(chǔ)單元結(jié)束運(yùn)算后，將所有RAM存儲(chǔ)單元中的校驗(yàn)比特按地址順序進(jìn)行模2加運(yùn)算和累加運(yùn)算，并將運(yùn)算結(jié)果輸出至輸出判斷單元。

在校驗(yàn)比特更新單元收到地址及控制標(biāo)識(shí)生成單元產(chǎn)生的校驗(yàn)比特輸出標(biāo)識(shí)前，每個(gè)待編碼的信息比特輸入校驗(yàn)比特更新單元，同時(shí)將地址及控制標(biāo)識(shí)生成單元產(chǎn)生的讀地址、寫(xiě)地址、CT_1標(biāo)識(shí)、CT_2標(biāo)識(shí)也輸入到校驗(yàn)比特更新單元，此時(shí)RAM塊讀寫(xiě)使能控制單元通過(guò)CT_1標(biāo)識(shí)和CT_2標(biāo)識(shí)控制，將輸入的待編碼信息比特與其對(duì)應(yīng)的讀地址讀取的RAM存儲(chǔ)單元中的校驗(yàn)比特進(jìn)行異或運(yùn)算，然后將運(yùn)算得到的結(jié)果再存回輸入的寫(xiě)地址所對(duì)應(yīng)的RAM存儲(chǔ)單元，同時(shí)輸出判斷單元將輸入的待編碼信息比特直接輸出。

當(dāng)校驗(yàn)比特更新單元收到地址及控制標(biāo)識(shí)生成單元產(chǎn)生的校驗(yàn)比特輸出標(biāo)識(shí)時(shí)，模2加和累加運(yùn)算單元將各參與校驗(yàn)比特更新運(yùn)算的RAM存儲(chǔ)單元中的數(shù)據(jù)按地址順序進(jìn)行模2加運(yùn)算和累加運(yùn)算。同時(shí)，輸出判斷單元根據(jù)前級(jí)提供的校驗(yàn)比特輸出標(biāo)識(shí)，將從模2加和累加運(yùn)算單元接收到的運(yùn)算結(jié)果依次輸出，直到一幀編碼幀輸出完畢，工作狀態(tài)信號(hào)改變后，再重復(fù)上述編碼操作過(guò)程。

總之，所述的LDPC編碼器以不同碼率的LDPC碼種子地址按順序存儲(chǔ)在同一個(gè)ROM單元中，共用一個(gè)運(yùn)算單元，通過(guò)結(jié)構(gòu)設(shè)計(jì)實(shí)現(xiàn)輸入不同參數(shù)，進(jìn)行不同的碼率的編碼。這樣一種通用的結(jié)構(gòu)能夠繼續(xù)擴(kuò)展到更多種碼率的編碼器的實(shí)現(xiàn)，如：可以實(shí)現(xiàn)DVB-S2中的11種碼率LDPC碼的兼容，而僅僅需要增加少量的ROM資源來(lái)存儲(chǔ)新增的碼率的LDPC碼種子地址，運(yùn)算單元不需要修改，具有很好的擴(kuò)展性。

最后所應(yīng)說(shuō)明的是，以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案而非限制。盡管參照實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，都不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。