相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求于2015年10月21日提交的韓國(guó)專利申請(qǐng)10-2015-0146933的優(yōu)先權(quán)，其公開通過引用全部并入本文。

本發(fā)明構(gòu)思的某些實(shí)施方案涉及具有偏斜校正(deskew)功能的時(shí)鐘生成電路。本發(fā)明構(gòu)思的其他實(shí)施例涉及諸如片上系統(tǒng)(soc)、存儲(chǔ)器裝置、或處理器的包括具有偏斜校正功能的時(shí)鐘生成電路的半導(dǎo)體集成電路(ic)裝置。

背景技術(shù)：

諸如soc、處理器或存儲(chǔ)器裝置的半導(dǎo)體ic通常需要一個(gè)或多個(gè)時(shí)鐘信號(hào)。時(shí)鐘分頻器可被用來劃分輸入時(shí)鐘信號(hào)的頻率，以生成具有期望頻率的時(shí)鐘信號(hào)。

不幸的是，時(shí)鐘信號(hào)的分頻可能會(huì)引入偏斜(skew)。偏斜可以被理解為期望的時(shí)鐘信號(hào)的到達(dá)時(shí)間(例如，時(shí)鐘轉(zhuǎn)變、時(shí)鐘上升沿、時(shí)鐘下降沿等)和實(shí)際的時(shí)鐘信號(hào)的到達(dá)時(shí)間之間的差。時(shí)鐘分頻器通常的特點(diǎn)是大潛伏期和差抖動(dòng)特性。因此，通常需要偏斜校正電路通過消除或降低時(shí)鐘信號(hào)的偏移來改善抖動(dòng)特性。因此，典型的，與時(shí)鐘分頻器一起提供偏斜校正電路。不幸的是，偏斜校正時(shí)鐘信號(hào)上升和下降沿兩者所必需的電路目前需要大量的構(gòu)成元素(例如，觸發(fā)器)，并在其設(shè)計(jì)和操作上高度復(fù)雜。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例，提供了一種時(shí)鐘生成電路，包括：時(shí)鐘選通電路，被配置為響應(yīng)于輸入時(shí)鐘信號(hào)接收第一波形信號(hào)，并生成第一輸出信號(hào)；觸發(fā)器，被配置為接收輸入時(shí)鐘信號(hào)和第二波形信號(hào)并生成第二輸出信號(hào)；以及或電路，被配置為對(duì)第一輸出信號(hào)和第二輸出信號(hào)執(zhí)行或操作，以生成周期是輸入時(shí)鐘信號(hào)周期的n倍的輸出時(shí)鐘信號(hào)，其中“n”是正實(shí)數(shù)。

根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例，提供了一種半導(dǎo)體集成電路裝置，包括：時(shí)鐘生成電路，被配置為接收輸入時(shí)鐘信號(hào)，并生成周期是輸入時(shí)鐘信號(hào)周期的n倍并具有上升沿和下降沿中的至少一個(gè)的偏斜被降低的輸出時(shí)鐘信號(hào)，其中n是正實(shí)數(shù)；以及邏輯電路，被配置為接收輸出時(shí)鐘信號(hào)，其中時(shí)鐘生成電路包括：時(shí)鐘選通電路，被配置為響應(yīng)于輸入時(shí)鐘信號(hào)接收第一波形信號(hào)，并生成第一輸出信號(hào)；第一觸發(fā)器，被配置為響應(yīng)于輸入時(shí)鐘信號(hào)延遲第二波形信號(hào)以生成第二輸出信號(hào)；以及或電路，被配置為對(duì)第一輸出信號(hào)和第二輸出信號(hào)執(zhí)行或操作以生成輸出時(shí)鐘信號(hào)。

根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例，提供了一種時(shí)鐘生成電路，包括：波形生成器，被配置為生成周期是輸入時(shí)鐘信號(hào)周期的n倍的第一波形信號(hào)和第二波形信號(hào)，其中n是正實(shí)數(shù)；時(shí)鐘選通電路，被配置為基于輸入時(shí)鐘信號(hào)選通第一波形信號(hào)，以生成第一輸出信號(hào)；觸發(fā)器，被配置為接收輸入時(shí)鐘信號(hào)和第二波形信號(hào)，并生成第二輸出信號(hào)；以及或電路，被配置為對(duì)第一輸出信號(hào)和第二輸出信號(hào)執(zhí)行或操作以生成輸出時(shí)鐘信號(hào)。

根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例，提供了一種時(shí)鐘生成電路，包括：波形生成器，被配置為從輸入時(shí)鐘信號(hào)生成第一波形信號(hào)和第二波形信號(hào)；緩沖器，被配置為接收輸入時(shí)鐘信號(hào)，并生成緩沖的輸入時(shí)鐘信號(hào)；時(shí)鐘選通電路，被配置為接收第一波形信號(hào)，響應(yīng)于緩沖的輸入時(shí)鐘信號(hào)選通第一波形信號(hào)，并生成第一輸出信號(hào)；觸發(fā)器，被配置為接收緩沖的輸入時(shí)鐘信號(hào)和第二波形信號(hào)，并生成第二輸出信號(hào)；以及或電路，被配置為對(duì)第一輸出信號(hào)和第二輸出信號(hào)執(zhí)行或操作以生成輸出時(shí)鐘信號(hào)。

附圖說明

通過參考附圖描述詳細(xì)的示例性實(shí)施例，本發(fā)明構(gòu)思的上述和其他特征和優(yōu)點(diǎn)將變得更加明顯，其中：

圖1是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的時(shí)鐘生成電路的電路圖；

圖2是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在圖1中所示的時(shí)鐘選通電路的電路圖；

圖3是根據(jù)本發(fā)明構(gòu)思的其它實(shí)施例的時(shí)鐘生成電路的電路圖；

圖4是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在圖3中所示的時(shí)鐘生成電路的信號(hào)的波形時(shí)序圖；

圖5是根據(jù)本發(fā)明構(gòu)思的其他實(shí)施例的在圖3中所示的時(shí)鐘生成電路的信號(hào)的波形時(shí)序圖；

圖6是根據(jù)本發(fā)明構(gòu)思的其它實(shí)施例的時(shí)鐘生成電路的電路圖；

圖7是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在圖6中所示的時(shí)鐘生成電路的信號(hào)的波形時(shí)序圖；

圖8是圖6中所示的時(shí)鐘生成電路的變形例的電路圖；

圖9是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在圖8中所示的時(shí)鐘生成電路的信號(hào)的波形時(shí)序圖；

圖10是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的包括時(shí)鐘生成電路的半導(dǎo)體集成電路(ic)器件的框圖；

圖11是包括本發(fā)明構(gòu)思的其他實(shí)施例的包括時(shí)鐘生成電路的半導(dǎo)體ic裝置的框圖；以及

圖12是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的包括soc的電子系統(tǒng)400的框圖。

具體實(shí)施方式

現(xiàn)在將參照附圖描述本發(fā)明構(gòu)思的一些額外的細(xì)節(jié)。本發(fā)明構(gòu)思可能體現(xiàn)為許多不同形式，但是不應(yīng)被解釋為僅限于所示實(shí)施例。相反，提供這些實(shí)施例使得本公開將是徹底的和完整的，并且將充分地傳達(dá)本發(fā)明構(gòu)思的范圍給本領(lǐng)域技術(shù)人員的技術(shù)人員。在整個(gè)書面說明和附圖中，相同的參考數(shù)字和標(biāo)記用于表示相同或相似的元件。

應(yīng)當(dāng)理解，當(dāng)元件被稱為“連接”或“耦合”到另一元件時(shí)，它可以直接連接或耦合到另一元件或者可以存在中間元件。相反，當(dāng)元件被稱為被“直接連接”或“直接耦合”到另一元件時(shí)，不存在中間元件。如本文中所使用的，術(shù)語“和/或”包括一個(gè)或多個(gè)相關(guān)所列的項(xiàng)目的任意和所有組合，并且可以縮寫為“/”。

應(yīng)當(dāng)理解的是，盡管術(shù)語第一、第二等在這里可以用于描述各種元件，但是這些元件不應(yīng)被這些術(shù)語限制。這些術(shù)語僅是用來區(qū)分一個(gè)元件與另一個(gè)。例如，第一信號(hào)可被稱為第二信號(hào)，并且，類似地，第二信號(hào)可以稱為第一信號(hào)，而不脫離本公開的教導(dǎo)。

本文所用的術(shù)語僅用于描述具體實(shí)施方案的目的，并非意在限制本發(fā)明。如本文中所使用的，單數(shù)形式“一”、“一個(gè)”和“該”也意圖包括復(fù)數(shù)形式，除非上下文另外明確指出。還應(yīng)該理解，當(dāng)在本說明書中使用術(shù)語“包括”和/或“包括了”，或“包含”和/或“包含了”時(shí)，指定特征、區(qū)域、整體、步驟、操作、元件和/或組件的存在，但不排除一個(gè)或多個(gè)其它特征、區(qū)域、整數(shù)、步驟、操作、元件、組件和/或其組合的存在或附加。

除非另有定義，本文使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有如本發(fā)明所屬的領(lǐng)域中的普通技術(shù)人員通常所理解的相同的含義。還應(yīng)理解，例如那些在常用字典中定義的術(shù)語，應(yīng)當(dāng)被解釋為具有與它們?cè)谙嚓P(guān)領(lǐng)域和/或本申請(qǐng)的上下文中的含義一致的含義，并且將不會(huì)在被解釋為理想化的或過于正式的意義，除非在此明確定義。

圖1是示出了根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的時(shí)鐘生成電路100a的電路圖。圖2是進(jìn)一步示出了圖1的時(shí)鐘選通電路110的電路圖示例。參照?qǐng)D1和圖2，時(shí)鐘生成電路100a包括時(shí)鐘選通電路110、觸發(fā)器120、以及或電路130。

時(shí)鐘選通電路110接收輸入時(shí)鐘信號(hào)clkin和第一波形信號(hào)ph0并生成第一輸出信號(hào)s1。這里，時(shí)鐘選通電路110可以基于第一波形信號(hào)ph0僅在特定時(shí)間段期間輸出輸入時(shí)鐘信號(hào)clkin作為第一輸出信號(hào)s1，使得輸入時(shí)鐘信號(hào)clkin“被第一波形信號(hào)ph0選通”以生成第一輸出信號(hào)s1。

例如，時(shí)鐘選通電路110可鎖存第一波形信號(hào)ph0并在其中輸入時(shí)鐘信號(hào)clkin的第一邏輯電平(例如，“低”電平)為低的“低周期”對(duì)第一波形信號(hào)ph0和輸入時(shí)鐘信號(hào)clkin執(zhí)行與操作，并還可以在其中輸入時(shí)鐘信號(hào)clkin的第二邏輯電平(例如，“高”電平)為高的“高周期”對(duì)先前鎖存的第一波形信號(hào)ph0和輸入時(shí)鐘信號(hào)clkin執(zhí)行與操作，以生成第一輸出信號(hào)s1。如圖2所示，在一個(gè)例子中時(shí)鐘選通電路110可以使用鎖存器112和與門114實(shí)現(xiàn)。

在此，鎖存器112響應(yīng)于輸入時(shí)鐘信號(hào)clkin鎖存第一波形信號(hào)ph0以輸出鎖存信號(hào)ls。輸入時(shí)鐘信號(hào)clkin輸入到鎖存器112的時(shí)鐘端并且第一波形信號(hào)ph0輸入到輸入端子en。例如，鎖存器112可以在輸入時(shí)鐘信號(hào)clkin的低電平期間通過并輸出第一波形信號(hào)ph0作為鎖存信號(hào)ls，并且可以在輸入時(shí)鐘信號(hào)clkin的高周期不通過第一波形信號(hào)ph0作為鎖存信號(hào)ls，以保持之前的鎖存信號(hào)ls。換句話說，鎖存器112可以根據(jù)輸入時(shí)鐘信號(hào)clkin的特定邏輯電平使輸入到輸入端en的信號(hào)通過到輸出端q。

在這方面，本領(lǐng)域的技術(shù)人員將明白，指定特定的邏輯電平為“第一”或“第二”，“低”或“高”是任意的，并且可以隨著設(shè)計(jì)而變化。因此，相對(duì)于信號(hào)電平所選擇使用的低/高或第一/第二可能如不同的設(shè)計(jì)目標(biāo)所決定的那樣被容易地反轉(zhuǎn)。

與門114對(duì)從鎖存器112輸出的鎖存信號(hào)ls和輸入時(shí)鐘信號(hào)clkin執(zhí)行與操作。因此，在圖2中所示的時(shí)鐘選通電路110可以基于(或響應(yīng)于)通過響應(yīng)于輸入時(shí)鐘信號(hào)clkin鎖存第一波形信號(hào)ph0而獲得的鎖存信號(hào)ls選通所輸入的時(shí)鐘信號(hào)clkin。

在圖1所示的實(shí)施例中，緩沖器140用于生成輸入時(shí)鐘信號(hào)的緩沖版本。緩沖器140在圖1中離散地示出，但可以包括在時(shí)鐘選通電路110或者觸發(fā)器120中。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，在本發(fā)明構(gòu)思的其他實(shí)施例中時(shí)鐘選通電路110可以使用其它另外地或不同地布置的元件不同地實(shí)施。例如，觸發(fā)器可以用來代替鎖存器112。

觸發(fā)器120接收輸入時(shí)鐘信號(hào)clkin(或輸入時(shí)鐘信號(hào)clkin的緩沖版本)和第二波形信號(hào)ph1并生成第二輸出信號(hào)s2。觸發(fā)器120可以是d--q觸發(fā)器，但并不局限于此。第二波形信號(hào)ph1可以與第一波形信號(hào)ph0相同或不同。

或電路130對(duì)第一輸出信號(hào)s1和第二輸出信號(hào)s2執(zhí)行或操作以生成具有是輸入時(shí)鐘信號(hào)clkin的周期n倍的周期的輸出時(shí)鐘信號(hào)clkout，其中“n”是正實(shí)數(shù)。在輸出時(shí)鐘信號(hào)clkout的上升沿和下降沿之中，一個(gè)沿(例如，上升沿)可能不包括偏斜而另一沿(例如，下降沿)包括偏斜。換言之，時(shí)鐘生成電路100a可能會(huì)導(dǎo)致單沿偏斜校正功能，通過其由輸出時(shí)鐘信號(hào)clkout的上升沿或下降沿的任一個(gè)的偏斜被消除或顯著降低。因此，時(shí)鐘生成電路100a消除了通過把輸入時(shí)鐘信號(hào)clkin的頻率除以n獲得的時(shí)鐘信號(hào)的上升沿和下降沿中的至少一個(gè)的偏斜，以生成輸出時(shí)鐘信號(hào)clkout。

圖3是示出根據(jù)本發(fā)明構(gòu)思的其他實(shí)施例的時(shí)鐘生成電路100b的電路圖。參照?qǐng)D1和圖3，相比于在圖1中所示的時(shí)鐘生成電路100a，時(shí)鐘生成電路100b還包括波形生成器150。

波形生成器150可以用于響應(yīng)于施加作為輸入的輸入時(shí)鐘信號(hào)clkin生成第一波形信號(hào)ph0和第二波形信號(hào)ph1作為輸出。例如，波形生成器150可以把輸入時(shí)鐘信號(hào)clkin的頻率以除以n以生成具有比輸入時(shí)鐘信號(hào)clkin的周期長(zhǎng)n倍的周期的第一波形信號(hào)ph0和第二波形信號(hào)ph1。

圖4是進(jìn)一步示出了在圖3的時(shí)鐘生成電路100b中可能存在的各種信號(hào)關(guān)系的波形時(shí)序圖。將參照?qǐng)D3和圖4說明時(shí)鐘生成電路100b的示例性操作，其中假定“n”為4并假定第一波形信號(hào)ph0和第二波形信號(hào)ph1具有相同的波形。因此，第一波形信號(hào)ph0和第二波形信號(hào)ph1具有大約是輸入時(shí)鐘信號(hào)clkin周期的四倍(4x)的周期。另外，假設(shè)在第一波形信號(hào)ph0和第二波形信號(hào)ph1的上升沿和下降沿有偏斜。

時(shí)鐘選通電路110基于第一波形信號(hào)ph0選通輸入時(shí)鐘信號(hào)clkin以生成第一輸出信號(hào)s1。當(dāng)輸入時(shí)鐘信號(hào)clkin為低(即，在第一邏輯電平)時(shí)，時(shí)鐘選通電路110的鎖存器112通過并輸出第一波形信號(hào)ph0作為鎖存信號(hào)ls，并且當(dāng)輸入時(shí)鐘信號(hào)clkin為高(即，在第二邏輯電平)時(shí)，不通過第一波形信號(hào)ph0為鎖存信號(hào)ls，而是保持先前的鎖存信號(hào)ls。因此，當(dāng)輸入時(shí)鐘信號(hào)clkin為低時(shí)，鎖存器112可以輸出高的輸入時(shí)鐘信號(hào)clkin作為鎖存信號(hào)ls，并且當(dāng)輸入時(shí)鐘信號(hào)clkin為高時(shí)，可以保持先前鎖存的高的輸入時(shí)鐘信號(hào)clkin。

時(shí)鐘選通電路110的與門114對(duì)鎖存信號(hào)ls和輸入時(shí)鐘信號(hào)clkin執(zhí)行與操作以輸出第一輸出信號(hào)s1。因此，當(dāng)輸入時(shí)鐘信號(hào)clkin為低時(shí)，與門114可以對(duì)高鎖存信號(hào)ls和低輸入時(shí)鐘信號(hào)clkin執(zhí)行與操作以輸出低的第一輸出信號(hào)s1。而當(dāng)輸入時(shí)鐘信號(hào)clkin為高時(shí)，與門114可對(duì)高鎖存信號(hào)ls和高輸入時(shí)鐘信號(hào)clkin執(zhí)行與操作以輸出高的第一輸出信號(hào)s1。

因此，如在圖4中所示，在輸入時(shí)鐘信號(hào)clkin的兩個(gè)周期(例如，時(shí)間t1至?xí)r間t3)，第一輸出信號(hào)s1具有與該輸入時(shí)鐘信號(hào)clkin類似的波形，并且此后在輸入時(shí)鐘信號(hào)clkin的接下來的兩個(gè)周期(例如，時(shí)間t3到時(shí)間t5)保持為低。然而，不同于第一波形信號(hào)ph0，第一輸出信號(hào)s1具有偏斜消除(skew-eliminated)或偏斜降低(skew-reduced)的波形。

響應(yīng)于輸入時(shí)鐘信號(hào)clkin，觸發(fā)器120接收第二波形信號(hào)ph1并生成第二輸出信號(hào)s2。因此，觸發(fā)器120可以通過對(duì)輸入時(shí)鐘信號(hào)clkin延遲達(dá)第二波形信號(hào)ph1的周期以輸出第二輸出信號(hào)s2。因而，如圖4所示，第二輸出信號(hào)s2滯后第二波形信號(hào)ph1達(dá)輸入時(shí)鐘信號(hào)clkin的周期，并具有與第二波形信號(hào)ph1類似的波形。

或電路130對(duì)第一輸出信號(hào)s1和第二輸出信號(hào)s2執(zhí)行或操作以生成輸出時(shí)鐘信號(hào)clkout。因此，輸出時(shí)鐘信號(hào)clkout可以響應(yīng)于第一輸出信號(hào)s1的上升沿從低轉(zhuǎn)變至高，并響應(yīng)于第二輸出信號(hào)s2的下降沿從高轉(zhuǎn)變至低。因而，輸出時(shí)鐘信號(hào)clkout具有與第一波形信號(hào)ph0和第二波形信號(hào)ph1類似的波形，但周期比輸入時(shí)鐘信號(hào)clkin的周期長(zhǎng)四倍(4x)。與第一波形信號(hào)ph0和第二波形信號(hào)ph1相比，輸出時(shí)鐘信號(hào)clkout具有其中上升沿的偏斜被消除或降低的波形。

當(dāng)n是偶數(shù)時(shí)，時(shí)鐘生成電路100b生成的輸出時(shí)鐘信號(hào)clkout具有比輸入時(shí)鐘信號(hào)clkin的周期長(zhǎng)n倍的周期，并且具有相比于輸入時(shí)鐘信號(hào)clkin被消除或被降低了的上升沿的偏斜。(參照，例如，在圖4中示出的實(shí)施例)。但是，在本發(fā)明構(gòu)思的其他實(shí)施例中，輸出時(shí)鐘信號(hào)clkout中的下降沿的偏斜可以被消除或降低。例如，當(dāng)修改時(shí)鐘生成電路100b使得時(shí)鐘選通電路110響應(yīng)高的時(shí)鐘信號(hào)時(shí)，輸出時(shí)鐘信號(hào)clkout的下降沿的偏斜被消除或被降低。

在上述實(shí)施例中，獲得了其中上升沿的偏斜被消除或降低的輸出時(shí)鐘信號(hào)clkout。因此，輸出時(shí)鐘信號(hào)clkout展示了改進(jìn)的抖動(dòng)特性。

根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例，偏斜校正上升沿或下降沿任一個(gè)的時(shí)鐘生成電路需要相對(duì)較小數(shù)量的元件，并因此具有相比傳統(tǒng)的時(shí)鐘生成電路較低的復(fù)雜度。在本發(fā)明構(gòu)思的其他實(shí)施例中，時(shí)鐘生成電路可以偏斜糾正上升沿和下降沿兩者。

圖5是進(jìn)一步示出了在圖3的時(shí)鐘生成電路100b中可能存在的各種信號(hào)關(guān)系的另一個(gè)波形時(shí)序圖。將參照?qǐng)D3和圖5描述時(shí)鐘生成電路100b的操作。在圖5中示出的實(shí)施例中，假設(shè)n是3并且第一波形信號(hào)ph0和第二波形信號(hào)ph1具有不同的波形。

波形生成器150可用于生成在兩個(gè)連續(xù)的周期(例如，時(shí)間t0到時(shí)間t2)為高，然后在單個(gè)的下一個(gè)周期(例如，時(shí)間t2到時(shí)間t3)為低的第一波形信號(hào)ph0，從而生成周期是輸入時(shí)鐘信號(hào)clkin的周期的三倍(3x)的第一波形信號(hào)ph0。波形生成器150也可以用于生成在單個(gè)周期(例如，時(shí)間t0到時(shí)間t1)為高并在接著兩個(gè)連續(xù)的周期(例如，時(shí)間t2到時(shí)間t4)為低的第二波形信號(hào)，由此生成具有周期是輸入時(shí)鐘信號(hào)clkin周期的三倍(3x)的第二波形信號(hào)ph1。在上述中，各個(gè)單個(gè)的“周期”(例如，時(shí)間t1至?xí)r間t2等)由輸入時(shí)鐘clkin的周期來定義。

因此，在圖5所示的例子中，雖然第一波形信號(hào)ph0和第二波形信號(hào)ph1中的每一個(gè)的周期是輸入時(shí)鐘信號(hào)clkin周期中的大約三倍(3x)，但第一波形信號(hào)ph0和第二波形信號(hào)ph1中的每一個(gè)具有不同的占空比。和以前一樣，第一波形信號(hào)ph0和第二波形信號(hào)ph1的沿具有偏斜。

時(shí)鐘選通電路110基于第一波形信號(hào)ph0選通輸入時(shí)鐘信號(hào)clkin以生成第一輸出信號(hào)s1。時(shí)鐘選通電路110的鎖存器112當(dāng)輸入時(shí)鐘信號(hào)clkin為低時(shí)，通過和輸出第一波形信號(hào)ph0作為鎖存信號(hào)ls，并且當(dāng)輸入時(shí)鐘信號(hào)clkin為高時(shí)，不通過第一波形信號(hào)ph0作為鎖存信號(hào)ls，而是維持先前的鎖存信號(hào)ls。相應(yīng)地，當(dāng)輸入時(shí)鐘信號(hào)clkin為低時(shí)，鎖存器112將輸出高的輸入時(shí)鐘信號(hào)clkin作為鎖存信號(hào)ls，但當(dāng)輸入時(shí)鐘信號(hào)clkin為高時(shí)，將保持先前已鎖存的高的輸入時(shí)鐘信號(hào)clkin。

時(shí)鐘選通電路110的與門114對(duì)鎖存信號(hào)ls和輸入時(shí)鐘信號(hào)clkin執(zhí)行與操作以輸出第一輸出信號(hào)s1。因此，當(dāng)輸入時(shí)鐘信號(hào)clkin為低時(shí)，與門114可對(duì)高的鎖存信號(hào)ls和低的輸入時(shí)鐘信號(hào)clkin執(zhí)行與操作以輸出低的第一輸出信號(hào)s1。而當(dāng)輸入時(shí)鐘信號(hào)clkin為高時(shí)，與門114可對(duì)高鎖存信號(hào)ls和高輸入時(shí)鐘信號(hào)clkin執(zhí)行與操作以輸出高的第一輸出信號(hào)s1。

因此，如在圖5中所示，第一輸出信號(hào)s1具有在輸入時(shí)鐘信號(hào)clkin的兩個(gè)周期(例如，時(shí)間t1至?xí)r間t3)與輸入時(shí)鐘信號(hào)clkin類似的波形并在下一個(gè)周期保持為低(例如，時(shí)間t3到時(shí)間t4)。然而，不同于第一波形信號(hào)ph0，第一輸出信號(hào)s1具有偏斜消除或偏斜降低的波形。

觸發(fā)器120響應(yīng)于輸入時(shí)鐘信號(hào)clkin接收第二波形信號(hào)ph1并生成第二輸出信號(hào)s2。因此，觸發(fā)器120可以延遲第二波形信號(hào)ph1達(dá)輸入時(shí)鐘信號(hào)clkin的周期以輸出第二輸出信號(hào)s2。因此，如圖5所示，第二輸出信號(hào)s2滯后第二波形信號(hào)ph1達(dá)輸入時(shí)鐘信號(hào)clkin的周期，并具有與第二波形信號(hào)ph1類似的波形。

或電路130對(duì)第一輸出信號(hào)s1和第二輸出信號(hào)s2執(zhí)行或操以生成輸出時(shí)鐘信號(hào)clkout。因此，輸出時(shí)鐘信號(hào)clkout可以響應(yīng)于第一輸出信號(hào)s1的上升沿從低轉(zhuǎn)變到高，并響應(yīng)于第一輸出信號(hào)s1的下降沿從高轉(zhuǎn)變到低。因此，輸出時(shí)鐘信號(hào)clkout的周期比輸入時(shí)鐘信號(hào)clkin的周期長(zhǎng)三倍(3x)。輸出時(shí)鐘信號(hào)clkout具有其中上升沿和下降沿兩者的偏斜都消除或降低的波形。

當(dāng)n是奇數(shù)時(shí)，時(shí)鐘生成電路100b生成周期比輸入時(shí)鐘信號(hào)clkin的周期長(zhǎng)n倍、并具有相比于輸入時(shí)鐘信號(hào)clkin上升沿和下降沿兩者的偏斜都消除或降低的輸出時(shí)鐘信號(hào)clkout(參見，例如，在圖5所示的實(shí)施例)。

圖6是示出了根據(jù)本發(fā)明構(gòu)思的其它實(shí)施例的時(shí)鐘生成電路100c的電路圖。由于時(shí)鐘生成電路100c是類似于圖1中所示的時(shí)鐘生成電路100a，描述將集中在時(shí)鐘生成電路100a和100c之間的差異，以避免冗余。

參照?qǐng)D6，提供了觸發(fā)器120的正輸出信號(hào)q作為第二輸出信號(hào)s2，并提供了觸發(fā)器120的負(fù)輸出信號(hào)/q作為第一波形信號(hào)ph0和第二波形信號(hào)ph1。換言之，在圖6中所示的實(shí)施例中，觸發(fā)器120的負(fù)輸出信號(hào)/q被用作第一波形信號(hào)ph0和第二波形信號(hào)ph1，從而消除了對(duì)像圖3中所示的單獨(dú)的波形生成器的需求。

在圖6中所示的時(shí)鐘生成電路100c把輸入的時(shí)鐘信號(hào)clkin的頻率除以二(2)，并消除了偏斜以生成輸出時(shí)鐘信號(hào)clkout。時(shí)鐘生成電路100c使用最小計(jì)數(shù)的構(gòu)成觸發(fā)器。由于時(shí)鐘生成電路100c使用觸發(fā)器120的負(fù)輸出信號(hào)/q作為第一波形信號(hào)ph0和第二波形信號(hào)ph1，所以時(shí)鐘生成電路100c不需要如在圖3中所示的包括在時(shí)鐘生成電路100b的波形生成器150。

圖7是進(jìn)一步示出了在圖6的時(shí)鐘生成電路100c中可能存在的各種信號(hào)關(guān)系的另一個(gè)波形時(shí)序圖。因此，將參照?qǐng)D6和圖7描述時(shí)鐘生成電路100c的操作的額外的細(xì)節(jié)。

在重置周期中，其中，重置信號(hào)reset為低(即，直到在時(shí)間t2重置信號(hào)reset從低變換到)，時(shí)鐘生成電路100c通過并輸出輸入時(shí)鐘信號(hào)clkin作為輸出時(shí)鐘信號(hào)clkout。因此，在重置周期期間輸出時(shí)鐘信號(hào)clkout和輸入時(shí)鐘信號(hào)clkin是相同的。

例如，在重置周期期間，觸發(fā)器120輸出低的正輸出信號(hào)q和高的負(fù)輸出信號(hào)/q。因此，第一波形信號(hào)ph0和第二波形信號(hào)ph1為高。其結(jié)果是，在重置周期期間，時(shí)鐘選通電路110輸出與輸入時(shí)鐘信號(hào)clkin具有相同波形的第一輸出信號(hào)s1。作為觸發(fā)器120的正輸出信號(hào)q的第二輸出信號(hào)s2為低。因此，在重置周期期間，輸出時(shí)鐘信號(hào)clkout與輸入時(shí)鐘信號(hào)clkin具有基本上相同的波形。

當(dāng)重置信號(hào)reset由低轉(zhuǎn)變到高(或釋放)時(shí)，觸發(fā)器120響應(yīng)于輸入時(shí)鐘信號(hào)clkin輸出d輸入信號(hào)(與負(fù)的輸出信號(hào)/q相同)為正輸出信號(hào)q。因此，如圖7所示，正輸出信號(hào)q(即，第二輸出信號(hào)s2)具有隨著輸入時(shí)鐘信號(hào)clkin的每個(gè)周期發(fā)生變化的電平，并且因此具有是輸入時(shí)鐘信號(hào)clkin的周期兩倍(2x)的周期。

第一波形信號(hào)ph0和第二波形信號(hào)ph1是負(fù)輸出信號(hào)/q，并因此具有與正輸出信號(hào)q的相位差(約180度)。因此，如圖7所示，第一波形信號(hào)ph0和第二波形信號(hào)ph1也具有比輸入時(shí)鐘信號(hào)clkin的周期約長(zhǎng)兩倍(2x)的周期，但也可能有偏差。

時(shí)鐘選通電路110響應(yīng)于輸入時(shí)鐘信號(hào)clkin選通第一波形信號(hào)ph0以生成第一輸出信號(hào)s1。時(shí)鐘選通電路110的結(jié)構(gòu)和操作可能與以上參照?qǐng)D1及圖2描述的那些是相同。

如圖7所示，在輸入時(shí)鐘信號(hào)clkin的一個(gè)周期(例如，時(shí)間t2到時(shí)間t3，或時(shí)間t4到時(shí)間t5)期間第一輸出信號(hào)s1具有與輸入時(shí)鐘信號(hào)clkin類似的波形，并在輸入時(shí)鐘信號(hào)clkin的下一個(gè)周期(例如，時(shí)間t3到時(shí)間t4，或時(shí)間t5至?xí)r間t6)期間保持為低。然而，不同于第一波形信號(hào)ph0，第一輸出信號(hào)s1具有偏斜消除或偏斜降低的波形。

或電路130對(duì)第一輸出信號(hào)s1和第二輸出信號(hào)s2執(zhí)行或操作以生成輸出時(shí)鐘信號(hào)clkout。因此，輸出時(shí)鐘信號(hào)clkout可以響應(yīng)于第一輸出信號(hào)s1的上升沿從低轉(zhuǎn)變到高，并響應(yīng)于第二輸出信號(hào)s2的下降沿從高轉(zhuǎn)變到低。因此，輸出時(shí)鐘信號(hào)clkout具有比輸入時(shí)鐘信號(hào)clkin的周期長(zhǎng)兩倍(2x)的周期，并且在輸出時(shí)鐘信號(hào)clkout中，上升沿的偏斜可能消除或降低，但下降沿的偏斜可能沒有消除或降低。

圖8是示出了圖6中所示的時(shí)鐘生成電路100c的變形例的時(shí)鐘生成電路100d的電路圖。圖9是進(jìn)一步示出了在圖1的時(shí)鐘生成電路100b中可能存在的各種信號(hào)關(guān)系的波形時(shí)序圖。將參照?qǐng)D8和圖9描述時(shí)鐘生成電路100d的操作。

相比于圖1的時(shí)鐘生成電路100c，圖8的時(shí)鐘生成電路100d具有額外的時(shí)鐘停止特性。由于在圖8中所示的時(shí)鐘生成電路100d類似于在圖6中所示的時(shí)鐘生成電路100c，所以將集中描述時(shí)鐘生成電路100c和100d之間的差異，以避免冗余。相比于在圖6中所示的時(shí)鐘生成電路100c，在圖8中所示的時(shí)鐘生成電路100d還包括觸發(fā)器211、反相器213和與元件215。

觸發(fā)器211接收時(shí)鐘停止請(qǐng)求信號(hào)clkstop_req并輸出時(shí)鐘停止響應(yīng)信號(hào)clkstop_ack。用這樣的配置，觸發(fā)器211延遲時(shí)鐘停止請(qǐng)求信號(hào)clkstop_req達(dá)一個(gè)時(shí)鐘周期，以輸出時(shí)鐘停止響應(yīng)信號(hào)clkstop_ack。時(shí)鐘停止請(qǐng)求信號(hào)clkstop_req可以從時(shí)鐘生成電路100d之外的處理器或主機(jī)(未示出)接收。時(shí)鐘停止響應(yīng)信號(hào)clkstop_ack是時(shí)鐘停止請(qǐng)求信號(hào)clkstop_req的響應(yīng)并可以通信(或返回)到處理器或主機(jī)。

反相器213反轉(zhuǎn)時(shí)鐘停止請(qǐng)求信號(hào)clkstop_req。與元件215對(duì)反相器213的輸出信號(hào)和觸發(fā)器120的負(fù)輸出信號(hào)/q執(zhí)行與操作以輸出第一波形信號(hào)ph0和第二波形信號(hào)ph1。換句話說，與元件215是基于時(shí)鐘停止請(qǐng)求信號(hào)clkstop_req選擇性地生成第一波形信號(hào)ph0和第二波形信號(hào)ph1的邏輯運(yùn)算元件。

因此，如圖9所示，當(dāng)時(shí)鐘停止請(qǐng)求信號(hào)clkstop_req轉(zhuǎn)變到高時(shí)，第一波形信號(hào)ph0和第二波形信號(hào)ph1轉(zhuǎn)變到低，因此，不會(huì)生成輸出時(shí)鐘信號(hào)clkout。當(dāng)時(shí)鐘停止請(qǐng)求信號(hào)clkstop_req轉(zhuǎn)變到高時(shí)，反相器213的輸出信號(hào)轉(zhuǎn)變到低電平而不論觸發(fā)器120的負(fù)輸出信號(hào)/q。因此，第一波形信號(hào)ph0和第二波形信號(hào)ph1二者都轉(zhuǎn)變到低。因此，第一輸出信號(hào)s1和第二輸出信號(hào)s2也轉(zhuǎn)變到低。其結(jié)果是，不生成輸出時(shí)鐘信號(hào)clkout。

然而，當(dāng)時(shí)鐘停止請(qǐng)求信號(hào)clkstop_req從高轉(zhuǎn)變到低時(shí)，反相器213的輸出信號(hào)使得觸發(fā)器120的負(fù)輸出信號(hào)/q被輸出為第一輸出信號(hào)s1和第二輸出信號(hào)s2。換言之，觸發(fā)器120的負(fù)輸出信號(hào)/q被提供作為第一波形信號(hào)ph0和第二波形信號(hào)ph1。其結(jié)果是，生成輸出時(shí)鐘信號(hào)clkout。

圖10是根據(jù)本發(fā)明構(gòu)思的一個(gè)或多個(gè)實(shí)施例的包括時(shí)鐘生成電路100的半導(dǎo)體集成電路(ic)裝置1a的框圖。參照?qǐng)D1至圖10，半導(dǎo)體ic裝置1a包括時(shí)鐘生成電路100和邏輯電路30。時(shí)鐘生成電路100可以是如圖1、圖3、圖6或圖8中所示的時(shí)鐘生成電路100a、100b、100c和/或100d。時(shí)鐘生成電路100可以接收輸入時(shí)鐘信號(hào)clkin并可以輸出輸出時(shí)鐘信號(hào)clkout。邏輯電路30可以從時(shí)鐘生成電路100接收輸出時(shí)鐘信號(hào)clkout，并且可以基于輸出時(shí)鐘信號(hào)clkout進(jìn)行操作。

圖11是根據(jù)本發(fā)明構(gòu)思的一個(gè)或多個(gè)實(shí)施例的包括時(shí)鐘生成電路100半導(dǎo)體ic裝置1b的框圖。參照?qǐng)D11，半導(dǎo)體ic裝置1b可以實(shí)現(xiàn)為諸如移動(dòng)電話、智能電話、平板計(jì)算機(jī)、個(gè)人數(shù)字助理(pda)、企業(yè)數(shù)字助理(eda)、數(shù)字靜態(tài)照相機(jī)、數(shù)字?jǐn)z像機(jī)、便攜式多媒體播放器(pmp)、個(gè)人導(dǎo)航裝置或便攜式導(dǎo)航裝置(pnd)、手持式游戲控制臺(tái)、或電子書的手持裝置。半導(dǎo)體ic裝置1b可以包括片上系統(tǒng)(soc)300、存儲(chǔ)器裝置390以及顯示器裝置395。

soc300可包括中央處理單元(cpu)310、只讀存儲(chǔ)器(rom)320、隨機(jī)存取存儲(chǔ)器(ram)330、圖形處理單元(gpu)340、時(shí)鐘生成電路100、顯示器控制器350、存儲(chǔ)器接口370和總線380。soc300還可以包括電源管理單元(pmu)360。soc300還可以包括其它元件。在圖11中所示的實(shí)施例中pmu360在soc360內(nèi)實(shí)現(xiàn)，但在其他實(shí)施例中pmu360可以在soc300之外實(shí)現(xiàn)。

cpu310，其可以稱為處理器，可以處理或執(zhí)行存儲(chǔ)在存儲(chǔ)裝置390中的程序和/或數(shù)據(jù)。例如，cpu310可以響應(yīng)于從時(shí)鐘信號(hào)發(fā)生器(未示出)輸出的時(shí)鐘信號(hào)處理或執(zhí)行程序和/或數(shù)據(jù)。cpu310可以實(shí)現(xiàn)為多核處理器。多核處理器是具有兩個(gè)或多個(gè)獨(dú)立的實(shí)際的處理器(稱為內(nèi)核)的單一的計(jì)算元件。每個(gè)處理器讀取并執(zhí)行程序指令。多核處理器可以同時(shí)驅(qū)動(dòng)多個(gè)加速器，并且因此，包括多核處理器的數(shù)據(jù)處理系統(tǒng)可以執(zhí)行多加速。

在必要時(shí)，存儲(chǔ)在rom320、ram330和存儲(chǔ)器裝置390中的程序和/或數(shù)據(jù)可以加載到cpu310中的存儲(chǔ)器。rom320可以存儲(chǔ)永久性的程序和/或數(shù)據(jù)。rom320可以實(shí)現(xiàn)為可擦除可編程rom(eprom)或電可擦除可編程rom(eeprom)。

ram330可以臨時(shí)地存儲(chǔ)程序、數(shù)據(jù)或指令。根據(jù)cpu310的控制或存儲(chǔ)在rom320中的引導(dǎo)代碼，存儲(chǔ)在存儲(chǔ)器裝置390中的程序和/或數(shù)據(jù)可以暫時(shí)地存儲(chǔ)在ram330中。ram330可以實(shí)現(xiàn)為動(dòng)態(tài)ram(dram)或靜態(tài)ram(sram)。

gpu340可以處理由存儲(chǔ)器接口370從存儲(chǔ)器裝置390讀出的數(shù)據(jù)為適合顯示器的信號(hào)。

時(shí)鐘生成電路100可以是如圖1、圖3、圖6或圖8中所示的時(shí)鐘生成電路100a、100b、100c、或100d。時(shí)鐘生成電路100可以提供時(shí)鐘信號(hào)到其它模塊，例如，cpu310、rom320、ram330、gpu340、顯示器控制器350、以及在soc300的存儲(chǔ)器接口370。

存儲(chǔ)器接口370是用于與存儲(chǔ)裝置390連接的塊。存儲(chǔ)器接口370控制存儲(chǔ)器裝置390的整體操作并控制主機(jī)和存儲(chǔ)裝置390之間的數(shù)據(jù)交換。例如，存儲(chǔ)器接口370將數(shù)據(jù)寫入到存儲(chǔ)器裝置390或應(yīng)主機(jī)的請(qǐng)求從存儲(chǔ)裝置390讀取數(shù)據(jù)。這里，主機(jī)可以是諸如cpu310、gpu340、或顯示器控制器350的處理單元。

存儲(chǔ)器裝置390是用于存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器并且其可以存儲(chǔ)操作系統(tǒng)(os)和各種程序和數(shù)據(jù)。存儲(chǔ)器裝置390可以是dram，但并不局限于此。例如，存儲(chǔ)器裝置390可以是諸如快閃存儲(chǔ)器、相變r(jià)am(pram)、磁阻ram(mram)、電阻ram(reram)或鐵電ram(feram)的非易失性存儲(chǔ)器。在其他實(shí)施例中，存儲(chǔ)器裝置390可以是soc300內(nèi)提供的嵌入式存儲(chǔ)器。元件310、元件320、元件330、元件340、元件350、元件360以及元件100可以通過總線380彼此通信。

顯示器裝置395可以顯示從顯示器控制器350輸出的圖像信號(hào)。顯示器裝置395可以實(shí)現(xiàn)為液晶顯示器(lcd)裝置、發(fā)光二極管(led)顯示器裝置、有機(jī)led(oled)顯示器裝置、或有源矩陣oled(amoled)顯示其裝置。顯示器控制器350控制顯示器裝置395的操作。

圖12是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的包括soc的電子系統(tǒng)400的框圖。參照?qǐng)D12，電子系統(tǒng)400可以實(shí)現(xiàn)為個(gè)人計(jì)算機(jī)、數(shù)據(jù)服務(wù)器、膝上型計(jì)算機(jī)或便攜式裝置。便攜式裝置可以是蜂窩電話、智能電話、平板個(gè)人計(jì)算機(jī)(pc)、個(gè)人數(shù)字助理(pda)、企業(yè)數(shù)字助理(eda)、數(shù)字靜態(tài)照相機(jī)、數(shù)字?jǐn)z像機(jī)、便攜式多媒體播放器(pmp)、便攜式導(dǎo)航儀(pdn)、手持游戲機(jī)、或e(電子)-book裝置。

電子系統(tǒng)400包括soc300、電源410、存儲(chǔ)器裝置420、存儲(chǔ)器430、i/o端口440、擴(kuò)展卡450、網(wǎng)絡(luò)裝置460、以及顯示器470。電子系統(tǒng)400還可以包括相機(jī)模塊480。

soc300對(duì)應(yīng)于圖11中所示的soc300。soc300可以控制元件410至元件480中的至少一個(gè)的操作。電源410可以提供操作電壓給元件300、元件420至元件480中的至少一個(gè)。存儲(chǔ)器裝置420可以實(shí)現(xiàn)為硬盤驅(qū)動(dòng)器(hdd)或固態(tài)驅(qū)動(dòng)器(ssd)。

存儲(chǔ)器430可以實(shí)現(xiàn)為易失性或非易失性存儲(chǔ)器。存儲(chǔ)器430可對(duì)應(yīng)于圖11中所示的存儲(chǔ)器390。存儲(chǔ)器接口370(示于圖11)，其控制諸如讀操作、寫操作(或程序的操作)、或擦除操作的數(shù)據(jù)存取操作。存儲(chǔ)器430可以被集成到或嵌入在soc300中?？商娲?，存儲(chǔ)器接口可以在soc300和存儲(chǔ)器430之間提供。

i/o端口440是接收發(fā)送到電子系統(tǒng)400的數(shù)據(jù)或從電子系統(tǒng)400發(fā)送數(shù)據(jù)到外部裝置的端口。例如，i/o端口440可以包括與諸如計(jì)算機(jī)鼠標(biāo)的指針裝置連接的端口、與打印機(jī)連接的端口、以及與usb驅(qū)動(dòng)器連接的端口。

擴(kuò)展卡450可以實(shí)現(xiàn)為安全數(shù)字(sd)卡或多媒體卡(mmc)。擴(kuò)充卡450可以是訂戶標(biāo)識(shí)模塊(sim)卡或通用sim(usim)卡。

網(wǎng)絡(luò)裝置460可以使得電子系統(tǒng)400連接到有線或無線網(wǎng)絡(luò)。顯示器470顯示從存儲(chǔ)器裝置420、存儲(chǔ)器430、i/o端口440、擴(kuò)展卡450或網(wǎng)絡(luò)裝置460輸出的數(shù)據(jù)。

相機(jī)模塊480將光學(xué)圖像轉(zhuǎn)換為電子圖像。因此，從相機(jī)模塊480輸出的電子圖像可以存儲(chǔ)在存儲(chǔ)模塊320、存儲(chǔ)器430、或擴(kuò)充卡450中。另外，在從相機(jī)模塊480輸出的電子圖像可以通過顯示器470進(jìn)行顯示。

如上所述，根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例，時(shí)鐘生成電路降低了時(shí)鐘信號(hào)的上升沿和下降沿中的至少一個(gè)的偏斜，從而改善了時(shí)鐘信號(hào)的抖動(dòng)特性。此外，時(shí)鐘生成電路需要相對(duì)少量的組成元件和低復(fù)雜性。

盡管已具體示出并參考其示例性實(shí)施例描述了本發(fā)明構(gòu)思，本領(lǐng)域的普通技術(shù)人員應(yīng)理解，可以對(duì)其形式上和細(xì)節(jié)上做出各種改變而不脫離如由以下權(quán)利要求所限定的發(fā)明構(gòu)思的范圍。