1.一種高速動(dòng)態(tài)比較器失調(diào)電壓校準(zhǔn)電路，其特征在于，包括比較器、脈沖調(diào)制器、數(shù)模轉(zhuǎn)換器、寄存器邏輯單元、采樣保持電路、異步時(shí)鐘及寄存器和失調(diào)電壓校準(zhǔn)電路；其中：
所述比較器的輸入端與數(shù)模轉(zhuǎn)換器的輸出端連接，比較器的輸入時(shí)鐘與異步時(shí)鐘及寄存器的輸出時(shí)鐘連接；
所述脈沖調(diào)制器的輸入端接外部輸入時(shí)鐘，用于調(diào)整校準(zhǔn)模式和數(shù)據(jù)轉(zhuǎn)換模式的時(shí)鐘；
所述數(shù)模轉(zhuǎn)換器的時(shí)鐘輸入端接脈沖調(diào)制器的輸出端，數(shù)模轉(zhuǎn)換器的數(shù)據(jù)輸入端接失調(diào)電壓校準(zhǔn)電路的輸出端和采樣保持電路的輸出端，數(shù)模轉(zhuǎn)換器在校準(zhǔn)模式下用于儲(chǔ)存比較器的失調(diào)電壓；在數(shù)據(jù)轉(zhuǎn)換模式下用于數(shù)據(jù)轉(zhuǎn)換；
所述寄存器邏輯單元的時(shí)鐘輸入端接脈沖調(diào)制器的輸出端和異步時(shí)鐘及寄存器的輸出端，寄存器邏輯單元在校準(zhǔn)模式下用于儲(chǔ)存比較器的失調(diào)電壓的失調(diào)碼；在數(shù)據(jù)轉(zhuǎn)換模式下用于數(shù)據(jù)輸出排序；
所述失調(diào)電壓校準(zhǔn)電路的時(shí)鐘輸入端接脈沖調(diào)制器的輸出端，失調(diào)電壓校準(zhǔn)電路的數(shù)據(jù)輸入端接寄存器邏輯單元的輸出端，失調(diào)電壓校準(zhǔn)電路用于計(jì)算失調(diào)電壓并控制數(shù)模轉(zhuǎn)換器的開關(guān)。
2.根據(jù)權(quán)利要求1所述的一種高速動(dòng)態(tài)比較器失調(diào)電壓校準(zhǔn)電路，其特征在于，所述失調(diào)電壓校準(zhǔn)電路包括減法器、寄存器和開關(guān)邏輯電路；其中：
減法器的輸入信號(hào)包括減數(shù)與被減數(shù)，減數(shù)的輸入端與寄存器邏輯單元的輸出端連接；被減數(shù)的電壓為輸入電壓為零時(shí)的輸出數(shù)據(jù)電平；
寄存器的輸入端與減法器的輸出端連接，通過外部控制信號(hào)控制寄存器；
開關(guān)邏輯電路輸入端與寄存器輸出端連接，開關(guān)邏輯電路輸出端與數(shù)模轉(zhuǎn)換器連接。