本發(fā)明涉及一種基于CMOS工藝的PECL發(fā)送器接口電路，屬于接口設(shè)計(jì)領(lǐng)域。

背景技術(shù)：

CMOS集成電路相較于BJT集成電路成本更加低廉。傳統(tǒng)的基于BJT工藝的PECL接口電路無(wú)法與標(biāo)準(zhǔn)CMOS工藝集成，因此設(shè)計(jì)一種基于CMOS工藝的PECL發(fā)送器接口極為必要。

常見(jiàn)的基于CMOS工藝的PECL發(fā)送器接口電路如圖1所示，它以CMOS信號(hào)驅(qū)動(dòng)的開(kāi)漏的PMOS管作為片內(nèi)輸出級(jí)，它的缺點(diǎn)是其輸出信號(hào)無(wú)法同時(shí)滿足共模值和擺幅的要求，特別是輸出的低電平等于偏置電源電平VTT，即VDDPECL-2V，而傳統(tǒng)的BJT工藝下，輸出的低電平信號(hào)為VDDPECL-1.7V。如果通過(guò)設(shè)置PMOS管11和12的尺寸使得輸出信號(hào)的共模值為VDDPECL-1.3V，則其信號(hào)擺幅將達(dá)到1.4V，這會(huì)增大高頻信號(hào)的振鈴，不利于信號(hào)完整性；如果將其擺幅限制在0.8V，則其共模值與PECL信號(hào)典型的共模值不符，這將限制其在直流耦合下的應(yīng)用。

如何實(shí)現(xiàn)CMOS工藝的PECL發(fā)送器接口電路能夠與傳統(tǒng)的BJT工藝下的PECL發(fā)送器接口電路輸出電平標(biāo)準(zhǔn)一致，是本領(lǐng)域亟待解決的技術(shù)問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種基于CMOS工藝的PECL發(fā)送器接口電路，在不過(guò)多增加電路復(fù)雜度的情況下提供符合典型PECL標(biāo)準(zhǔn)的輸出電平形式，克服現(xiàn)有CMOS工藝下的PECL發(fā)送器的輸出高低電平與BJT工藝下的PECL電平標(biāo)準(zhǔn)不匹配的問(wèn)題。

本發(fā)明目的通過(guò)如下技術(shù)方案予以實(shí)現(xiàn)：提供一種基于CMOS工藝的PECL發(fā)送器接口電路，其特征在于：包括偏置電路、負(fù)輸出電平生成電路和正輸出電平生成電路；

所述偏置電路為負(fù)輸出電平生成電路和正輸出電平生成電路提供偏置電流；

所述負(fù)輸出電平生成電路包括第一MOS開(kāi)關(guān)管、第一開(kāi)關(guān)電流漏、第一常通電流漏，第一開(kāi)關(guān)電流漏輸出16mA的電流；第一MOS開(kāi)關(guān)管基于PECL發(fā)送器的正輸入信號(hào)(VIN+)控制第一開(kāi)關(guān)電流漏輸出的電流是否流過(guò)PECL發(fā)送器的負(fù)輸出端負(fù)載電阻；第一常通電流漏輸出6mA的電流至負(fù)輸出端負(fù)載電阻；

所述正輸出電平生成電路包括第二MOS開(kāi)關(guān)管、第二開(kāi)關(guān)電流漏、第二常通電流漏，第二開(kāi)關(guān)電流漏輸出16mA的電流；第二MOS開(kāi)關(guān)管基于PECL發(fā)送器的負(fù)輸入信號(hào)(VIN-)控制第二開(kāi)關(guān)電流漏輸出的電流是否流過(guò)PECL發(fā)送器的正輸出端負(fù)載電阻；第二常通電流漏輸出6mA的電流至正輸出端負(fù)載電阻。

優(yōu)選的，所述偏置電路包括一個(gè)PMOS管，PMOS管的源極連接PECL發(fā)送器的電源端；PMOS管的柵極與漏極相連，并連接偏置電流源。

優(yōu)選的，所述第一開(kāi)關(guān)電流漏包括第一受控MOS管，第一常通電流漏包括第一常通MOS管，第二開(kāi)關(guān)電流漏包括第二受控MOS管，第二常通電流漏包括第二常通MOS管；

第一MOS開(kāi)關(guān)管的柵極連接PECL發(fā)送器的正輸入信號(hào)(VIN+)，漏極連接PECL發(fā)送器的負(fù)輸出端負(fù)載電阻，源極連接第一受控MOS管的漏極；第一受控MOS管的柵極連接PMOS管的柵極、第一常通MOS管的柵極、第二受控MOS管的柵極以及第二常通MOS管的柵極；第一受控MOS管源極連接PECL發(fā)送器的電源；第一常通MOS管的源極連接PECL發(fā)送器的電源，漏極連接PECL發(fā)送器的負(fù)輸出端負(fù)載電阻；

第二MOS開(kāi)關(guān)管的柵極連接PECL發(fā)送器的正輸入信號(hào)(VIN+)，漏極連接PECL發(fā)送器的負(fù)輸出端負(fù)載電阻，源極連接第二受控MOS管的漏極；第二受控MOS管源極連接PECL發(fā)送器的電源；第二常通MOS管的源極連接PECL發(fā)送器的電源，漏極連接PECL發(fā)送器的負(fù)輸出端負(fù)載電阻。

優(yōu)選的，所述偏置電流源從偏置電路抽取2mA電流，PMOS管、第一受控MOS管、第一常通MOS管、第二受控MOS管、第二常通MOS管的寬長(zhǎng)比之比為1：8：3：8：3。

本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn)：

(1)本發(fā)明利用開(kāi)關(guān)控制的電流漏與常通電流漏結(jié)合的方式，使PECL發(fā)送器接口電路的輸出信號(hào)符合典型PECL信號(hào)的電平標(biāo)準(zhǔn)，實(shí)現(xiàn)了CMOS工藝下的PECL電路與傳統(tǒng)BJT工藝下的PECL電路電平標(biāo)準(zhǔn)的兼容。

(2)本發(fā)明在輸出低電平時(shí)，仍有常通電流流向負(fù)載，而不是現(xiàn)有技術(shù)中流經(jīng)負(fù)載電阻的低電平電流為0，克服了輸出電流從無(wú)到有這一過(guò)程中存在的激變，在一定程度上提高了輸出信號(hào)的信號(hào)完整性。

附圖說(shuō)明

圖1為已有常見(jiàn)的基于CMOS工藝的PECL發(fā)送器接口電路。

圖2為本發(fā)明所述的一種含有常通電流漏的PECL發(fā)送器電路結(jié)構(gòu)。

具體實(shí)施方式

如圖2所示一種含有常通電流漏的PECL發(fā)送器電路包括偏置電路200、負(fù)輸出電平生成電路201和正輸出電平生成電路202；

偏置電路200為負(fù)輸出電平生成電路和201正輸出電平生成電路201提供偏置電流；

負(fù)輸出電平生成電路包括第一MOS開(kāi)關(guān)管26、第一開(kāi)關(guān)電流漏、第一常通電流漏，第一開(kāi)關(guān)電流漏輸出16mA的電流；第一MOS開(kāi)關(guān)管26基于PECL發(fā)送器的正輸入信號(hào)VIN+控制第一開(kāi)關(guān)電流漏輸出的電流是否流過(guò)PECL發(fā)送器的負(fù)輸出端負(fù)載電阻；第一常通電流漏輸出6mA的電流至負(fù)輸出端負(fù)載電阻；

正輸出電平生成電路包括第二MOS開(kāi)關(guān)管27、第二開(kāi)關(guān)電流漏、第二常通電流漏，第二開(kāi)關(guān)電流漏輸出16mA的電流；第二MOS開(kāi)關(guān)管27基于PECL發(fā)送器的負(fù)輸入信號(hào)VIN-控制第二開(kāi)關(guān)電流漏輸出的電流是否流過(guò)PECL發(fā)送器的正輸出端負(fù)載電阻；第二常通電流漏輸出6mA的電流至正輸出端負(fù)載電阻。

偏置電路200包括PMOS管21，PMOS管21的源極連接PECL發(fā)送器的電源端；PMOS管21的柵極與漏極相連，并連接偏置電流源。

第一開(kāi)關(guān)電流漏包括第一受控MOS管22，第一常通電流漏包括第一常通MOS管23，第二開(kāi)關(guān)電流漏包括第二受控MOS管24，第二常通電流漏包括第二常通MOS管25；

第一MOS開(kāi)關(guān)26的柵極連接PECL發(fā)送器的正輸入信號(hào)VIN+，漏極連接PECL發(fā)送器的負(fù)輸出端負(fù)載電阻，源極連接第一受控MOS管22的漏極；第一受控MOS管22的柵極連接PMOS管21的柵極、第一常通MOS管23的柵極、第二受控MOS管24的柵極以及第二常通MOS管25的柵極；第一受控MOS管22源極連接PECL發(fā)送器的電源；第一常通MOS管23的源極連接PECL發(fā)送器的電源，漏極連接PECL發(fā)送器的負(fù)輸出端負(fù)載電阻；

第二MOS開(kāi)關(guān)管27的柵極連接PECL發(fā)送器的正輸入信號(hào)VIN+，漏極連接PECL發(fā)送器的負(fù)輸出端負(fù)載電阻，源極連接第二受控MOS管24的漏極；第二受控MOS管24源極連接PECL發(fā)送器的電源；第二常通MOS管25的源極連接PECL發(fā)送器的電源，漏極連接PECL發(fā)送器的負(fù)輸出端負(fù)載電阻。

偏置電流源連接至IBIAS節(jié)點(diǎn)并從偏置電路抽取2mA電流，PMOS管21、第一受控MOS管22、第一常通MOS管23、第二受控MOS管24、第二常通MOS管25的寬長(zhǎng)比之比為1：8：3：8：3。

輸出端VOUT+和VOUT-按照通用PECL端接形式，分別連接片外50歐姆電阻到偏置電源VTT上。

差分輸入信號(hào)VIN+和VIN-均為CMOS信號(hào)，它們的相位相差180度。當(dāng)輸入信號(hào)VIN+為0V，VIN-等于電源電壓時(shí)，第一MOS開(kāi)關(guān)管26導(dǎo)通，流經(jīng)電阻28的電流為第一受控MOS管22與第一常通MOS管23流出電流之和，即22mA，此時(shí)VOUT-為VTT+1.1V，即VDDPECL-0.9V；第二MOS開(kāi)關(guān)管27關(guān)閉，流經(jīng)電阻29的電流只含第二常通MOS管25流出的電流，即6mA，此時(shí)VOUT+為VTT+0.3V，即VDDPECL-1.7V；從而輸出信號(hào)擺幅為0.8V。

以上所述，僅為本發(fā)明最佳的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。

本發(fā)明說(shuō)明書(shū)中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員的公知技術(shù)。