本發(fā)明大致涉及運(yùn)用鎖相回路(phase-lockedloop，pll)裝置的電路及系統(tǒng)，而且尤其是經(jīng)由已儲(chǔ)存波段值在后續(xù)校準(zhǔn)時(shí)校準(zhǔn)pll裝置并加速pll鎖定時(shí)間的設(shè)備及方法。

背景技術(shù)：

傳統(tǒng)上，具有內(nèi)部鎖相回路的任何電子系統(tǒng)或設(shè)備在進(jìn)行任何其它校準(zhǔn)前，都會(huì)先嘗試達(dá)成鎖定。為了達(dá)成鎖定，此設(shè)備或系統(tǒng)起始pll校準(zhǔn)引擎，其嘗試找出用于頻帶的最佳解答。

此頻帶資訊即使已輕易有效地載入以得到更快的plllock，仍不建議當(dāng)作此頻帶的模擬結(jié)果，其可能因制程變異而無(wú)法與真實(shí)硬體相配。此pll典型用數(shù)毫秒來(lái)達(dá)成此鎖定。

在后續(xù)系統(tǒng)重設(shè)的情況下，此(等)pll必須經(jīng)受重新校準(zhǔn)，并且在反復(fù)歷經(jīng)此等頻帶后達(dá)成鎖定，這樣會(huì)耗用時(shí)間(前述的數(shù)毫秒)。

高度希望在實(shí)施后續(xù)pll校準(zhǔn)時(shí)，避免前述數(shù)毫秒的pll鎖定時(shí)間。

技術(shù)實(shí)現(xiàn)要素：

在一態(tài)樣中，提供有一種鎖相回路(pll)校準(zhǔn)設(shè)備及方法，用以在硬或軟性重設(shè)的任何后續(xù)生效時(shí)，縮短pll鎖定校準(zhǔn)時(shí)間，但使用者無(wú)需介入。

在一態(tài)樣中，提供有一種用于鎖相回路(pll)電路的鎖相回路(pll)校準(zhǔn)設(shè)備，該鎖相回路電路具有提供輸出頻率的壓控振蕩器。該設(shè)備包含：邏輯電路，用于設(shè)定初始頻帶值以供校準(zhǔn)pll電路時(shí)使用，以及迭代增量該頻帶值設(shè)定以供該pll電路進(jìn)行校準(zhǔn)直到以特定操作頻率達(dá)成pll電路鎖定條件為止；以及記憶體儲(chǔ)存裝置，操作性耦合至該邏輯電路，用于在一達(dá)成此pll電路鎖定條件時(shí)，儲(chǔ)存該頻帶值設(shè)定，其中，一進(jìn)行此pll電路的后續(xù)校準(zhǔn)時(shí)，該邏輯電路使用儲(chǔ)存于該記憶體儲(chǔ)存裝置中的該頻帶值設(shè)定作為初始頻率，其中該后續(xù)校準(zhǔn)中的該pll鎖定是以縮減的時(shí)間量來(lái)達(dá)成。

在進(jìn)一步態(tài)樣中，提供有一種校準(zhǔn)鎖相回路(pll)電路的方法，該鎖相回路電路具有提供輸出頻率的壓控振蕩器。該方法包含：于校準(zhǔn)邏輯電路裝置中，設(shè)定初始頻帶值以供校準(zhǔn)pll電路時(shí)使用，以及在pll校準(zhǔn)期間，迭代增量該頻帶值設(shè)定直到以特定操作頻率達(dá)成pll電路鎖定條件為止；以及在操作性耦合至該邏輯電路的記憶體儲(chǔ)存裝置中，一達(dá)成該pll電路鎖定條件時(shí)，儲(chǔ)存該頻帶值設(shè)定，其中一進(jìn)行該pll電路的后續(xù)校準(zhǔn)時(shí)，該邏輯電路裝置使用儲(chǔ)存于該記憶體儲(chǔ)存裝置中的該頻帶值設(shè)定作為該初始頻率，其中該后續(xù)校準(zhǔn)中的該pll鎖定是以縮減的時(shí)間量來(lái)達(dá)成。

在進(jìn)一步態(tài)樣中，提供有一種用于進(jìn)行操作的計(jì)算機(jī)程序產(chǎn)品。該計(jì)算機(jī)程序產(chǎn)品包括儲(chǔ)存媒體，其可由處理電路讀取，并且儲(chǔ)存通過(guò)該處理電路執(zhí)行以執(zhí)行一種方法的指令。本方法如同上列。

附圖說(shuō)明

本發(fā)明的目的、特征及優(yōu)點(diǎn)在搭配附圖閱讀以下說(shuō)明后，將會(huì)變?yōu)楦宄黠@。

圖1展示pll電路10的方塊圖，其中可在一實(shí)施例中，運(yùn)用縮短pll鎖定校準(zhǔn)時(shí)間的方法；

圖2展示繪示方法100的流程圖，用以在硬或軟性重設(shè)的任何后續(xù)生效時(shí)，縮短pll鎖定校準(zhǔn)時(shí)間，但使用者無(wú)需介入。

圖3展示繪示邏輯部分的電路50，其將會(huì)在測(cè)出pll鎖定條件之時(shí)在記憶體暫存器中儲(chǔ)存波段值(plb)，以當(dāng)作用于在后續(xù)重新校準(zhǔn)時(shí)尋找此波段的開(kāi)始點(diǎn)的基礎(chǔ)；

圖4繪示vco校準(zhǔn)期間不同所需差動(dòng)電壓下，例示頻率與頻帶對(duì)映關(guān)系的曲線圖，用于選擇pll鎖定的最佳波段；

圖5繪示時(shí)序圖，其展示圖3所示邏輯與pll電路中所生效的信號(hào)的時(shí)序；以及

圖6展示在pll的vco中實(shí)施的例示模擬通道柵電路，其接收校準(zhǔn)波段(band)信號(hào)，并且實(shí)施用以接通/斷開(kāi)電容器的邏輯，用于將此vco調(diào)成所欲校準(zhǔn)開(kāi)始點(diǎn)。

具體實(shí)施方式

圖1展示pll電路10的方塊圖，可于其中運(yùn)用本發(fā)明。圖1的pll電路系統(tǒng)10表示倍頻器鎖相回路(pll)，并且包括相位頻率檢測(cè)器(pfd)14、電荷泵(cp)/低通濾波器(lpf)16、差動(dòng)回路濾波器(24,26)，還包括用以產(chǎn)生輸出頻率(fout)12的vco21。另外，還提供自vco21起通過(guò)回授回路215的輸出，其包括除以n(除法器)25。將除法器25的輸出當(dāng)作第二輸入饋送到pfd14。如圖所示，具有正壓控分枝(vcp)24及負(fù)壓控分枝(vcn)26的差動(dòng)回路濾波器(24,26)的每一個(gè)分枝，各分枝都包括一電阻器及兩個(gè)電容器，用于保持電荷泵16所產(chǎn)生的各別下或上電荷。vcp與vcn間電壓值的大小決定vco21的頻率。

圖1的pll電路系統(tǒng)10更設(shè)計(jì)成具有增強(qiáng)型機(jī)制，用于校正vco校準(zhǔn)所造成的頻率過(guò)沖，不需要過(guò)度設(shè)計(jì)除法器電路。具體而言，電路10包括濾波重設(shè)組件20，其提供一種機(jī)制，通過(guò)同時(shí)縮短回路濾波器兩側(cè)，以將此vco頻率重設(shè)至中心點(diǎn)。將vco頻率重設(shè)至中心點(diǎn)確保此vco頻率不超出回授除法器14的能力。在說(shuō)明性實(shí)施例中，重設(shè)組件20包含電晶體，其在柵極與源極端點(diǎn)處耦合至vco21的正與負(fù)輸入。每次選擇波段時(shí)，使電晶體的柵極變?yōu)楦唠妷?其使得電晶體諸側(cè)一起短接至共用電壓)，而且此操作將pll重設(shè)至已知頻率。

在校準(zhǔn)期間，輸入頻率信號(hào)(fin)12通過(guò)此系列電路組件(及/或受其影響)，即相位頻率檢測(cè)器(pfd)14、電荷泵(cp)/低通濾波器(lpf)16、差動(dòng)回路濾波器(24,26)、以及用以產(chǎn)生輸出頻率(fout)30的vco21。另外，還提供自vco21起通過(guò)回授回路28的輸出，此回授回路包括除以n(除法器)25。將除法器25的輸出當(dāng)作第二輸入饋送到pfd14。差動(dòng)回路濾波器(24,26)的各分枝所保持下與上電荷的差異即為vcp與vcn間電壓值的差異大小，其決定vco21的頻率。通過(guò)此組態(tài)，本電路10準(zhǔn)確追蹤vco21，并且消耗更少電力，晶片/電路板上需要的面積更小，還防止錯(cuò)誤的鎖定條件。

在本發(fā)明的一具體實(shí)施例中，經(jīng)受重新校準(zhǔn)的pll在反復(fù)通過(guò)此頻帶后達(dá)成鎖定的耗時(shí)需求得以排除。

在一具體實(shí)施例中，提供一種通過(guò)利用已儲(chǔ)存資訊且同時(shí)強(qiáng)迫控制電壓達(dá)至“中間點(diǎn)”、從而不容許回授除法器25的頻率太“快”，以實(shí)現(xiàn)更快重新開(kāi)始的電路及方法。每次pll電路10遭重設(shè)且相位/頻率鎖定程序遭調(diào)用時(shí)，便開(kāi)始進(jìn)行本方法。因此，對(duì)于pll校準(zhǔn)，本方法始于頻帶的中間點(diǎn)，或判斷是否需要在先前鎖定的波段開(kāi)始搜尋，例如波段“n”(其中n是低于鎖定波段的波段數(shù))。

圖2展示繪示方法100的流程圖，用以在硬或軟性重設(shè)的任何后續(xù)生效時(shí)，縮短pll鎖定校準(zhǔn)時(shí)間，但使用者無(wú)需介入。一開(kāi)始，此pll會(huì)處于重設(shè)狀態(tài)(即reset＝1)，直到reset接腳在105失效為止。當(dāng)reset接腳(即reset＝0)失效，此pll便會(huì)開(kāi)始尋找鎖定。

一開(kāi)始，假設(shè)基于已先鎖定波段指出校準(zhǔn)的pll“fastcal”變數(shù)(即fastcal＝0)是未生效，pll10將會(huì)于107開(kāi)始從稱為波段零107的最低頻帶(即band＝0)往最高波段搜尋pll鎖定。一旦于110reset接腳(即reset＝0)是失效，此pll便開(kāi)始從最低頻帶(例如：band＝零)往最高頻帶搜尋pll鎖定。于113，判斷特定波段是否存在pll鎖定條件(例如：是否存在plllock＝1條件)。于113，若目前波段不存在此pll鎖定條件，則于115進(jìn)行判斷，以判斷此目前波段是否為最后波段(即band＝max)。若此目前波段為最后波段，則依據(jù)未檢測(cè)到鎖定條件而標(biāo)記錯(cuò)誤。也就是說(shuō)，若此波段達(dá)到最大值且仍未達(dá)成pll鎖定，則于125生效一錯(cuò)誤。否則，若此波段尚未達(dá)到其最大值，則于118增量此頻帶，并且程序回到步驟113，以便判斷是否于下一個(gè)增量波段達(dá)成鎖定(例如：是否plllock＝1)。因此，步驟113至118重復(fù)進(jìn)行，使得pll10在特定波段內(nèi)，于每次pll鎖定搜尋不成功時(shí)增量波段。

一旦在113判定pll鎖定條件，便對(duì)于各鎖定波段計(jì)算pll的所欲頻率(flock)。最適波段為一種最接近其中間頻率(fcenter)的波段。此中間頻率乃通過(guò)將鎖定波段的最大頻率(fmax)與最小頻率(fmin)平均處理來(lái)計(jì)算。接著，于121結(jié)束校準(zhǔn)而封存此鎖定狀態(tài)，亦即，一旦找出最佳鎖定波段，便在記憶體暫存器中儲(chǔ)存預(yù)先鎖定波段變數(shù)“plb”與其鎖定波段值(即plb＝band)。

因此，一旦pll10處于鎖定已達(dá)狀態(tài)，便在記憶體暫存器或相似的記憶體儲(chǔ)存結(jié)構(gòu)中記錄并儲(chǔ)存pll的最佳波段值(作為plb值)。

返回到步驟105，fastcal變數(shù)輸入生效(即fastcal＝1)而套用后續(xù)重設(shè)(reset＝1)時(shí)，此pll將會(huì)開(kāi)始自已封存波段起進(jìn)行搜尋，以在130從預(yù)先鎖定波段(plb值)起達(dá)成鎖定，請(qǐng)見(jiàn)圖2。舉例而言，已先校準(zhǔn)的pll提早鎖定時(shí)的波段值可始于相同波段(plb)(于步驟130獲得)，或基于vco表格參考值(即plb-1值)起于低于此plb的波段，以使得開(kāi)始波段為鎖定或非鎖定波段。

因此，在一具體實(shí)施例中，不使用之前的plb波段值，而是plb-1波段值可生效，這將使pll電路10能夠?qū)嵤呗訖C(jī)制，舉例來(lái)說(shuō)，用于檢測(cè)溫度變異的任何變化。

圖3展示繪示邏輯部分的電路50，其將會(huì)在plllock時(shí)在記憶體暫存器60中儲(chǔ)存波段值(plb)40，然后經(jīng)由校準(zhǔn)演算法，使用此波段值當(dāng)作基礎(chǔ)，用于在后續(xù)重新校準(zhǔn)時(shí)尋找此波段的開(kāi)始點(diǎn)。由于制程、電壓與溫度(pvt)(例如：溫度與電壓的物理變化)的關(guān)系，有可能使得先前鎖定已達(dá)的現(xiàn)有波段值可以是或可以不是最新時(shí)段中的最佳波段值。本方法將始于當(dāng)作開(kāi)始波段值用以因應(yīng)pvd變化的先前鎖定波段(plb或plb-1或plb-2等)。按照這種方式，隨著電壓與溫度變化，若與完整的重新鎖定程序相比較，此pll鎖定可縮短時(shí)間，而且不用使用者介入。

特別的是，圖3展示硬體電路50，其連接至模擬pll校準(zhǔn)電路10，并且使用邏輯柵實(shí)施快速校準(zhǔn)機(jī)制(fastcal)。在這里，電路50將會(huì)于第一或柵(orgate)52的各別接腳接收外部產(chǎn)生的硬性重設(shè)及軟性重設(shè)信號(hào)。在一具體實(shí)施例中，此硬性重設(shè)信號(hào)為晶片級(jí)客戶邏輯所控制的i/p核心主要輸入；軟性重設(shè)為使用內(nèi)部記憶體映射暫存器在ip內(nèi)部產(chǎn)生的信號(hào)；以及產(chǎn)生fastcal信號(hào)乃當(dāng)作晶片級(jí)客戶邏輯所控制的ip核心主要輸入。

如圖3所示，硬性重設(shè)與軟性重設(shè)信號(hào)經(jīng)邏輯或處理以產(chǎn)生共用重設(shè)信號(hào)54。共用重設(shè)信號(hào)54輸入至第二柵，其為及柵(andgate)56，亦接收外部產(chǎn)生fastcal輸入信號(hào)55的反相信號(hào)57。共用重設(shè)信號(hào)54及反相fastcal信號(hào)57乃于及柵56經(jīng)邏輯及處理，其柵極基于fastcal輸入55/57而生效或失效重設(shè)信號(hào)59。fastcal信號(hào)55亦作用為2:1多工器70的選擇位元。多工器70具有2個(gè)輸入信號(hào)：一個(gè)輸入是波段已調(diào)整值(plb或plb-1)，而第二輸入是重設(shè)時(shí)波段值(例如：band＝0)。記憶體儲(chǔ)存組件60表示儲(chǔ)存波段值40的記憶體元件。

再者，如可在圖3中看出，例如處理器或相似控制器裝置75的校準(zhǔn)引擎執(zhí)行用于達(dá)成pll鎖定的校準(zhǔn)邏輯或演算法，并且產(chǎn)生代表所欲頻帶的n位元數(shù)字信號(hào)80。此n代表由邏輯至模擬pll的匯流排寬度(band)。此n位元波段資訊輸入至vco功能塊21，可于此處將其轉(zhuǎn)換成對(duì)應(yīng)的模擬電壓。按另一種方式，此校準(zhǔn)引擎可包括用以產(chǎn)生與所欲開(kāi)始波段相對(duì)應(yīng)模擬電壓的其它組件。

在一具體實(shí)施例中，圖3的校準(zhǔn)波段信號(hào)80實(shí)際上送進(jìn)形式為模擬通道柵的多個(gè)開(kāi)關(guān)，諸如圖6中所示的包括fet裝置425a、425b的連接的所示組態(tài)的通道柵400。據(jù)了解，vco元件21中提供多個(gè)通道柵400，其各連接至此vco內(nèi)的節(jié)點(diǎn)。在這里，此等通道柵一端連接至此vco中的節(jié)點(diǎn)，而另一端連接至(多個(gè))電容器402。各通道柵由邏輯裝置450控制以接通此(等)通道柵，舉例來(lái)說(shuō)，用于將電容器402連接到此vco內(nèi)，或用于斷開(kāi)此(等)通道柵，將電容器402移離此電路。出自校準(zhǔn)引擎75的校準(zhǔn)波段信號(hào)80為多條線路(如n所表示)，其接收于vco邏輯裝置450以輸出信號(hào)425，用于選擇或取消選擇此vco輸出處的某些電容器，以通過(guò)選擇需要切換成配比給定波段的電容(電容器)，打造(honeinon)所欲plb或plb-1波段(或更低波段)。也就是說(shuō)，在一具體實(shí)施例中，此等pll波段通過(guò)在此vco節(jié)點(diǎn)處增/減電容器402而變更，如校準(zhǔn)邏輯所控制的波段設(shè)定所示。在一具體實(shí)施例中，舉例用于電荷泵及濾波器元件(cp、濾波器)的一波段調(diào)協(xié)設(shè)定將會(huì)支援所有波段。在vco21處從pll系統(tǒng)插入或移離電容器402，以變更此等波段為ncaps(例如：nmos變?nèi)萜?。在圖6所示的具體實(shí)施例中，如邏輯450所產(chǎn)生的各別enc信號(hào)425a及ent信號(hào)425b互為反相，其中該等n個(gè)信號(hào)的個(gè)別信號(hào)控制各別ent，并且通過(guò)單純的反相器控制此等enc通道柵控制輸入以達(dá)成此所欲波段。

因此，在一具體實(shí)施例中，pll邏輯可選擇一組合適的電容器，針對(duì)特定制程點(diǎn)及pll振蕩速度，將此vco置于適當(dāng)?shù)牟ǘ巍Ｒ勒找环磸?fù)方式，此pll在首次及每次電源關(guān)閉再接通、或重設(shè)時(shí)收斂并且鎖定。用于“下一次”pll所儲(chǔ)存及使用的適當(dāng)波段鎖定至相同頻率，則使用同一組系數(shù)選擇電容，從而大幅節(jié)省此pll再次達(dá)至此適當(dāng)頻率所用的時(shí)間。

在一具體實(shí)施例中，儲(chǔ)存的plb/plb-1波段值包括fcenter波段值，其直接導(dǎo)自于模擬電路回授路徑。通過(guò)直接從plb/plb-1獲知fcenter，得以節(jié)省大量時(shí)間。因此，進(jìn)一步縮短電路10中的pll鎖定時(shí)間。

在本具體實(shí)施例中，波段的中間頻率值“fcenter”與所欲頻率值flock之間的差異是針對(duì)各鎖定波段而定。此差異記錄為fdelta。此最佳波段是一已記錄最低fdelta的波段。在一具體實(shí)施例中，fdelta值根據(jù)以下來(lái)運(yùn)算：

fdelta＝abs{fcenter+/-flock}，此最佳波段根據(jù)以下來(lái)運(yùn)算：

最佳波段(optimalband)＝min{fdelta}

圖4繪示vco校準(zhǔn)期間不同所需差動(dòng)電壓210下，例示頻率202與頻帶205映射關(guān)系的曲線圖200，用于選擇pll鎖定的最佳波段。在圖4的例示的圖200中，標(biāo)示為“band-4”與“band-5”的兩波段是鎖定波段。然而，band-4(其為f1)的fdelta就距離221而言，比band-5基于距離222的fdelta(其為f2)更靠近fcenter220。因此，band-4為pll鎖定的最佳波段。

圖5繪示時(shí)序圖300，其展示圖3所示邏輯與pll電路10中所生效的信號(hào)的時(shí)序。圖5依據(jù)圖3所示電路的波形提供模擬結(jié)果。

如圖5所示，繪示有情境302的信號(hào)時(shí)序，其中fastcal信號(hào)55值設(shè)定為“0”；而且進(jìn)一步繪示情境303，其中此fastcal信號(hào)值是生效為“1”。在圖5的情境302中，使reset脈沖59生效且fastcal為零，從而從225處所示的第一波段(例如：band＝0)、230處所示的第二波段(例如：band＝1)等起，歷經(jīng)進(jìn)一步波段250(例如：band＝12，對(duì)應(yīng)于二進(jìn)位1100)，觸發(fā)初始增量pll鎖定校準(zhǔn)，其中pll鎖定條件是在275處所示的plllock信號(hào)30的升緣而檢測(cè)到?；貞?yīng)于pll電路10在275處檢測(cè)pll鎖定條件，生效plllock脈沖280，其觸發(fā)plb值的儲(chǔ)存(與記憶體位置中供后續(xù)校準(zhǔn)使用的二進(jìn)位1100或band12相對(duì)應(yīng)的波段)。

圖5展示第二情境303，其繪示第二次生效reset脈沖59時(shí)進(jìn)行的后續(xù)校準(zhǔn)，然而，pllfastcal生效為值1，從而使用記憶體中儲(chǔ)存的plb波段來(lái)觸發(fā)pll鎖定校準(zhǔn)。在這實(shí)施例中，此pll校準(zhǔn)可設(shè)定為已儲(chǔ)存波段，例如：band＝12(對(duì)應(yīng)于二進(jìn)位1100)。然而，由于pvt條件改變，此等pll校準(zhǔn)掃掠至前波段值，例如：plb-2，其對(duì)應(yīng)于315處所示的早期波段，例如：band10(對(duì)應(yīng)于二進(jìn)位1010)。(或者，此等pll校準(zhǔn)可掃掠至正前波段值，例如：plb-1，例如：band11(對(duì)應(yīng)于二進(jìn)位1011))。pll10及引擎75處執(zhí)行的校準(zhǔn)邏輯增量此波段，直到存在pll鎖定條件為止。在這里，所示pll的執(zhí)行歷經(jīng)例如band11的第二波段(對(duì)應(yīng)于二進(jìn)位1011)及例如band＝12的下一個(gè)波段(對(duì)應(yīng)于二進(jìn)位1100)，其中pll鎖定條件是在276處檢測(cè)到。回應(yīng)于pll電路10在276處檢測(cè)pll鎖定條件，plllock脈沖281生效，其觸發(fā)plb值的儲(chǔ)存(與記憶體位置中供后續(xù)校準(zhǔn)使用的二進(jìn)位1100或band12相對(duì)應(yīng)的波段)。

因此，請(qǐng)參閱圖3，當(dāng)晶片電源開(kāi)啟時(shí)，對(duì)所有功能塊套用重設(shè)。對(duì)pll功能塊的重設(shè)解除后，校準(zhǔn)引擎75自最低可用波段至最佳可用波段起始尋找對(duì)應(yīng)的參考時(shí)脈。由此邏輯輸出成模擬的波段保持上下移動(dòng)，直到已達(dá)最佳波段(即差值最小的情況)為止。此波段資訊在饋送至控制器邏輯塊75時(shí)，轉(zhuǎn)換成對(duì)應(yīng)的模擬電壓80，接著將其施加至pll電路10的vco21，導(dǎo)致此plllock處于所欲vco頻率。

因此，操作時(shí)，實(shí)施校準(zhǔn)演算法的電路10與50及控制器75作用在pll鎖定時(shí)儲(chǔ)存此波段值，然后使用此波段值作為基礎(chǔ)用于尋找后續(xù)重新校準(zhǔn)。由于制程、電壓與溫度(pvt)變化，有可能使得先前鎖定已達(dá)的現(xiàn)有波段值可以是或可以不是最新時(shí)段中的最佳波段值。本方法接著將會(huì)基于pll特性分析及建模，從先前鎖定波段(plb)也或許更低的一或兩個(gè)波段(plb-1)，作為開(kāi)始波段值，期望因應(yīng)pvt變化，相較于完整的重新鎖定程序，達(dá)成此pll鎖定時(shí)間縮短，而且不用手動(dòng)介入。

本發(fā)明以任何可能的技術(shù)細(xì)節(jié)層級(jí)整合，提供一種系統(tǒng)、一種方法、及/或一種計(jì)算機(jī)程序產(chǎn)品。此計(jì)算機(jī)程序產(chǎn)品可包括其上具有計(jì)算機(jī)可讀程序指令的(多個(gè))計(jì)算機(jī)可讀儲(chǔ)存媒體，用于令處理器實(shí)行本發(fā)明的態(tài)樣。

此計(jì)算機(jī)可讀儲(chǔ)存媒體可以是有形裝置，可保留并且儲(chǔ)存供指令執(zhí)行裝置使用的指令。舉例而言，此計(jì)算機(jī)可讀儲(chǔ)存媒體可以是但不限于電子儲(chǔ)存裝置、磁性儲(chǔ)存裝置、光學(xué)儲(chǔ)存裝置、電磁儲(chǔ)存裝置、半導(dǎo)體儲(chǔ)存裝置或任何前述合適的組合。以下包括計(jì)算機(jī)可讀儲(chǔ)存媒體的更多特定實(shí)施例的非窮舉清單：可攜式計(jì)算機(jī)碟片、硬碟、隨機(jī)存取記憶體(ram)、唯讀記憶體(rom)、可抹除可編程唯讀記憶體(eprom或快閃記憶體)、靜態(tài)隨機(jī)存取記憶體(sram)、可攜式光碟唯讀記憶體(cd-rom)、數(shù)字多功能光碟(dvd)、記憶條、軟碟、諸如其上具有記錄指令的凹槽中的打卡或隆起結(jié)構(gòu)的機(jī)械編碼裝置、以及任何前述合適的組合。計(jì)算機(jī)可讀儲(chǔ)存媒體于本文中使用時(shí)，并非是要解讀為暫存信號(hào)本身，諸如無(wú)線電波或其它自由傳播的電磁波、穿過(guò)波導(dǎo)或其它傳輸介質(zhì)傳播的電磁波(例如：通過(guò)光纖電纜的光脈沖)或穿過(guò)電線傳輸?shù)碾娦盘?hào)。

可將本文所述的計(jì)算機(jī)可讀程序指令從計(jì)算機(jī)可讀儲(chǔ)存媒體下載至各別運(yùn)算/處理裝置，或經(jīng)由例如網(wǎng)際網(wǎng)路、區(qū)域網(wǎng)路、廣域網(wǎng)路及/或無(wú)線網(wǎng)路的網(wǎng)路下載至外部計(jì)算機(jī)或外部?jī)?chǔ)存裝置。此網(wǎng)路可包含銅傳輸纜線、光傳輸纖維、無(wú)線傳輸、路由器、防火墻、交換器、柵道計(jì)算機(jī)及/或邊緣伺服器。各運(yùn)算/處理裝置中的網(wǎng)路配接卡或網(wǎng)路介面從網(wǎng)路接收計(jì)算機(jī)可讀程序指令，并且轉(zhuǎn)發(fā)此等計(jì)算機(jī)可讀程序指令，以供儲(chǔ)存于各別運(yùn)算/處理裝置內(nèi)的計(jì)算機(jī)可讀儲(chǔ)存媒體中。

用于實(shí)行本發(fā)明的操作的計(jì)算機(jī)可讀程序指令可以是組譯器指令、指令集架構(gòu)(isa)指令、機(jī)器指令、機(jī)器相依指令、微碼、固件指令、狀態(tài)設(shè)定數(shù)據(jù)、整合電路系統(tǒng)用組態(tài)數(shù)據(jù)、或以一或多種程序語(yǔ)言的任何組合撰寫的原始碼或目標(biāo)碼之一者，所述程序語(yǔ)言包括諸如smalltalk、c++或類似者的物件導(dǎo)向程序語(yǔ)言、以及諸如“c”程序語(yǔ)言或類似程序語(yǔ)言的程序性程序語(yǔ)言。計(jì)算機(jī)可讀程序指令可完全在使用者的計(jì)算機(jī)上、部分在使用者的計(jì)算機(jī)上當(dāng)作獨(dú)立套裝軟件執(zhí)行、部分在使用者的計(jì)算機(jī)上以及部分在遠(yuǎn)端計(jì)算機(jī)上或完全在遠(yuǎn)端計(jì)算機(jī)或伺服器上執(zhí)行。在后項(xiàng)情境中，遠(yuǎn)端計(jì)算機(jī)可通過(guò)任何類型的網(wǎng)路連線至使用者的計(jì)算機(jī)，包括區(qū)域網(wǎng)路(lan)或廣域網(wǎng)路(wan)，或可由外部計(jì)算機(jī)進(jìn)行的連線(例如使用網(wǎng)際網(wǎng)路服務(wù)提供者透過(guò)網(wǎng)際網(wǎng)路)。在一些具體實(shí)施例中，包括例如可編程邏輯電路系統(tǒng)、場(chǎng)式可編程?hào)艠O陣列(fpga)或可編程邏輯陣列(pla)的電子電路系統(tǒng)可通過(guò)利用計(jì)算機(jī)可讀程序指令的狀態(tài)資訊來(lái)執(zhí)行計(jì)算機(jī)可讀程序指令以將電子電路系統(tǒng)個(gè)人化，以便進(jìn)行本發(fā)明的態(tài)樣。

根據(jù)本發(fā)明的具體實(shí)施例，參照方法、設(shè)備(系統(tǒng))及計(jì)算機(jī)程序產(chǎn)品的流程圖說(shuō)明及/或方塊圖在本文中來(lái)描述本發(fā)明的態(tài)樣。將理解的是，可通過(guò)計(jì)算機(jī)可讀程序指令來(lái)實(shí)施流程圖說(shuō)明及/或方塊圖的各方塊、以及流程圖說(shuō)明及/或方塊圖中的方塊組合。

可對(duì)通用型計(jì)算機(jī)、特殊用途計(jì)算機(jī)、或其它可編程數(shù)據(jù)處理設(shè)備的處理器提供這些計(jì)算機(jī)可讀程序指令以產(chǎn)生機(jī)器，使得指令經(jīng)由計(jì)算機(jī)或其它可編程數(shù)據(jù)處理設(shè)備的處理器執(zhí)行，建立用于實(shí)施流程圖及/或方塊圖一或多個(gè)方塊中所指明功能/動(dòng)作的手段。這些計(jì)算機(jī)可讀程序指令亦可儲(chǔ)存于計(jì)算機(jī)可讀儲(chǔ)存媒體中，可指揮計(jì)算機(jī)、可編程數(shù)據(jù)處理設(shè)備、及/或其它裝置以特定方式作用，使得內(nèi)儲(chǔ)存有指令的計(jì)算機(jī)可讀儲(chǔ)存媒體包括含指令的制品，此等指令實(shí)施流程圖及/或方塊圖一或多個(gè)方塊中所載明功能/動(dòng)作的態(tài)樣。

亦可將計(jì)算機(jī)可讀程序指令載入到計(jì)算機(jī)、其它可編程數(shù)據(jù)處理設(shè)備、或其它裝置上以在此計(jì)算機(jī)、其它可編程設(shè)備、或其它裝置上進(jìn)行一連串操作步驟，以產(chǎn)生計(jì)算機(jī)實(shí)施程序，使得此計(jì)算機(jī)、其它可編程設(shè)備、或其它裝置上執(zhí)行的指令實(shí)施流程圖及/或方塊圖一或多個(gè)方塊中所指明的功能/動(dòng)作。

根據(jù)本發(fā)明的各項(xiàng)具體實(shí)施例，圖中的流程圖及方塊圖說(shuō)明系統(tǒng)、方法、以及計(jì)算機(jī)程序產(chǎn)品可能實(shí)作態(tài)樣的架構(gòu)、功能及操作。就此而言，流程圖或方塊圖中的各方塊可代表指令的模塊、節(jié)段或部分，其包含用于實(shí)施此(等)所載明邏輯功能的一或多個(gè)可執(zhí)行指令。在一些替代實(shí)作態(tài)樣中，方塊中所注記的功能可不依照?qǐng)D中注記的順序出現(xiàn)。舉例而言，事實(shí)上，兩個(gè)接續(xù)展示的方塊可予以實(shí)質(zhì)同時(shí)執(zhí)行，或此等方塊的執(zhí)行順序有時(shí)可反過(guò)來(lái)，端視所涉及的功能而定。亦應(yīng)注意的是，方塊圖及/或流程圖說(shuō)明的各方塊、以及方塊圖及/或流程圖說(shuō)明中的方塊組合可通過(guò)特殊用途硬體式系統(tǒng)來(lái)實(shí)施，此系統(tǒng)進(jìn)行指明的功能或動(dòng)作、或?qū)嵭刑厥庥猛居搀w與計(jì)算機(jī)指令的組合。

盡管本申請(qǐng)案已參照其較佳具體實(shí)施例特別展示并且說(shuō)明，所屬技術(shù)領(lǐng)域中具有通常知識(shí)者將會(huì)理解的是，仍可在形式與細(xì)節(jié)方面施作前述及其它變更，而不會(huì)脫離本申請(qǐng)案的精神與范疇。因此，用意在于本申請(qǐng)案不受限于所述及所示的精準(zhǔn)形式及細(xì)節(jié)，而是落于權(quán)利要求書的范疇內(nèi)。