1.一種四輸入端組合邏輯電路的晶體管級實現(xiàn)方案的電路，其特征在于，其包括第一三極管、第二三極管、第三三極管、第四三極管、第五三極管、第六三極管、第七三極管、第八三極管，第一三極管的漏極和第二三極管的漏極連接，第一三極管的源極和第三三極管的漏極連接，第二三極管的源極和第四三極管的漏極連接，第一三極管的柵極和第五三極管的柵極連接，第二三極管的柵極和第七三極管的柵極連接，第三三極管的源極和第五三極管的漏極連接，第四三極管的源極和第六三極管的漏極連接，第五三極管的漏極和第六三極管的漏極連接，第三三極管的柵極和第六三極管的柵極連接，第四三極管的柵極和第八三極管的柵極連接，第五三極管的源極和第七三極管的漏極連接，第六三極管的源極和第八三極管的漏極連接，第七三極管的漏極和第八三極管的漏極連接，第七三極管的源極和第八三極管的源極連接且接地。
2.如權(quán)利要求1所述的四輸入端組合邏輯電路的晶體管級實現(xiàn)方案的電路，其特征在于，所述第一三極管、第二三極管、第三三極管、第四三極管都是PMOS管。
3.如權(quán)利要求1所述的四輸入端組合邏輯電路的晶體管級實現(xiàn)方案的電路，其特征在于，所述第五三極管、第六三極管、第七三極管、第八三極管都是NMOS管。