本發(fā)明涉及一種轉(zhuǎn)換電路，特別是涉及一種低壓到高壓的電平轉(zhuǎn)換電路。

背景技術(shù)：

現(xiàn)有技術(shù)實現(xiàn)的電平轉(zhuǎn)換電路有多種，但不同程度的存在如下缺陷：

一，電路復(fù)雜、所需晶體管數(shù)目較多，大都分三大級來實現(xiàn)。

二，信號傳輸延遲大，信號從輸入到輸出的傳輸延遲太大，對于頻率高，可以分給電平轉(zhuǎn)換電路延遲用時小的地方會遇到很大的瓶頸。

三，所需電路成本高，由于現(xiàn)有電路使用的晶體管數(shù)目較多，導(dǎo)致其所占用的硅片面積較大。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是提供一種電平轉(zhuǎn)換電路，其電路簡單，所需晶體管數(shù)目較少，降低成本。

本發(fā)明是通過下述技術(shù)方案來解決上述技術(shù)問題的：一種電平轉(zhuǎn)換電路，其特征在于，其包括低壓NMOS晶體管、第一高壓PMOS晶體管、第二高壓PMOS晶體管、第三高壓PMOS晶體管、第一高壓NMOS管、第二高壓NMOS管，低壓NMOS晶體管的柵極接低的電源電壓，第一高壓NMOS晶體管的柵極和低壓NMOS晶體管的源極連接，第一高壓PMOS晶體管的漏極、第二高壓PMOS晶體管的柵極都與低壓NMOS晶體管的漏極連接，第一高壓NMOS管的源極、第二高壓NMOS管的源極都接地，第一高壓PMOS晶體管的柵極、第二高壓PMOS晶體管的漏極、第三高壓PMOS晶體管的柵極、第二高壓NMOS管的柵極都與第一高壓NMOS管的漏極連接，第一高壓PMOS晶體管的源極、第二高壓PMOS晶體管的源極都與第三高壓PMOS晶體管源極連接并連接至較高的電源。

優(yōu)選地，所述低壓NMOS晶體管作為傳輸門，低壓NMOS晶體管始終是導(dǎo)通的。

優(yōu)選地，所述第一高壓PMOS晶體管作為上拉晶體管。

本發(fā)明的積極進(jìn)步效果在于：

一，本發(fā)電路簡單，所需晶體管數(shù)目較少，通過削減晶體管數(shù)目來實現(xiàn)，本電路信號通路只用了六個晶體管，降低成本。

二，信號傳輸延遲小，通過消減電路前后邏輯級數(shù)來實現(xiàn)，本電路總共二級反相器和一級傳輸門。

三，達(dá)到了降低晶體管數(shù)目的目的，最終實現(xiàn)了電平轉(zhuǎn)換電路所占用的硅片面積的縮減。

附圖說明

圖1為本發(fā)明電平轉(zhuǎn)換電路的電路圖。

具體實施方式

下面結(jié)合附圖給出本發(fā)明較佳實施例，以詳細(xì)說明本發(fā)明的技術(shù)方案。

如圖1所示，本發(fā)明電平轉(zhuǎn)換電路包括低壓NMOS晶體管M0、第一高壓PMOS晶體管MP0、第二高壓PMOS晶體管MP1、第三高壓PMOS晶體管MP2、第一高壓NMOS管MN1、第二高壓NMOS管MN2，低壓NMOS晶體管的柵極接低的電源電壓VDD_L，第一高壓NMOS晶體管MN1的柵極和低壓NMOS晶體管的源極連接，第一高壓PMOS晶體管MP0的漏極、第二高壓PMOS晶體管MP1的柵極都與低壓NMOS晶體管的漏極連接，第一高壓NMOS管MN1的源極、第二高壓NMOS管MN2的源極都接地，第一高壓PMOS晶體管MP0的柵極、第二高壓PMOS晶體管MP1的漏極、第三高壓PMOS晶體管MP2的柵極、第二高壓NMOS管MN2的柵極都與第一高壓NMOS管MN1的漏極連接，第一高壓PMOS晶體管MP0的源極、第二高壓PMOS晶體管MP1的源極都與第三高壓PMOS晶體管MP2連接。

低壓NMOS晶體管M0作為傳輸門，低壓NMOS晶體管的柵極接低的電源電壓VDD_L，低壓NMOS晶體管始終是導(dǎo)通的。第一高壓PMOS晶體管MP0作為上拉晶體管。

如圖1所示，其中，VDD_L是低的電源電壓；VDD_H是高的電源電壓；VSS是共用的地(Ground或gnd)。

輸入信號IN是低電壓的邏輯信號，經(jīng)一直處于打開狀態(tài)的低壓NMOS晶體管M0后到節(jié)點IN1，此節(jié)點通過第一高壓PMOS晶體管MP0與VDD_H相連接，第一高壓PMOS晶體管MP0的柵極與節(jié)點OUT_b相連接，節(jié)點IN1同時直接驅(qū)動第二高壓PMOS晶體管MP1的柵極。輸入信號IN同時直接驅(qū)動第一高壓NMOS晶體管MN1的柵極。由第二高壓PMOS晶體管MP1和第一高壓NMOS管MN1的輸出得到節(jié)點OUT_b，OUT_b經(jīng)第三高壓PMOS晶體管MP2和第二高壓NMOS管MN2構(gòu)成的反相器得到輸出節(jié)點OUT。OUT是高電平擺幅的信號，與輸入的低電平擺幅的IN對應(yīng)，OUT比IN略有延遲。

本發(fā)明的電路工作過程如下：

重點放在節(jié)點IN從“0”到“1”和從“1”到“0”兩個狀態(tài)的轉(zhuǎn)變過程：

一，IN從“0”到“1”：

由于IN是直接驅(qū)動MN1，不需要經(jīng)過M0，這減少了信號的傳輸延遲；

由于IN的最高電壓是VDD_L，高壓晶體管MN1將處于弱導(dǎo)通狀態(tài)；

由于IN是“0”時，IN1是“0”(0V)，MP1是導(dǎo)通的，OUT_b是邏輯高電平“1”(VDD_H)，此時MP0是截止的；當(dāng)本過程IN從“0”到“1”時，透過M0，IN1的節(jié)點電壓也會由此逐步被抬升，這會導(dǎo)致MP1會逐步關(guān)閉，從VDD_H經(jīng)MP1流向OUT_b的電流在逐步縮小，同時由于MN1處于弱導(dǎo)通，會有經(jīng)MN1流向VSS的電流，這個電電流會把OUT_b向VSS方向下拉，OUT_b的電壓會逐步下降；下降的OUT_b會把MP0逐步打開，這會有一個逐步加大的電流從VDD_H經(jīng)MP0流向IN1，節(jié)點IN1的電壓會在這個電流的作用下逐步被抬升；這個電壓被抬升的IN1又加速了上述的進(jìn)程；

最終，節(jié)點IN1被MP0拉向VDD_H，OUT_b被MN1拉向VSS，經(jīng)過MP2和MN2構(gòu)成的反相器后OUT點被MP2拉向VDD_H，這就實現(xiàn)了IN從“0”到“1”(VDD_L)，OUT從“0”到“1”(VDD_H)的轉(zhuǎn)變。

本過程能夠得以順利實現(xiàn)，MP0柵極連接至OUT_b點構(gòu)成的反饋發(fā)揮了作用。

二，IN從“1”到“0”：

MN1將很快截止(由于IN是直接驅(qū)動MN1，不需要經(jīng)過M0，這減少了信號的傳輸延遲)；

由于IN是“1”時，IN1是“1”，當(dāng)本過程IN從“1”到“0”時，透過M0，節(jié)點IN1的電壓也會由此逐步下拉，MP1逐漸打開，電流從VDD_H經(jīng)MP1流向OUT_b，由此OUT_b的電位逐步被拉高；這個被逐步拉高的OUT_b逐步把MP0關(guān)閉，從VDD_H經(jīng)MP0流向點IN1的電流在逐步減??；

隨著IN從“1”到“0”的轉(zhuǎn)變過程的進(jìn)行，IN透過M0近一步把IN1向VSS方向下拉，這會促使上述過程加速進(jìn)行。

最終IN1變成“0”，OUT_b變成了VDD_H；

OUT_b從“0”到“1”的過程時，經(jīng)過MP2和MN2構(gòu)成的反相器，節(jié)點OUT的狀態(tài)會從“1”到“0”轉(zhuǎn)換。

1.如圖1所示，前一步所講的(低電壓擺幅的)IN從“0”到“1”和從“1”到“0”的2個過程完成了數(shù)字電路邏輯“0”和“1”的相互轉(zhuǎn)換，對應(yīng)的高電壓區(qū)域的OUT點也會相應(yīng)的完成高電壓擺幅的數(shù)字電路邏輯“0”和“1”的相互轉(zhuǎn)換。

這最終實現(xiàn)了低電源工作區(qū)低電壓擺幅的IN到高電源工作區(qū)的高電壓擺幅的OUT的電平轉(zhuǎn)換。

以上所述的具體實施例，對本發(fā)明的解決的技術(shù)問題、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。