本實用新型涉及計算機信號處理領域，尤其涉及一種低脈沖產(chǎn)生低電平的電路。

背景技術(shù)：

低電平是指的電路中小于或等于0的電壓，高電平就是與低電平相對的高電壓。脈沖信號可以用來表示信息，也可以用來作為載波，比如脈沖調(diào)制中的脈沖編碼調(diào)制(PCM)，脈沖寬度調(diào)制(PWM)等等，還可以作為各種數(shù)字電路、高性能芯片的時鐘信號。脈沖信號是一種離散信號，形狀多種多樣，與普通模擬信號(如正弦波)相比，是它的特點是波形之間在時間軸不連續(xù)(波形與波形之間有明顯的間隔)，具有一定的周期性。最常見的脈沖波是矩形波，也就是方波。而低脈沖信號表示某個方波是從高電平切換到低電平再切換到高電平的一個過程。在計算機領域通常使用的是低脈沖信號而非低電平信號。

Watch dog Timer，簡稱WDT，中文名也叫看門狗，是一個定時器電路?？撮T狗的作用就是防止程序發(fā)生死循環(huán)，或者說程序跑飛。定時器電路一般有一個輸入，叫喂狗，一個輸出，到MCU的RST端。MCU正常工作的時候，每隔一段時間輸出一個信號到喂狗端，給WDT清零，如果超過規(guī)定的時間不喂狗(一般在程序跑飛時)，WDT定時超過，就會給出一個復位信號到MCU，使MCU復位，防止MCU死機，其中的復位信號一般都是低脈沖信號。

現(xiàn)有的Super IO芯片，例如NCT6102/6106D，其WDT只能輸出一個低脈 沖，但是很多時候需要在WDT觸發(fā)的時候能夠輸出一個低電平信號。

技術(shù)實現(xiàn)要素：

本實用新型要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)的上述缺陷，提供一種低脈沖產(chǎn)生低電平的電路。

本實用新型解決其技術(shù)問題所采用的技術(shù)方案是：構(gòu)造一種低脈沖產(chǎn)生低電平的電路，用于將IO芯片發(fā)出的作為定時器復位信號的低脈沖轉(zhuǎn)換為低電平，該電路包括輸入反向電路、帶鎖存功能的觸發(fā)器、輸出反向電路、第一充電電路、第二充電電路，第一充電電路的充電時間小于第二充電電路的充電時間；

輸入反向電路的輸入端連接第一充電電路和IO芯片的用于輸出所述定時器復位信號的復位引腳，輸入反向電路的輸出端連接該觸發(fā)器的鎖存使能端，該觸發(fā)器的輸出使能端連接第一充電電路、第二充電電路以及IO芯片的用于在芯片啟動時輸出低電平的啟動引腳，該觸發(fā)器的數(shù)據(jù)輸入端連接第二充電電路，觸發(fā)器的輸出端連接所述輸出反向電路。

在本實用新型所述的低脈沖產(chǎn)生低電平的電路中，第一充電電路包括第一電容和第一電阻，第二充電電路包括第二電容和第二電阻；

第一電容的第一端連接輸入反向電路的輸入端，第一電容的第一端還通過第一電阻連接電源，第二電容的第一端連接觸發(fā)器的數(shù)據(jù)輸入端，第二電容的第一端還通過第二電阻連接電源，第一電容的第二端和第二電容的第二端均連接至該觸發(fā)器的輸出使能端，該觸發(fā)器的輸出使能端還通過第三電阻連接電源。

在本實用新型所述的低脈沖產(chǎn)生低電平的電路中，輸入反向電路包括NPN型的第一MOS管、第四電阻和第五電阻；

第一MOS管的柵極連接第五電阻的第一端，第五電阻的第二端作為所述輸入反向電路的輸入端，第一MOS管的源極接地，第一MOS管的漏極連接觸發(fā)器的鎖存使能端，第一MOS管的漏極還通過第四電阻連接電源。

在本實用新型所述的低脈沖產(chǎn)生低電平的電路中，輸出反向電路包括NPN型的第二MOS管、第六電阻和第七電阻，第二MOS管的柵極連接觸發(fā)器的輸出端，第二MOS管的柵極還通過第六電阻接地，第二MOS管的源極接地，第二MOS管的漏極通過第七電阻連接電源，第二MOS管的漏極作為整個電路的輸出端。

在本實用新型所述的低脈沖產(chǎn)生低電平的電路中，該IO芯片的型號為NCT6102/6106D。

在本實用新型所述的低脈沖產(chǎn)生低電平的電路中，該觸發(fā)器的型號為SN74LVC1G373DBV。

實施本實用新型的低脈沖產(chǎn)生低電平的電路，具有以下有益效果：本實用新型的電路在IO芯片啟動時，觸發(fā)器的輸出使能端接收到輸出的低電平，同時兩個充電電路開始充電，由于第一充電電路的充電時間小于第二充電電路，所以在IO芯片啟動之后，由于第一充電電路充電使得輸入反向電路的輸入端變?yōu)榈碗娖?，?jīng)反向后使鎖存使能端變?yōu)楦唠娖剑瑪?shù)據(jù)輸入端由于第二充電電路的充電變?yōu)榈碗娖?，因此最終使得觸發(fā)器的輸出端輸出低電平，經(jīng)輸出反向電路反向后輸出高電平；之后由于充電完畢，鎖存使能端變?yōu)榈碗娖?，?shù)據(jù)輸入端變?yōu)楦唠娖剑|發(fā)器的輸出端保持不變，輸出反向電路依舊輸出高電平；在IO芯片輸出低脈沖期間，鎖存使能端變?yōu)楦唠娖剑杂|發(fā)器的輸出變?yōu)楦唠娖?，?jīng)反向后輸出低電平，在低脈沖過后鎖存使能端變?yōu)榈碗娖?，所以觸發(fā)器的輸出保持之前的輸出，輸出反向電路依舊輸出低電平，這樣就是實現(xiàn)了 在輸入低脈沖前輸出高電平，在輸入低脈沖后保持輸出低電平的功能。

附圖說明

下面將結(jié)合附圖及實施例對本實用新型作進一步說明，附圖中：

圖1是本實用新型低脈沖產(chǎn)生低電平的電路的結(jié)構(gòu)示意圖；

圖2是本實用新型低脈沖產(chǎn)生低電平的電路的時序圖。

具體實施方式

為了對本實用新型的技術(shù)特征、目的和效果有更加清楚的理解，現(xiàn)對照附圖詳細說明本實用新型的具體實施方式。

參考圖1，是本實用新型低脈沖產(chǎn)生低電平的電路的結(jié)構(gòu)示意圖。

本實用新型的低脈沖產(chǎn)生低電平的電路，用于將IO芯片發(fā)出的作為定時器復位信號的低脈沖轉(zhuǎn)換為低電平，該電路包括輸入反向電路10、帶鎖存功能的觸發(fā)器、輸出反向電路20、第一充電電路30、第二充電電路40，第一充電電路30的充電時間小于第二充電電路40的充電時間；

輸入反向電路10的輸入端連接第一充電電路30和IO芯片的用于輸出所述定時器復位信號的復位引腳，輸入反向電路10的輸出端連接該觸發(fā)器的鎖存使能端，該觸發(fā)器的輸出使能端連接第一充電電路30、第二充電電路40以及IO芯片的用于在芯片啟動時輸出低電平的啟動引腳，該觸發(fā)器的數(shù)據(jù)輸入端連接第二充電電路40，觸發(fā)器的輸出端連接所述輸出反向電路20。

在IO芯片啟動時，觸發(fā)器的輸出使能端接收到輸出的低電平，同時兩個充電電路開始充電，由于第一充電電路的充電時間小于第二充電電路，所以在IO芯片啟動之后，由于第一充電電路充電使得輸入反向電路的輸入端變?yōu)榈?電平，經(jīng)反向后使鎖存使能端變?yōu)楦唠娖?，?shù)據(jù)輸入端由于第二充電電路的充電變?yōu)榈碗娖?，因此最終使得觸發(fā)器的輸出端輸出低電平，經(jīng)輸出反向電路反向后輸出高電平；之后由于充電完畢，鎖存使能端變?yōu)榈碗娖?，?shù)據(jù)輸入端變?yōu)楦唠娖?，觸發(fā)器的輸出端保持不變，輸出反向電路依舊輸出高電平；在IO芯片輸出低脈沖期間，鎖存使能端變?yōu)楦唠娖剑杂|發(fā)器的輸出變?yōu)楦唠娖?，?jīng)反向后輸出低電平，在低脈沖過后鎖存使能端變?yōu)榈碗娖?，所以觸發(fā)器的輸出保持之前的輸出，輸出反向電路依舊輸出低電平，這樣就是實現(xiàn)了在輸入低脈沖前輸出高電平，在輸入低脈沖后保持輸出低電平的功能。

具體實施例中，該IO芯片的型號為NCT6102/6106D。該觸發(fā)器的型號為SN74LVC1G373DBV。圖1中，GPIO27表示IO芯片的用于在芯片啟動時輸出低電平的啟動引腳，WDT表示IO芯片的用于輸出定時器復位信號的引腳，U1表示觸發(fā)器，OE#表示觸發(fā)器的輸出使能端，L表示觸發(fā)器的鎖存使能端，D表示觸發(fā)器的數(shù)據(jù)輸入端，Q表示觸發(fā)器的輸出端，Vcc表示觸發(fā)器供電端，其連接電源，GND表示觸發(fā)器的接地端。

如下表1表示觸發(fā)器U1的功能表：

表1

具體實施例中，第一充電電路30包括第一電容C1和第一電阻R1，第二充電電路40包括第二電容C2和第二電阻R2；輸入反向電路10包括NPN型的第一MOS管Q1、第四電阻R4和第五電阻R5；輸出反向電路20包括NPN型的 第二MOS管Q2、第六電阻R6和第七電阻R7。

第一電容C1的第一端連接輸入反向電路10的輸入端，第一電容C1的第一端還通過第一電阻R1連接電源，第二電容C2的第一端連接觸發(fā)器的數(shù)據(jù)輸入端，第二電容C2的第一端還通過第二電阻R2連接電源，第一電容C1的第二端和第二電容C2的第二端均連接至該觸發(fā)器的輸出使能端，該觸發(fā)器的輸出使能端還通過第三電阻R3連接電源。

第一MOS管Q1的柵極連接第五電阻R5的第一端，第五電阻R5的第二端作為所述輸入反向電路10的輸入端，第一MOS管Q1的源極接地，第一MOS管Q1的漏極連接觸發(fā)器的鎖存使能端，第一MOS管Q1的漏極還通過第四電阻R4連接電源。

第二MOS管Q2的柵極連接觸發(fā)器的輸出端，第二MOS管Q2的柵極還通過第六電阻R6接地，第二MOS管Q2的源極接地，第二MOS管Q2的漏極通過第七電阻R7連接電源，第二MOS管Q2的漏極作為整個電路的輸出端。

其中，第五電阻R5也可以為零歐姆的電阻。為保證第一充電電路30的充電時間小于第二充電電路40的充電時間，本實施例中第一電容C1與第二電容C2的電容值相等，第一電阻R1小于第二電阻R2。例如圖1中，第一電阻R1為1KΩ，第二電阻R2為10KΩ，第一電容C1與第二電容C2均為1uF。

下面結(jié)合表1、圖1和圖2，說明本實用新型的工作原理：

圖1中，GPIO27和WDT是電路的輸入信號，該兩個輸入信號均是從IO芯片輸出，OUT_N是本實用新型的整個電路的輸出。

主板開機的時候，通過BIOS將GPIO27置成低電平，如圖2中T1時間點所示。T1時刻，U1第6腳(OE#)被瞬間拉低，R1C1和R2C2構(gòu)成的兩個充電電路開始充電，由于C1＝C2且R3<R6，所以C1的充電時間小于C2的充電時 間，所以會出現(xiàn)T1-T2的波形變化。在T2的時候OE#＝L,LE＝H,D＝L，根據(jù)表1，觸發(fā)器的輸出Q＝L，Q的輸出經(jīng)過Q2的反向得到-Q＝H。

在T2-T3的時間內(nèi)，OE#＝L，由于充電完畢，LE＝L，D＝H，根據(jù)表1，輸出Q將保持Q0(即上一時刻Q的狀態(tài))，Q＝L，Q的輸出經(jīng)過Q2的反向得到-Q＝H；

現(xiàn)在設置WDT的時間，一旦到達T3時刻，WDT輸出低脈沖信號(T3-T4)，在T3-T4這段時間，OE#＝L,D＝H,由于Q1的反向作用LE＝H,根據(jù)表1，輸出Q＝H，Q經(jīng)反向得(-Q)＝L；WDT的低脈沖時間完成之后，即T4之后，OE#＝L,D＝H，由于Q1的反向作用LE＝L,所以Q將保持Q0的狀態(tài)，Q＝L,經(jīng)反向后得到經(jīng)過(-Q)＝L。所以從T3時刻(即WDT低脈沖開始的時刻)起，電路將持續(xù)輸出低電平信號。

綜上所述，實施本實用新型的低脈沖產(chǎn)生低電平的電路，實現(xiàn)了在輸入低脈沖前輸出高電平，在輸入低脈沖后保持輸出低電平的功能。

上面結(jié)合附圖對本實用新型的實施例進行了描述，但是本實用新型并不局限于上述的具體實施方式，上述的具體實施方式僅僅是示意性的，而不是限制性的，本領域的普通技術(shù)人員在本實用新型的啟示下，在不脫離本實用新型宗旨和權(quán)利要求所保護的范圍情況下，還可做出很多形式，這些均屬于本實用新型的保護之內(nèi)。