本實用新型涉及模數(shù)轉(zhuǎn)換處理
技術(shù)領(lǐng)域：
，尤其涉及一種流水線式模數(shù)轉(zhuǎn)換器。
背景技術(shù)：
：隨著互補金屬氧化物半導體(CMOS，ComplementaryMetalOxideSemiconductor)集成電路工藝的發(fā)展，數(shù)字電路相對于模擬電路愈加體現(xiàn)出集成度高、抗干擾強、易于實現(xiàn)和成本低等諸多優(yōu)勢。因此，人們常用數(shù)字電路代替模擬電路完成信號處理。然而，現(xiàn)實世界中的信號大多是模擬的，如聲音、圖像、溫度和壓力等信號均為模擬信號。在進行數(shù)字信號處理之前需要將模擬信號轉(zhuǎn)換為數(shù)字信號，實現(xiàn)這一功能的器件即為模數(shù)轉(zhuǎn)換器(ADC，AnalogtoDigitalConverter)。隨著移動通信系統(tǒng)向第三代過渡，實現(xiàn)靈活且可配置的無線移動收發(fā)機技術(shù)的要求日益迫切。寬帶高性能數(shù)據(jù)轉(zhuǎn)換集成電路是新一代寬帶移動通信基站的核心技術(shù)。其應用包括時分同步的碼分多址技術(shù)(TD-SCDMA，TimeDivision-SynchronousCodeDivisionMultipleAccess)基站、長期演進技術(shù)(LTE，LongTermEvolution)基站、家庭基站、短距離高速無線通信系統(tǒng)，如無載波通信技術(shù)(UWB，UltraWideband)、無線局域網(wǎng)絡(luò)(W-LAN，WirelessLocalAreaNetworks)等。新一代無線通信基站的應用要求模數(shù)轉(zhuǎn)換器具有足夠的信號帶寬以覆蓋其全部工作頻帶，同時需要其具有足夠大的動態(tài)范圍以防止鄰道信號阻塞。當模擬信號的帶寬較寬時，要求ADC的采樣速度很快，并且要求12比特左右的采樣精度，流水線式模數(shù)轉(zhuǎn)換器(PipelinedAnalog-To-DigitalConverter，以下簡稱：流水線式ADC)是最常采用的模數(shù)轉(zhuǎn)換方案。具體的，流水線式ADC可以在功率、速度、集成電路芯片面積上取得不錯的平衡點，故可以用來實現(xiàn)采樣頻率在百萬赫茲等級的高精度ADC運算。圖1是傳統(tǒng)流水線式ADC結(jié)構(gòu)框圖，模擬輸入信號Vi經(jīng)過采樣保持電路100之后，再通過若干級電路模塊200和后級模數(shù)轉(zhuǎn)換電路模塊300進行量化，最后將各級電路模塊得到的量化值通過延時及錯位相加模塊400根據(jù)時間延時以及權(quán)重進行錯位相加，輸出最終數(shù)字信號Dout。圖2是傳統(tǒng)流水線式ADC中單級電路模塊的單端結(jié)構(gòu)框圖，它由兩項非交疊時鐘控制，結(jié)合圖3，為現(xiàn)有技術(shù)中施加在ADC上的兩項非交疊時鐘信號的波形示意圖，施加在ADC上的時鐘信號有兩個：采樣時鐘信號和建立時鐘信號，在采樣時鐘信號為高電平(稱為：時鐘采樣相，用“相位1”表示)時為ADC的采樣時間，在建立時鐘信號為高電平(稱為：時鐘建立相，用“相位2”表示)時為ADC的建立時間，相位1和相位2之間的空閑時間為非交疊時間。在相位1內(nèi)，采樣保持電路210對模擬輸入信號Vi進行采樣，子模數(shù)轉(zhuǎn)換模塊220對輸入信號進行粗量化得到量化值D；在相位2內(nèi)，子數(shù)模轉(zhuǎn)換器230將上述粗量化值D轉(zhuǎn)換成對應的模擬信號，然后將該模擬信號輸送至減法器240中與模擬輸入信號Vi相減得到量化余量，該量化余量再經(jīng)過余量放大器250的放大得到信號Vo，最終輸出給下一級電路模塊。每一級電路模塊都這樣流水線工作，包括：采樣，粗量化，余量放大，輸出到下一級電路模塊，最后一級電路模塊的輸出送到后級模數(shù)轉(zhuǎn)換模塊中300中，同時每一級電路模塊的粗量化值和后級模數(shù)轉(zhuǎn)換模塊的量化值還要輸出給延時及錯位相加模塊400。但是由于實現(xiàn)流水線式ADC電路中的電容不可能制造的完美匹配(即相等)，造成信號傳輸時出現(xiàn)誤差，導致ADC的傳輸曲線不再是理想的直線，而是稍微彎曲的曲線，ADC的非線性便由此產(chǎn)生。在正交頻分復用技術(shù)(OFDM，OrthogonalFrequencyDivisionMultiplexing)系統(tǒng)中，ADC是必須的器件，將射頻前端接收到的模擬信號轉(zhuǎn)換為數(shù)字信號，然后傳送給基帶進行處理，ADC量化的整個頻帶被分成了多個子頻帶，每個子頻帶的帶寬很小，所以熱噪聲對信噪比不會造成嚴重的下降，但是ADC的非線性失真會導致子頻帶上的信號出現(xiàn)諧波雜散，并且混入到其他子頻帶內(nèi)，多個子頻帶上的諧波失真雜散相互混疊，導致每一子頻帶內(nèi)的信噪比都下降。為了克服電容失配的問題，傳統(tǒng)的方法是增大電容的面積、版圖匹配技術(shù)、修調(diào)等。因為版圖的匹配度與電容的面積成反比，通過增大電容的面積來增加電容的匹配度，通過適當?shù)钠骷[放方式以及連線方式，可以做到很好的系統(tǒng)匹配和寄生匹配，此外還可以通過在制造完成后用激光進行再次修調(diào)，對失配進行修正。但是隨著無線通信系統(tǒng)對ADC的要求提高，傳統(tǒng)的克服電容失配的方法受到了挑戰(zhàn)，按照目前的半導體制造的一般水平，增大電容面積和版圖技術(shù)所得到的電容匹配精度只能制造出有效位數(shù)在10比特左右、總諧波失真(THD，TotalHarmonicDistortion)在-70dB、無雜散動態(tài)范圍(SFDR，Spurious-freeDynamicRange)在75dB左右水平的ADC，與有些系統(tǒng)的高要求(有效位數(shù)10比特以上、THD在-90dB以下、SFDR在90dB以上)存在較大的差距，如若僅僅依賴后期的修調(diào)技術(shù)，其成本很高，操作性不強，可靠性差，不適應于批量生產(chǎn)，只適用于制造試驗室樣品。另外，隨著CMOS數(shù)字集成電路技術(shù)的高速發(fā)展，針對電容失配、運放有限增益的問題出現(xiàn)了數(shù)字校正技術(shù)，這些數(shù)字校正算法的主要手段是通過提取流水級的增益誤差(包括電容失配導致的增益誤差)，在最終ADC的輸出數(shù)字信號上進行補償，根據(jù)這些算法是否會中斷模數(shù)轉(zhuǎn)換器正常工作的角度劃分，校準可以分為前臺校準和后臺校準。前臺校準是指在模數(shù)轉(zhuǎn)換器需要校準時，強制停止對輸入信號的轉(zhuǎn)換；后臺校準則不需要這樣一個過程，它的校準過程不會影響到模數(shù)轉(zhuǎn)換器的正常工作，所以后臺校正技術(shù)得到了廣泛的運用，其中最常用的是基于擾動注入提取誤差的方法，其工作原理是在流水級余量放大時隨機注入一個信號，再利用統(tǒng)計相關(guān)理論提取電容失配等誤差，再進行校正。但是數(shù)字校正也有其缺點：首先是不易進行設(shè)計，除了數(shù)字電路復雜難設(shè)計之外，還需要這些校正算法與電路實際情況高度符合，否則沒有校正效果，往往這些算法需要大量的采樣周期進行校正，耗時長。也就是說，現(xiàn)有技術(shù)中存在，電容失配導致流水線式ADC非線性度增大，而傳統(tǒng)方法(如增大電容面積、版圖匹配技術(shù)等)不能很好的解決電容失配，且通過數(shù)字校正技術(shù)解決電容失配時復雜度高、難以設(shè)計和難以進行錯誤排查的技術(shù)問題。技術(shù)實現(xiàn)要素：本實用新型針對現(xiàn)有技術(shù)中存在的，電容失配導致流水線式ADC非線性度增大，而傳統(tǒng)方法(如增大電容面積、版圖匹配技術(shù)等)不能很好的解決電容失配，且通過數(shù)字校正技術(shù)解決電容失配時復雜度高、難以設(shè)計和難以進行錯誤排查的技術(shù)問題，提供了一種流水線式模數(shù)轉(zhuǎn)換器，通過隨機的選擇流水級電路中的反饋電容，將電容失配引起的固定誤差轉(zhuǎn)換為隨機誤差，即將該固定誤差轉(zhuǎn)換為具有隨機特性的噪聲，使得整個流水線式ADC的線性度免受電容失配的影響，ADC的性能指標能夠達到一些無線通信系統(tǒng)的高要求(如有效位數(shù)10比特以上、THD在-90dB以下、SFDR在90dB以上等)，同時該技術(shù)實現(xiàn)起來方便，不必像算法校正一樣需要大量的數(shù)字電路和校正收斂時間，只需要在傳統(tǒng)電路上進行電路改進即可。本實用新型提供了一種流水線式模數(shù)轉(zhuǎn)換器，包括流水級電路，所述流水級電路中任一單級電路包括子模數(shù)轉(zhuǎn)換器和子數(shù)模轉(zhuǎn)換器，所述任一單級電路還包括余量放大器模塊；所述余量放大器模塊包括：開關(guān)模塊、電容模塊、運算放大器和電容選擇控制子電路；所述開關(guān)模塊的輸入端用于接收模擬輸入信號和所述子數(shù)模轉(zhuǎn)換器的輸出信號；所述開關(guān)模塊的輸出端通過所述電容模塊與所述運算放大器的輸入端連接、并直接與所述運算放大器的輸出端連接；所述電容模塊包括多個電容，所述多個電容的數(shù)量依據(jù)所述任一單級電路的流水級比特數(shù)而定；所述電容選擇控制子電路與所述開關(guān)模塊連接，用于輸出控制信號來控制所述開關(guān)模塊的開關(guān)狀態(tài)，以從所述電容模塊的多個電容中隨機選擇電容分別對應與所述子數(shù)模轉(zhuǎn)換器的輸出端和所述運算放大器的輸出端連接?？蛇x的，所述電容選擇控制子電路包括：偽隨機序列發(fā)生器，用于基于第一時鐘信號生成二進制格式偽隨機數(shù)；編碼子模塊，用于基于所述二進制格式偽隨機數(shù)生成編碼序列；與門子模塊，用于對第二時鐘信號和所述編碼序列進行求與計算，以生成第一控制序列信號；非門子模塊，用于對所述第一控制序列信號進行求非計算，以生成第二控制序列信號；其中，所述第一時鐘信號和所述第二時鐘信號為非交疊時鐘信號；所述控制信號包括所述第一控制序列信號和所述第二控制序列信號?？蛇x的，所述編碼序列包括多個二進制位，所述與門子模塊包括多個與門，所述非門子模塊包括多個非門；其中，所述編碼序列的多個二進制位一一對應輸送至所述多個與門，以與所述第二時鐘信號進行求與計算，進而生成包括多個二進制位的第一控制序列信號；所述第一控制序列信號的多個二進制位一一對應輸送至所述多個非門進行求非計算，以生成包括多個二進制位的第二控制序列信號?？蛇x的，所述開關(guān)模塊包括第一開關(guān)組件、第二開關(guān)組件和第三開關(guān)組件，所述電容模塊包括第一電容組件；所述第一開關(guān)組件的輸入端與所述子數(shù)模轉(zhuǎn)換器的同相信號輸出端相連，所述第一開關(guān)組件的輸出端通過所述第一電容組件與所述運算放大器的同相信號輸入端相連、還通過所述第二開關(guān)組件與所述運算放大器的反相信號輸出端相連；所述第三開關(guān)組件的輸入端用于接收同相模擬輸入信號，所述第三開關(guān)組件的輸出端通過所述第一電容組件與所述運算放大器的同相信號輸入端相連、還通過所述第二開關(guān)組件與所述運算放大器的反相信號輸出端相連；所述電容選擇控制子電路與所述第一開關(guān)組件和所述第二開關(guān)組件相連，用于輸出所述第二控制序列信號控制所述第一開關(guān)組件的開關(guān)狀態(tài)、以及輸出所述第一控制序列信號控制所述第二開關(guān)組件的開關(guān)狀態(tài)，以從所述第一電容組件中隨機選擇電容分別對應與所述子數(shù)模轉(zhuǎn)換器的同相信號輸出端和所述運算放大器的反相信號輸出端連接?？蛇x的，所述第三開關(guān)組件通過所述第一時鐘信號進行控制?？蛇x的，所述第一開關(guān)組件包括并聯(lián)的多個第一開關(guān)件，所述第二開關(guān)組件包括并聯(lián)的多個第二開關(guān)件，所述第三開關(guān)組件包括并聯(lián)的多個第三開關(guān)件，所述第一電容組件包括并聯(lián)的多個第一電容；所述多個第一開關(guān)件一一對應與所述多個第二開關(guān)件連接，所述多個第一開關(guān)件一一對應與所述多個第一電容連接，所述多個第三開關(guān)件一一對應與所述多個第一電容連接；其中，所述多個第一電容的個數(shù)基于所述任一單級電路的流水級比特數(shù)而定；所述第一控制序列信號用于控制調(diào)整所述多個第二開關(guān)件中各開關(guān)件的開關(guān)狀態(tài)，所述第二控制序列信號用于控制調(diào)整所述多個第一開關(guān)件中各開關(guān)件的開關(guān)狀態(tài)。可選的，所述開關(guān)模塊還包括第四開關(guān)組件、第五開關(guān)組件和第六開關(guān)組件；所述電容模塊包括第二電容組件；所述第四開關(guān)組件的輸入端與所述子數(shù)模轉(zhuǎn)換器的反相信號輸出端相連，所述第四開關(guān)組件的輸出端通過所述第二電容組件與所述運算放大器的反相信號輸入端相連、還通過所述第五開關(guān)組件與所述運算放大器的同相信號輸出端相連；所述第六開關(guān)組件的輸入端用于接收反相模擬輸入信號，所述第六開關(guān)組件的輸出端通過所述第二電容組件與所述運算放大器的反相信號輸入端相連、還通過所述第五開關(guān)組件與所述運算放大器的同相信號輸出端相連；所述電容選擇控制子電路與所述第四開關(guān)組件和所述第五開關(guān)組件相連，用于輸出所述第二控制序列信號控制所述第四開關(guān)組件的開關(guān)狀態(tài)、以及輸出所述第一控制序列信號控制所述第五開關(guān)組件的開關(guān)狀態(tài)，以從所述第二電容組件中隨機選擇電容分別對應與所述子數(shù)模轉(zhuǎn)換器的反相信號輸出端和所述運算放大器的同相信號輸出端連接?？蛇x的，所述第六開關(guān)組件通過所述第二時鐘信號進行控制?？蛇x的，所述第四開關(guān)組件包括并聯(lián)的多個第四開關(guān)件，所述第五開關(guān)組件包括并聯(lián)的多個第五開關(guān)件，所述第六開關(guān)組件包括并聯(lián)的多個第六開關(guān)件，所述第二電容組件包括并聯(lián)的多個第二電容；所述多個第四開關(guān)件一一對應與所述多個第五開關(guān)件連接，所述多個第四開關(guān)件一一對應與所述多個第二電容連接，所述多個第六開關(guān)件一一對應與所述多個第二電容連接；其中，所述多個第二電容的個數(shù)基于所述任一單級電路的流水級比特數(shù)而定；所述第一控制序列信號用于控制調(diào)整所述多個第五開關(guān)件中各開關(guān)件的開關(guān)狀態(tài)，所述第二控制序列信號用于控制調(diào)整所述多個第四開關(guān)件中各開關(guān)件的開關(guān)狀態(tài)?？蛇x的，所述余量放大器模塊還包括通過所述第二時鐘信號進行控制的第七開關(guān)件和第八開關(guān)件；所述子數(shù)模轉(zhuǎn)換器的同相信號輸出端通過所述第七開關(guān)件與所述第一開關(guān)組件連接，所述子數(shù)模轉(zhuǎn)換器的反相信號輸出端通過所述第八開關(guān)件與所述第四開關(guān)組件連接。本實用新型中提供的一個或多個技術(shù)方案，至少具有如下技術(shù)效果或優(yōu)點：由于在本實用新型中，流水線式模數(shù)轉(zhuǎn)換器中流水級電路中任一單級電路除了包括傳統(tǒng)流水線式ADC電路中的子模數(shù)轉(zhuǎn)換器和子數(shù)模轉(zhuǎn)換器之外，還包括余量放大器模塊，用于實現(xiàn)傳統(tǒng)流水線式ADC電路中采樣保持電路、減法器和余量放大器的功能；所述余量放大器模塊包括：開關(guān)模塊、電容模塊、運算放大器和電容選擇控制子電路；所述開關(guān)模塊的輸入端用于接收模擬輸入信號和所述子數(shù)模轉(zhuǎn)換器的輸出信號；所述開關(guān)模塊的輸出端通過所述電容模塊與所述運算放大器的輸入端連接、并直接與所述運算放大器的輸出端連接；所述電容模塊包括多個電容，所述多個電容的數(shù)量依據(jù)所述任一單級電路的流水級比特數(shù)而定；所述電容選擇控制子電路與所述開關(guān)模塊連接，用于輸出控制信號來控制所述開關(guān)模塊的開關(guān)狀態(tài)，以從所述電容模塊的多個電容中隨機選擇電容分別對應與所述子數(shù)模轉(zhuǎn)換器的輸出端和所述運算放大器的輸出端連接。也就是說，通過隨機選擇流水級電路中的反饋電容，將電容失配引起的固定誤差轉(zhuǎn)換為隨機誤差，即將該固定誤差轉(zhuǎn)換為具有隨機特性的噪聲，使得整個流水線式ADC的線性度免受電容失配的影響，ADC的性能指標能夠達到一些無線通信系統(tǒng)的高要求(如有效位數(shù)10比特以上、THD在-90dB以下、SFDR在90dB以上等)，同時本技術(shù)方案實現(xiàn)起來方便，不必像算法校正一樣需要大量的數(shù)字電路和校正收斂時間，只需要在傳統(tǒng)電路上增加少量模塊即可?？梢?，本技術(shù)方案有效地解決了現(xiàn)有技術(shù)中電容失配導致流水線式ADC非線性度增大，而傳統(tǒng)方法(如增大電容面積、版圖匹配技術(shù)等)不能很好的解決電容失配，且通過數(shù)字校正技術(shù)解決電容失配時復雜度高、難以設(shè)計和難以進行錯誤排查的技術(shù)問題。附圖說明為了更清楚地說明本實用新型實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其它的附圖。圖1為本實用新型
背景技術(shù)：
提供的傳統(tǒng)流水線式模數(shù)轉(zhuǎn)換器結(jié)構(gòu)示意圖；圖2為本實用新型
背景技術(shù)：
提供的傳統(tǒng)流水線式模數(shù)轉(zhuǎn)換器中單級電路模塊結(jié)構(gòu)示意圖；圖3為本實用新型
背景技術(shù)：
提供的施加在模數(shù)轉(zhuǎn)換器上的時鐘信號的波形示意圖；圖4為本實用新型實施例提供的一種流水線式模數(shù)轉(zhuǎn)換器結(jié)構(gòu)示意圖；圖5為本實用新型實施例提供的電容選擇控制子電路的結(jié)構(gòu)示意圖；圖6為本實用新型實施例提供的余量放大器模塊的結(jié)構(gòu)示意圖；圖7為本實用新型實施例提供的1.5比特流水級電路的電路原理圖；圖8為本實用新型實施例提供的1.5比特流水級電路的電容選擇控制子電路的電路原理圖。具體實施方式本實用新型實施例通過提供一種流水線式模數(shù)轉(zhuǎn)換器，解決了現(xiàn)有技術(shù)中存在的，電容失配導致流水線式ADC非線性度增大，而傳統(tǒng)方法(如增大電容面積、版圖匹配技術(shù)等)不能很好的解決電容失配，且通過數(shù)字校正技術(shù)解決電容失配時復雜度高、難以設(shè)計和難以進行錯誤排查的技術(shù)問題，通過隨機的選擇流水級電路中的反饋電容，將電容失配引起的固定誤差轉(zhuǎn)換為隨機誤差，即將該固定誤差轉(zhuǎn)換為具有隨機特性的噪聲，使得整個流水線式ADC的線性度免受電容失配的影響，ADC的性能指標能夠達到一些無線通信系統(tǒng)的高要求(如有效位數(shù)10比特以上、THD在-90dB以下、SFDR在90dB以上等)，同時該技術(shù)實現(xiàn)起來方便，不必像算法校正一樣需要大量的數(shù)字電路和校正收斂時間，只需要在傳統(tǒng)電路上進行電路改進即可。本實用新型實施例的技術(shù)方案為解決上述技術(shù)問題，總體思路如下：本實用新型實施例提供了一種流水線式模數(shù)轉(zhuǎn)換器，包括流水級電路，所述流水級電路中任一單級電路包括子模數(shù)轉(zhuǎn)換器和子數(shù)模轉(zhuǎn)換器，所述任一單級電路還包括余量放大器模塊；所述余量放大器模塊包括：開關(guān)模塊、電容模塊、運算放大器和電容選擇控制子電路；所述開關(guān)模塊的輸入端用于接收模擬輸入信號和所述子數(shù)模轉(zhuǎn)換器的輸出信號；所述開關(guān)模塊的輸出端通過所述電容模塊與所述運算放大器的輸入端連接、并直接與所述運算放大器的輸出端連接；所述電容模塊包括多個電容，所述多個電容的數(shù)量依據(jù)所述任一單級電路的流水級比特數(shù)而定；所述電容選擇控制子電路與所述開關(guān)模塊連接，用于輸出控制信號來控制所述開關(guān)模塊的開關(guān)狀態(tài)，以從所述電容模塊的多個電容中隨機選擇電容分別對應與所述子數(shù)模轉(zhuǎn)換器的輸出端和所述運算放大器的輸出端連接?？梢?，在本實用新型實施例中，對傳統(tǒng)的流水級電路進行改進，依據(jù)流水級電路中任一單級電路的流水級比特數(shù)確定電容模塊中電容個數(shù)，并通過電容選擇控制子電路控制開關(guān)模塊的開關(guān)狀態(tài)，以從所述電容模塊的多個電容中隨機選擇電容分別對應與所述子數(shù)模轉(zhuǎn)換器的輸出端和所述運算放大器的輸出端連接，隨機選擇流水級電路中的反饋電容，將電容失配引起的固定誤差轉(zhuǎn)換為隨機誤差，即將該固定誤差轉(zhuǎn)換為具有隨機特性的噪聲，使得整個流水線式ADC的線性度免受電容失配的影響，ADC的性能指標能夠達到一些無線通信系統(tǒng)的高要求(如有效位數(shù)10比特以上、THD在-90dB以下、SFDR在90dB以上等)，同時本技術(shù)方案實現(xiàn)起來方便，不必像算法校正一樣需要大量的數(shù)字電路和校正收斂時間，只需要在傳統(tǒng)電路上增加少量模塊即可?？梢?，本技術(shù)方案有效地解決了現(xiàn)有技術(shù)中電容失配導致流水線式ADC非線性度增大，而傳統(tǒng)方法(如增大電容面積、版圖匹配技術(shù)等)不能很好的解決電容失配，且通過數(shù)字校正技術(shù)解決電容失配時復雜度高、難以設(shè)計和難以進行錯誤排查的技術(shù)問題。為了更好的理解上述技術(shù)方案，下面將結(jié)合說明書附圖以及具體的實施方式對上述技術(shù)方案進行詳細的說明，應當理解本實用新型實施例以及實施例中的具體特征是對本申請技術(shù)方案的詳細的說明，而不是對本申請技術(shù)方案的限定，在不沖突的情況下，本實用新型實施例以及實施例中的技術(shù)特征可以相互組合。請參考圖4，本實用新型實施例提供了一種流水線式模數(shù)轉(zhuǎn)換器，包括流水級電路(1～N)，流水級電路(1～N)中任一單級電路(圖4中以流水級電路1為例)包括子模數(shù)轉(zhuǎn)換器10和子數(shù)模轉(zhuǎn)換器20，所述任一單級電路還包括余量放大器模塊30；余量放大器模塊30包括：開關(guān)模塊31、電容模塊32、運算放大器33和電容選擇控制子電路34；開關(guān)模塊31的輸入端用于接收模擬輸入信號VI和子數(shù)模轉(zhuǎn)換器20的輸出信號SUB_DA；開關(guān)模塊31的輸出端通過電容模塊32與運算放大器33的輸入端連接、并直接與運算放大器33的輸出端連接；電容模塊32包括多個電容，所述多個電容的數(shù)量依據(jù)所述任一單級電路的流水級比特數(shù)而定；電容選擇控制子電路34與開關(guān)模塊31連接，用于輸出控制信號來控制開關(guān)模塊31的開關(guān)狀態(tài)，以從電容模塊32的多個電容中隨機選擇電容分別對應與子數(shù)模轉(zhuǎn)換器20的輸出端和運算放大器33的輸出端連接。其中，流水級電路(1～N-1)中每一級電路單元的輸出作為下一級電路單元的輸入。在具體實施過程中，流水級電路(1～N)中任一單級電路均由兩項非交疊時鐘信號(即第一時鐘信號CLK1和第二時鐘信號CLK2)控制，具體的，第一時鐘信號CLK1對應圖3中的采樣時鐘信號，第二時鐘信號CLK2對應圖3中的建立時鐘信號。請參考圖5，電容選擇控制子電路34包括：偽隨機序列發(fā)生器341，用于基于第一時鐘信號CLK1生成二進制格式偽隨機數(shù)(Q1～Qi)；其中，i為該偽隨機數(shù)的二進制位數(shù)，i大于等于6；編碼子模塊342，用于基于所述二進制格式偽隨機數(shù)(Q1～Qi)生成編碼序列(A1～Aj)；其中，j為該編碼序列的二進制位數(shù)，j大于等于8；與門子模塊343，用于對第二時鐘信號CLK2和所述編碼序列進行求與計算，以生成第一控制序列信號(B1～Bj)；非門子模塊344，用于對所述第一控制序列信號(B1～Bj)進行求非計算，以生成第二控制序列信號(C1～Cj)；其中，所述控制信號包括所述第一控制序列信號(B1～Bj)和所述第二控制序列信號(C1～Cj)。具體的，所述編碼序列包括多個二進制位，所述與門子模塊343包括多個與門，所述非門子模塊344包括多個非門；其中，所述編碼序列的多個二進制位(A1～Aj)一一對應輸送至所述多個與門，以與所述第二時鐘信號CLK2進行求與計算，進而生成包括多個二進制位的第一控制序列信號(B1～Bj)；所述第一控制序列信號的多個二進制位(B1～Bj)一一對應輸送至所述多個非門進行求非計算，以生成包括多個二進制位的第二控制序列信號(C1～Cj)。具體的，電容選擇控制子電路34的與門子模塊343和非門子模塊344分別包含多個與門和多個非門；與門子模塊343中部分與門的輸出端與第二開關(guān)組件342連接，以對第二開關(guān)組件342進行控制；與門子模塊343中另一部分與門的輸出端與第五開關(guān)組件345連接，以對第五開關(guān)組件345進行控制；非門子模塊344中部分非門的輸出端與第一開關(guān)組件341連接，以對第一開關(guān)組件341進行控制；非門子模塊344中另一部分非門的輸出端與第四開關(guān)組件344連接，以對第四開關(guān)組件344進行控制。在具體實施過程中，請參考圖6，開關(guān)模塊31包括第一開關(guān)組件311、第二開關(guān)組件312和第三開關(guān)組件313，電容模塊32包括第一電容組件321；第一開關(guān)組件311的輸入端與子數(shù)模轉(zhuǎn)換器20的同相信號輸出端相連，用于接收子數(shù)模轉(zhuǎn)換器20的正輸出信號SUB_DAP；第一開關(guān)組件311的輸出端通過第一電容組件321與運算放大器33的同相信號輸入端相連、還通過第二開關(guān)組件312與運算放大器33的反相信號輸出端相連；第三開關(guān)組件313的輸入端用于接收同相模擬輸入信號VIP，第三開關(guān)組件313的輸出端通過第一電容組件321與運算放大器33的同相信號輸入端相連、還通過第二開關(guān)組件312與運算放大器33的反相信號輸出端相連；電容選擇控制子電路34與第一開關(guān)組件311和第二開關(guān)組件312相連，用于輸出所述第二控制序列信號控制第一開關(guān)組件311的開關(guān)狀態(tài)、以及輸出所述第一控制序列信號控制第二開關(guān)組件312的開關(guān)狀態(tài)，以從第一電容組件321中隨機選擇電容分別對應與子數(shù)模轉(zhuǎn)換器20的同相信號輸出端和運算放大器33的反相信號輸出端連接；其中，第三開關(guān)組件313通過第一時鐘信號CLK1進行控制。在具體實施過程中，仍請參考圖6，開關(guān)模塊31還包括第四開關(guān)組件314、第五開關(guān)組件315和第六開關(guān)組件316；電容模塊32包括第二電容組件322；第四開關(guān)組件314的輸入端與子數(shù)模轉(zhuǎn)換器20的反相信號輸出端相連，用于接收子數(shù)模轉(zhuǎn)換器20的負輸出信號SUB_DAN；第四開關(guān)組件314的輸出端通過第二電容組件322與運算放大器33的反相信號輸入端相連、還通過第五開關(guān)組件315與運算放大器33的同相信號輸出端相連；第六開關(guān)組件316的輸入端用于接收反相模擬輸入信號VIN，第六開關(guān)組件316的輸出端通過第二電容組件322與運算放大器33的反相信號輸入端相連、還通過第五開關(guān)組件315與運算放大器33的同相信號輸出端相連；電容選擇控制子電路34與第四開關(guān)組件314和第五開關(guān)組件315相連，用于輸出所述第二控制序列信號控制第四開關(guān)組件314的開關(guān)狀態(tài)、以及輸出所述第一控制序列信號控制第五開關(guān)組件315的開關(guān)狀態(tài)，以從第二電容組件322中隨機選擇電容分別對應與子數(shù)模轉(zhuǎn)換器20的反相信號輸出端和運算放大器33的同相信號輸出端連接；其中，第六開關(guān)組件316通過第二時鐘信號CLK2進行控制。在具體實施過程中，第一開關(guān)組件311包括并聯(lián)的多個第一開關(guān)件，第二開關(guān)組件312包括并聯(lián)的多個第二開關(guān)件，第三開關(guān)組件313包括并聯(lián)的多個第三開關(guān)件，第一電容組件321包括并聯(lián)的多個第一電容；所述多個第一開關(guān)件一一對應與所述多個第二開關(guān)件連接，所述多個第一開關(guān)件一一對應與所述多個第一電容連接，所述多個第三開關(guān)件一一對應與所述多個第一電容連接；其中，所述多個第一電容的個數(shù)基于所述任一單級電路的流水級比特數(shù)而定；所述第一控制序列信號用于控制調(diào)整所述多個第二開關(guān)件中各開關(guān)件的開關(guān)狀態(tài)，所述第二控制序列信號用于控制調(diào)整所述多個第一開關(guān)件中各開關(guān)件的開關(guān)狀態(tài)。在具體實施過程中，第四開關(guān)組件314包括并聯(lián)的多個第四開關(guān)件，第五開關(guān)組件315包括并聯(lián)的多個第五開關(guān)件，第六開關(guān)組件316包括并聯(lián)的多個第六開關(guān)件，第二電容組件322包括并聯(lián)的多個第二電容；所述多個第四開關(guān)件一一對應與所述多個第五開關(guān)件連接，所述多個第四開關(guān)件一一對應與所述多個第二電容連接，所述多個第六開關(guān)件一一對應與所述多個第二電容連接；其中，所述多個第二電容的個數(shù)基于所述任一單級電路的流水級比特數(shù)而定；所述第一控制序列信號用于控制調(diào)整所述多個第五開關(guān)件中各開關(guān)件的開關(guān)狀態(tài)，所述第二控制序列信號用于控制調(diào)整所述多個第四開關(guān)件中各開關(guān)件的開關(guān)狀態(tài)。在具體實施過程中，仍請參考圖6，余量放大器模塊30還包括通過第二時鐘信號CLK2進行控制的第七開關(guān)件317和第八開關(guān)件318；子數(shù)模轉(zhuǎn)換器20的同相信號輸出端通過第七開關(guān)件317與第一開關(guān)組件311連接，子數(shù)模轉(zhuǎn)換器20的反相信號輸出端通過第八開關(guān)件318與第四開關(guān)組件314連接。具體的，請參考圖7，以余量放大器模塊為1.5比特流水級電路為例，第一電容組件321拆分為四個并聯(lián)的第一電容(C11～C14)。對應地，第一開關(guān)組件311包括四個并聯(lián)的第一開關(guān)件(K11～K14)，一一對應與四個并聯(lián)的第一電容(C11～C14)連接；第二開關(guān)組件312包括四個并聯(lián)的第二開關(guān)件(K21～K24)一一對應與四個并聯(lián)的第一開關(guān)件(K11～K14)和四個并聯(lián)的第一電容(C11～C14)連接；第三開關(guān)組件包括四個并聯(lián)的第三開關(guān)件(K31～K34)，一一對應與四個并聯(lián)的第一開關(guān)件(K11～K14)、四個并聯(lián)的第二開關(guān)件(K21～K24)和四個并聯(lián)的第一電容(C11～C14)連接；四個第一開關(guān)件(K11～K14)的輸入端通過第七開關(guān)件317與子數(shù)模轉(zhuǎn)換器20的同相信號輸出端相連，用于接收子數(shù)模轉(zhuǎn)換器20的正輸出信號SUB_DAP；四個第三開關(guān)件(K31～K34)的輸入端接收同相模擬輸入信號VIP；四個第一電容(C11～C14)的不與第一開關(guān)組件311相連的一端通過第九開關(guān)件319接收采樣參考電壓VB、還直接與運算放大器33的同相信號輸入端相連。同樣的，第二電容組件322拆分為四個并聯(lián)的第二電容(C21～C24)。對應地，第四開關(guān)組件314包括四個并聯(lián)的第一開關(guān)件(K41～K44)，一一對應與四個并聯(lián)的第二電容(C21～C24)連接；第五開關(guān)組件315包括四個并聯(lián)的第五開關(guān)件(K51～K54)一一對應與四個并聯(lián)的第四開關(guān)件(K41～K44)和四個并聯(lián)的第二電容(C21～C24)連接；第六開關(guān)組件包括四個并聯(lián)的第六開關(guān)件(K61～K64)，一一對應與四個并聯(lián)的第四開關(guān)件(K41～K44)、四個并聯(lián)的第五開關(guān)件(K51～K54)和四個并聯(lián)的第二電容(C21～C24)連接；四個第四開關(guān)件(K41～K44)的輸入端通過第八開關(guān)件318與子數(shù)模轉(zhuǎn)換器20的反相信號輸出端相連，用于接收子數(shù)模轉(zhuǎn)換器20的負輸出信號SUB_DAN；四個第六開關(guān)件(K61～K64)的輸入端接收反相模擬輸入信號VIN；四個第二電容(C21～C24)的不與第四開關(guān)組件314相連的一端通過第十開關(guān)件3110接收采樣參考電壓VB、還直接與運算放大器33的反相信號輸入端相連。接著，請參考圖8，偽隨機序列發(fā)生器341按照設(shè)計要求在第一時鐘信號CLK1的上升沿到來時，生成一組二進制格式偽隨機數(shù)(Q1～Q6)；進一步，根據(jù)運算放大器33外圍電路對稱的特性，可將編碼子模塊342設(shè)置為包含兩個編碼器(3421、3422)，分別接收二進制格式偽隨機數(shù)(Q1～Q3)和二進制格式偽隨機數(shù)(Q4～Q6)；編碼器3421基于二進制格式偽隨機數(shù)(Q1～Q3)生成編碼序列(A1～A4)，編碼器3422基于二進制格式偽隨機數(shù)(Q4～Q6)生成編碼序列(A5～A8)；對應地，與門子模塊343設(shè)置為包含8個與門(3431～3438)，一一對應輸入編碼序列(A1～A8)，并分別與第二時鐘信號CLK2進行求與計算，以生成第一控制序列信號(B1～B8)；進一步，非門子模塊344設(shè)置為包含8個非門(3441～3448)，一一對應輸入編碼序列(B1～B8)，并分別進行求非計算，以生成第二控制序列信號(C1～C8)。其中，第一控制序列信號(B1～B4)用于一一對應控制四個第二開關(guān)件(K21～K24)的開關(guān)狀態(tài)，第一控制序列信號(B5～B8)用于一一對應控制四個第五開關(guān)件(K51～K54)的開關(guān)狀態(tài)，第二控制序列信號(C1～C4)用于一一對應控制四個第一開關(guān)件(K11～K14)的開關(guān)狀態(tài)，第二控制序列信號(C5～C8)用于一一對應控制四個第四開關(guān)件(K41～K44)的開關(guān)狀態(tài)。下面結(jié)合圖7和圖8詳細敘述本方案中1.5比特流水級電路的工作原理，并說明本技術(shù)如何解決電容失配引起的ADC非線性失真問題。本方案流水級電路工作在兩個階段，這兩個階段受非交疊時鐘CLK1和CLK2控制，下面按照其工作階段進行介紹。當?shù)谝粫r鐘信號CLK1為高電平時，受CLK1控制的第三開關(guān)件(K31～K34)、第六開關(guān)件(K61～K64)、第九開關(guān)件319和第十開關(guān)件3110導通，其余開關(guān)件截止，這時四個第一電容(C11～C14)以及四個第二電容(C21～C24)對同相、反相模擬輸入信號(VIP、VIN)進行采樣，同時，在CLK1的上升沿偽隨機序列發(fā)生器341更新一次，兩個編碼器(3421、3422)分別對二進制格式偽隨機數(shù)(Q1～Q3)和二進制格式偽隨機數(shù)(Q4～Q6)進行編碼，用于生成編碼序列(A1～A8)，其編碼器的編碼規(guī)則如下表所示，圖中的兩個編碼器(3421、3422)的編碼規(guī)則一樣，下面僅以編碼器3421為例：對于任何的輸入Q1、Q2、Q3信號，輸出信號A1、A2、A3、A4中總是有兩個信號為高“1”，另外兩個信號為“0”。當?shù)诙r鐘信號CLK2為高電平時，受CLK2控制的第七開關(guān)件317和第八開關(guān)件318導通，同時信號A1、A2、A3、A4、A5、A6、A7、A8通過與門進行傳輸，這時有B1＝A1、B2＝A2、B3＝A3、B4＝A4、B5＝A5、B6＝A6、B7＝A7、B8＝A8，根據(jù)編碼規(guī)則，B1～B4中有兩個信號為高電平、另外兩個信號為低電平，B5～B8中有兩個信號為高電平、另外兩個為低電平，受高電平控制的開關(guān)導通，受低電平控制的開關(guān)截止，此時，第一電容(C11～C14)中的兩個電容與運算放大器33的反相信號輸出端連接，另外兩個電容與子數(shù)模轉(zhuǎn)換器20的同相信號輸出端連接，例如，當Q1、Q2、Q3分別取值為0、0、0時，A1、A2、A3、A4分別取值為1、1、0、0，可知：B1、B2、B3、B4分別取值為1、1、0、0，C1、C2、C3、C4s分別取值為0、0、1、1，此時第一開關(guān)件(K13、K14)導通，第一開關(guān)件(K11、K12)斷開，第二開關(guān)件(K21、K22)導通，第二開關(guān)件(K23、K24)斷開，也就是說，第一電容(C11、C12)與子數(shù)模轉(zhuǎn)換器20的同相信號輸出端連接，第一電容(C13、C14)與運算放大器33的同相信號輸入端連接。同理，第二電容組件(C21～C24)中的兩個電容與運算放大器33的反相信號輸入端連接，而另外兩個電容與子數(shù)模轉(zhuǎn)換器20的反相信號輸出端連接。如此便構(gòu)成閉環(huán)的負反饋放大器，實現(xiàn)余量放大。由于二進制格式偽隨機數(shù)(Q1～Q6)是隨機的，所以編碼后的輸出也是隨機的，即第一電容(C11～C14)和第二電容(C21～C24)與運算放大器33輸出端連接還是與子數(shù)模轉(zhuǎn)換器20輸出端連接也是隨機的。相應地，本方案中的流水級電路的傳輸函數(shù)如下式(I)所示：Vres=(1+CsCf)Vin+CsCfVref-Vref≤Vin≤-14Vref(1+CsCf)Vin-14Vref≤Vin≤+14Vref(1+CsCf)Vin-CsCfVref+14Vref≤Vin≤Vref---(I)]]>其中，Vin為上述圖7中同相模擬輸入信號VIP與反相模擬輸入信號VIN的差值，Vref上述圖7中的子數(shù)模轉(zhuǎn)換器20的同相輸出信號SUB_DAP與反相輸出信號SUB_DAN的差值，Vres為上述圖7中的運算放大器33的同相輸出信號VOP與反相輸出信號VON的差值，Cs表示與子數(shù)模轉(zhuǎn)換器20的同相信號輸出端(或反相信號輸出端)連接的總電容值，Cf表示與運算放大器33的反相信號輸出端(或同相信號輸出端)連接的總電容值。以Cs表示與子數(shù)模轉(zhuǎn)換器20的同相信號輸出端連接的總電容值、Cf表示與運算放大器33的反相信號輸出端連接的總電容值為例，Cs＝C1i+C1j、Cf＝C1m+C1n；集合{i,j,m,n}＝{1,2,3,4}，合并上式可以寫為：Vres=(1+CsCf)Vin-Di*CsCfVref,Di∈(-1,0,1)---(II)]]>在理想情況下，電容Cs和電容Cf絕對相等，此時該傳輸函數(shù)為線性函數(shù)，但考慮在實際應用中電容Cs與電容Cf失配，Cs＝Cf+ΔC，則上式(II)變?yōu)椋篤res=2Vin-Di*Vref+ΔCCf(Vin-Di*Vref),Di∈(-1,0,1)---(III)]]>上式(III)中的一項為電容失配引入的誤差，同樣的，運算放大器33的負輸入和正輸出側(cè)的單端電路也存在相同的傳輸函數(shù)關(guān)系。對于傳統(tǒng)的1.5比特流水級而言，Cs和Cf是不變的，即電容失配引入的誤差不變，這會造成流水線式ADC的傳輸曲線彎曲，但是，通過采取本申請技術(shù)方案，Cs和Cf的值是隨機變化的，所以電容失配引起的誤差量也是隨機變化的，并且該誤差的數(shù)學期望為0，傳輸曲線的統(tǒng)計期望曲線與理想傳輸曲線是一致的，故可以將電容失配引起的誤差認為是噪聲，這樣整體流水線式ADC的線性度就不再受電容失配的影響了。需要指出的是：1)在1.5比特流水級電路中，第一電容組件341和第二電容組件342分別由四個電容構(gòu)成，對應的第一至第六開關(guān)組件(311～316)分別包含的開關(guān)件的個數(shù)與各電容組件包含的電容個數(shù)相等(即為4個)，電容選擇控制子電路34輸出的第一控制序列信號和第二控制序列信號分別包含的用于進行開關(guān)控制的二進制信號位數(shù)與需要控制的開關(guān)件的個數(shù)相對應，例如：第一控制序列信號用于同時控制第二開關(guān)組件312和第五開關(guān)組件313，則第一控制序列信號所包含的用于進行開關(guān)控制的二進制信號位數(shù)為第二開關(guān)組件312和第五開關(guān)組件313的開關(guān)件個數(shù)的總和(即為8個)，結(jié)合圖5可確定j＝8；在1.5比特流水級電路中，以運算放大器33的負輸入和正輸出側(cè)的單端電路為例，隨機選取的Cs或Cf的情況種數(shù)為種，從而可以確定偽隨機序列發(fā)生器341輸出的用于控制該單端電路的二進制格式偽隨機數(shù)的位數(shù)M，具體的，M應滿足即M≥3，結(jié)合圖5可確定i＝2M≥6；2)本方案還適用于多比特流水級電路(如2.5比特流水級電路、3.5比特流水級電路、4.5比特流水級電路等)，改進流水級電路結(jié)構(gòu)與1.5比特流水級電路類似。具體的，在2.5比特流水級電路中，第一電容組件341和第二電容組件342分別由八個電容構(gòu)成，對應的第一至第六開關(guān)組件(311～316)分別包含的開關(guān)件的個數(shù)與各電容組件包含的電容個數(shù)相等(即為8個)，電容選擇控制子電路34輸出的第一控制序列信號和第二控制序列信號分別包含的用于進行開關(guān)控制的二進制信號位數(shù)與需要控制的開關(guān)件的個數(shù)相對應，例如：第一控制序列信號用于同時控制第二開關(guān)組件312和第五開關(guān)組件313，則第一控制序列信號所包含的用于進行開關(guān)控制的二進制信號位數(shù)為第二開關(guān)組件312和第五開關(guān)組件313的開關(guān)件個數(shù)的總和(即為16個)，結(jié)合圖5可確定j＝16；在2.5比特流水級電路中，以運算放大器33的負輸入和正輸出側(cè)的單端電路為例，隨機選取的Cs或Cf的情況種數(shù)為種，從而可以確定偽隨機序列發(fā)生器341輸出的用于控制該單端電路的二進制格式偽隨機數(shù)的位數(shù)M，具體的，M應滿足即M≥7，結(jié)合圖5可確定i＝2M≥14；對于3.5比特流水級電路、4.5比特流水級電路等可以此類推，這里不再一一贅述。綜上所述，在本實用新型實施例中，對傳統(tǒng)的流水級電路進行改進，依據(jù)所述余量放大器模塊的比特數(shù)確定電容模塊中電容個數(shù)，并通過電容選擇控制子電路控制開關(guān)模塊的開關(guān)狀態(tài)，以從所述電容模塊的多個電容中隨機選擇電容分別對應與所述子數(shù)模轉(zhuǎn)換器的輸出端和所述運算放大器的輸出端連接，隨機選擇流水級電路中的反饋電容，將電容失配引起的固定誤差轉(zhuǎn)換為隨機誤差，即將該固定誤差轉(zhuǎn)換為具有隨機特性的噪聲，使得整個流水線式ADC的線性度免受電容失配的影響，ADC的性能指標能夠達到一些無線通信系統(tǒng)的高要求(如有效位數(shù)10比特以上、THD在-90dB以下、SFDR在90dB以上等)，同時本技術(shù)方案實現(xiàn)起來方便，不必像算法校正一樣需要大量的數(shù)字電路和校正收斂時間，只需要在傳統(tǒng)電路上增加少量模塊即可?？梢?，本技術(shù)方案有效地解決了現(xiàn)有技術(shù)中電容失配導致流水線式ADC非線性度增大，而傳統(tǒng)方法(如增大電容面積、版圖匹配技術(shù)等)不能很好的解決電容失配，且通過數(shù)字校正技術(shù)解決電容失配時復雜度高、難以設(shè)計和難以進行錯誤排查的技術(shù)問題。盡管已描述了本實用新型的優(yōu)選實施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例做出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實施例以及落入本實用新型范圍的所有變更和修改。顯然，本領(lǐng)域的技術(shù)人員可以對本實用新型進行各種改動和變型而不脫離本實用新型的精神和范圍。這樣，倘若本實用新型的這些修改和變型屬于本實用新型權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本實用新型也意圖包含這些改動和變型在內(nèi)。當前第1頁1 2 3