本實用新型涉及一種快速穩(wěn)定鎖定的PLL。

背景技術(shù)：

PLL由鑒相器、電荷泵、壓控振蕩器、和分頻器組成。輸入時鐘和反饋時鐘輸入到鑒相器，鑒相器比較兩個時鐘的相位，輸出up和dn信號來控制電荷泵的充放電電流，電荷泵的充放電電流決定壓控振蕩器的控制電壓vcon。壓控振蕩器的輸出時鐘頻率由壓控電壓vcon決定。分頻器的分頻倍數(shù)決定了輸出時鐘頻率和輸入時鐘頻率的倍數(shù)。通常來說，上電后，電荷泵對電容Cp充電，讓vcon達(dá)到工作頻率需要的電壓。PLL鎖定以后，反饋時鐘的頻率和相位與輸入時鐘的頻率和相位一致。

如圖2所示，充放電電流I＝I1，如果I太大，則vcon上的過沖電壓太大，導(dǎo)致輸出時鐘的抖動太大。

如圖3所示，如果I太小，則vcon上的過沖電壓很小，但鎖定時間會很長。

技術(shù)實現(xiàn)要素：

本實用新型的目的在于克服上述現(xiàn)有技術(shù)的缺點，提供一種快速穩(wěn)定鎖定的PLL。

為達(dá)到上述目的，本實用新型采用以下技術(shù)方案予以實現(xiàn)：

快速穩(wěn)定鎖定的PLL，包括鑒相器、脈寬檢測電路、電荷泵、壓控振蕩器以及分頻器，鑒相器的輸入端接輸入時鐘和來自于分頻器的反饋時鐘，鑒相器的輸出端輸出up信號和dn信號，并通過脈寬檢測電路與電荷泵的控制端相連，電荷泵輸出壓控振蕩器的壓控電壓vcon，壓控振蕩器輸出輸出時鐘，并反饋給分頻器。

本實用新型進(jìn)一步的改進(jìn)在于：

所述脈寬檢測電路的輸入端接up信號和dn信號，輸出端輸出en_n信號和en信號，en_n信號接MOS管P0的柵極，en信號接MOS管N0的柵極。

所述電荷泵包括四個漏極和源極依次串聯(lián)的MOS管，其中第一MOS管的漏極接VDD，第四MOS管的源極接地，第二MOS管的源極和第三MOS管的漏極之間輸出壓控電壓vcon；第二MOS管和第三MOS管的柵極分別接鑒相器的up信號和dn信號。

所述MOS管P0的漏極接VDD，源極接第一MOS管的源極；MOS管N0的漏極接第四MOS管的漏極，源極接地。

與現(xiàn)有技術(shù)相比，本實用新型具有以下有益效果：

本實用新型鑒相器的輸出up和dn是一對相互反相的脈沖信號，脈沖的寬度表示輸入時鐘和反饋時鐘的相位差。脈沖寬度大，表示輸入時鐘和反饋時鐘的相位差大，脈沖寬度小，表示輸入時鐘和反饋時鐘的相位差小。脈寬檢測電路檢測up和dn的脈寬，當(dāng)脈寬達(dá)到固定延遲值時，en＝1，en_n＝0，P0晶體管和N0晶體管導(dǎo)通，充放電電流I＝I1+I2，充放電速度很快，保證了PLL的鎖定速度很快。隨著vcon的上升，反饋時鐘和輸入時鐘的相位差減小。當(dāng)鑒相器的輸出up和dn的脈寬小于固定延遲值時，en＝0，en_n＝1，P0晶體管和N0晶體管關(guān)閉，充放電電流I＝I1，充放電速度變慢，保證了vcon上的過沖電壓很小。

【附圖說明】

圖1為普通結(jié)構(gòu)的PLL結(jié)構(gòu)圖；

圖2為的普通結(jié)構(gòu)的PLL在vcon上產(chǎn)生較大過沖圖；

圖3為的普通結(jié)構(gòu)的PLL需較長鎖定時間圖；

圖4為的快速穩(wěn)定鎖定的PLL結(jié)構(gòu)圖；

圖5為的本實用新型的PLL鎖定時間和過沖圖；

圖6為的脈寬檢測電路圖；

圖7為的脈寬小于固定延遲時脈寬檢測電路工作圖；

圖8為的脈寬大于固定延遲時脈寬檢測電路工作圖。

【具體實施方式】

下面結(jié)合附圖對本實用新型做進(jìn)一步詳細(xì)描述：

參見圖4，本實用新型包括鑒相器、脈寬監(jiān)測電路、電荷泵、壓控振蕩器以及分頻器，鑒相器的輸入端接輸入時鐘和來自于分頻器的反饋時鐘，鑒相器的輸出端輸出up信號和dn信號，并通過脈寬監(jiān)測電路與電荷泵的控制端相連，電荷泵輸出壓控振蕩器的壓控電壓vcon，壓控振蕩器輸出輸出時鐘，并反饋給分頻器。電荷泵包括四個漏極和源極依次串聯(lián)的MOS管，其中第一MOS管的漏極接VDD，第四MOS管的源極接地，第二MOS管的源極和第三MOS管的漏極之間輸出壓控電壓vcon；第二MOS管和第三MOS管的柵極分別接鑒相器的up信號和dn信號。脈寬監(jiān)測電路的輸入端接up信號和dn信號，輸出端輸出en_n信號和en信號，en_n信號接MOS管P0的柵極，en信號接MOS管N0的柵極。MOS管P0的漏極接VDD，源極接第一MOS管的源極；MOS管N0的漏極接第四MOS管的漏極，源極接地。

本實用新型的原理：

如圖5所示，本實用新型鑒相器輸出up和dn是一對相互反相的脈沖信號，脈沖的寬度表示輸入時鐘和反饋時鐘的相位差。脈沖寬度大，表示輸入時鐘和反饋時鐘的相位差大，脈沖寬度小，表示輸入時鐘和反饋時鐘的相位差小。脈寬檢測電路檢測up和dn的脈寬，當(dāng)脈寬達(dá)到固定延遲值時，en＝1，en_n＝0，P0晶體管和N0晶體管導(dǎo)通，充放電電流I＝I1+I2，充放電速度很快，保證了PLL的鎖定速度很快。隨著vcon的上升，反饋時鐘和輸入時鐘的相位差減小。當(dāng)鑒相器的輸出up和dn的脈寬小于固定延遲值時，en＝0，en_n＝1，P0晶體管和N0晶體管關(guān)閉，充放電電流I＝I1，充放電速度變慢，保證了vcon上的過沖電壓很小。

如圖6所示，脈沖寬度檢測電路實例：鑒相器的輸出up輸入到鎖存器的數(shù)據(jù)端和固定延遲電路，經(jīng)過固定延遲電路后產(chǎn)生up延遲信號輸入到鎖存器的時鐘端，鎖存器的輸出為en信號，該鎖存器為上升沿采樣鎖存器。鑒相器的輸出dn輸入到鎖存器的數(shù)據(jù)端和固定延遲電路，經(jīng)過固定延遲電路后產(chǎn)生dn延遲信號輸入到鎖存器的時鐘端，鎖存器的輸出為en_n信號，該鎖存器為下降沿采樣鎖存器。

如圖7，up的正脈沖寬度且dn的負(fù)脈沖寬度小于固定延遲值時：en＝0，en_n＝1

如圖8，up的正脈沖寬度且dn的負(fù)脈沖寬度大于固定延遲值時：en＝1，en_n＝0

固定延遲值可調(diào)，且為300ps左右比較合適。

以上內(nèi)容僅為說明本實用新型的技術(shù)思想，不能以此限定本實用新型的保護(hù)范圍，凡是按照本實用新型提出的技術(shù)思想，在技術(shù)方案基礎(chǔ)上所做的任何改動，均落入本實用新型權(quán)利要求書的保護(hù)范圍之內(nèi)。