本實(shí)用新型涉及電路技術(shù)領(lǐng)域，特別是涉及一種時(shí)鐘產(chǎn)生電路。

背景技術(shù)：

圖1是傳統(tǒng)兩倍電源擺幅的時(shí)鐘產(chǎn)生電路，P’是P增強(qiáng)型場效應(yīng)晶體管，N1’～N5’是N增強(qiáng)型場效應(yīng)晶體管，C1’、C2’和Cload’是電容，VCC’是電源電壓。圖1中，N1’和N2’采用交叉耦合的結(jié)構(gòu)，N1’的柵端接到N2’的源端，N1’的源端接到N2’的柵端。時(shí)鐘產(chǎn)生電路開始啟動(dòng)時(shí)，N4’和N5’將結(jié)點(diǎn)A’和結(jié)點(diǎn)B’鉗位在VCC’-Vthn’的電位，Vthn’是N增強(qiáng)型場效應(yīng)晶體管的閾值。Vin’是時(shí)鐘輸入，電路工作時(shí)，參照?qǐng)D2，假設(shè)Vin’由0變成VCC’，那么結(jié)點(diǎn)C’的電位由VCC’變成0，結(jié)點(diǎn)D’由0變成VCC’。由于電容兩端的電壓不能突變，結(jié)點(diǎn)B’電壓被抬高到2*VCC’，N1’導(dǎo)通，結(jié)點(diǎn)A’電壓為VCC’，N2’關(guān)斷，N3’關(guān)斷，P’導(dǎo)通，Vout’從0逐漸上升到2*VCC’。

傳統(tǒng)兩倍電源擺幅的時(shí)鐘產(chǎn)生電路存在以下缺點(diǎn)：Vout’從0逐漸上升到2*VCC’的過程中電荷全部由反相器INV2’提供，由于C2’有寄生電容，反相器INV2’所要提供的電荷Qt’＝Cload’*2*VCC’+Q1’，Q1’是C2’損失的電荷，Q1’＝2*VCC’*C2’，該電荷Qt’較大，導(dǎo)致傳統(tǒng)兩倍電源擺幅的時(shí)鐘產(chǎn)生電路的功耗較大。

技術(shù)實(shí)現(xiàn)要素：

鑒于上述問題，本實(shí)用新型實(shí)施例的目的在于提供一種時(shí)鐘產(chǎn)生電路，以解決傳統(tǒng)兩倍電源擺幅的時(shí)鐘產(chǎn)生電路的功耗大的問題。

為了解決上述問題，本實(shí)用新型實(shí)施例公開了一種時(shí)鐘產(chǎn)生電路，包括驅(qū)動(dòng)電路、交叉耦合電路和輸出模塊，其中，所述驅(qū)動(dòng)電路包括：第一反相器，所述第一反相器的輸入端接收時(shí)鐘輸入信號(hào)，所述第一反相器的輸出端與所述輸出模塊的控制端相連；第二反相器，所述第二反相器的輸出端與所述交叉耦合電路的第一控制端相連；延遲模塊，所述延遲模塊的輸入端分別與所述第一反相器的輸出端和所述輸出模塊的控制端相連，所述延遲模塊的輸出端分別與所述交叉耦合電路的第二控制端和所述第二反相器的輸入端相連，所述延遲模塊用于對(duì)所述第一反相器的輸出信號(hào)進(jìn)行延遲。

可選地，所述延遲模塊包括：延遲單元，所述延遲單元包括2N個(gè)依次連接的第三反相器，所述延遲單元的輸入端分別與所述第一反相器的輸出端和所述輸出模塊的控制端相連；N為大于0的整數(shù)；或門，所述或門的第一輸入端分別與所述第一反相器的輸出端和所述輸出模塊的控制端相連，所述或門的第二輸入端與所述延遲單元的輸出端相連，所述或門的輸出端作為所述延遲模塊的輸出端。

可選地，所述交叉耦合電路包括：第一NMOS管，所述第一NMOS管的漏端和柵端分別與電源相連；第二NMOS管，所述第二NMOS管的漏端與所述電源相連，所述第二NMOS管的源端與所述第一NMOS管的源端相連；第三NMOS管，所述第三NMOS管的漏端和柵端分別與所述電源相連；第四NMOS管，所述第四NMOS管的漏端與所述電源相連，所述第四NMOS管的源端與所述第三NMOS管的源端相連；第一電容，所述第一電容的一端分別與所述第一NMOS管的源端、所述第二NMOS管的源端和所述第四NMOS管的柵端相連，所述第一電容的另一端作為所述交叉耦合電路的第二控制端；第二電容，所述第二電容的一端分別與所述第三NMOS管的源端、所述第四NMOS管的源端和所述第二NMOS管的柵端相連，所述第二電容的一端作為所述交叉耦合電路的輸出端，所述第二電容的另一端作為所述交叉耦合電路的第一控制端。

可選地，所述第一NMOS管、所述第二NMOS管、所述第三NMOS管和所述第四NMOS管為增強(qiáng)型NMOS管。

可選地，所述輸出模塊包括：PMOS管，所述PMOS管的柵端與所述第一反相器的輸出端相連，所述PMOS管的漏端與所述交叉耦合電路的輸出端相連；第五NMOS管，所述第五NMOS管的柵端分別與所述PMOS管的柵端和所述第一反相器的輸出端相連，所述第五NMOS管的漏端與所述PMOS管的源端相連，所述第五NMOS管的源端接地；第三電容，所述第三電容的一端分別與所述第五NMOS管的漏端和所述PMOS管的源端相連，所述第三電容的另一端接地，所述第三電容的一端作為所述時(shí)鐘產(chǎn)生電路的輸出端。

可選地，所述PMOS管為增強(qiáng)型PMOS管，所述第五NMOS管為增強(qiáng)型NMOS管。

本實(shí)用新型實(shí)施例包括以下優(yōu)點(diǎn)：通過在時(shí)鐘產(chǎn)生電路的驅(qū)動(dòng)電路中增加延遲模塊，設(shè)置延遲模塊的輸入端分別與第一反相器的輸出端和輸出模塊的控制端相連，延遲模塊的輸出端分別與交叉耦合電路的第二控制端和第二反相器的輸入端相連，延遲模塊對(duì)第一反相器的輸出信號(hào)進(jìn)行延遲。這樣，由于延遲模塊的延遲作用，在時(shí)鐘產(chǎn)生電路的輸出電壓從0逐漸上升到2*電源電壓的過程中，第二反相器只需提供輸出電壓從電源電壓逐漸上升到2*電源電壓的過程中的電荷，與傳統(tǒng)兩倍電源擺幅的時(shí)鐘產(chǎn)生電路相比，有效降低了一半功耗。

附圖說明

圖1是傳統(tǒng)兩倍電源擺幅的時(shí)鐘產(chǎn)生電路的結(jié)構(gòu)示意圖；

圖2是傳統(tǒng)兩倍電源擺幅的時(shí)鐘產(chǎn)生電路的時(shí)序示意圖；

圖3是本實(shí)用新型的一種時(shí)鐘產(chǎn)生電路實(shí)施例的結(jié)構(gòu)框圖；

圖4是本實(shí)用新型的一種時(shí)鐘產(chǎn)生電路實(shí)施例的結(jié)構(gòu)示意圖；

圖5是本實(shí)用新型的一種時(shí)鐘產(chǎn)生電路實(shí)施例的時(shí)序示意圖。

具體實(shí)施方式

為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說明。

參照?qǐng)D3，其示出了本實(shí)用新型的一種時(shí)鐘產(chǎn)生電路實(shí)施例的結(jié)構(gòu)框圖，該時(shí)鐘產(chǎn)生電路包括驅(qū)動(dòng)電路1、交叉耦合電路2和與交叉耦合電路2的輸出端相連的輸出模塊3，其中，驅(qū)動(dòng)電路1具體可以包括如下模塊：第一反相器11，第一反相器11的輸入端接收時(shí)鐘輸入信號(hào)Vin，第一反相器11的輸出端與輸出模塊3的控制端相連；第二反相器12，第二反相器12的輸出端與交叉耦合電路2的第一控制端相連；延遲模塊13，延遲模塊13的輸入端分別與第一反相器11的輸出端和輸出模塊3的控制端相連，延遲模塊13的輸出端分別與交叉耦合電路2的第二控制端和第二反相器12的輸入端相連，延遲模塊13用于對(duì)第一反相器11的輸出信號(hào)進(jìn)行延遲。

由于延遲模塊13的延遲作用，當(dāng)時(shí)鐘輸入信號(hào)Vin處于上升沿時(shí)，延遲模塊13的輸出端信號(hào)較第一反相器11的輸出端將有延遲。在延遲模塊13對(duì)第一反相器11的輸出信號(hào)進(jìn)行延遲的時(shí)間內(nèi)，由電源提供電荷，時(shí)鐘產(chǎn)生電路的輸出端電壓Vout從0逐漸上升到電源電壓；延遲模塊13對(duì)第一反相器11的輸出信號(hào)進(jìn)行延遲后，由第二反相器12提供電荷，時(shí)鐘產(chǎn)生電路的輸出端電壓Vout從電源電壓逐漸上升到2*電源電壓。這樣，在時(shí)鐘產(chǎn)生電路的輸出端電壓Vout從0逐漸上升到2*電源電壓的過程中，電荷損耗僅為時(shí)鐘產(chǎn)生電路的輸出端電壓Vout從電源電壓逐漸上升到2*電源電壓時(shí)的電荷損耗，與傳統(tǒng)兩倍電源擺幅的時(shí)鐘產(chǎn)生電路相比，本實(shí)用新型實(shí)施例的時(shí)鐘產(chǎn)生電路有效降低了一半功耗。

可選地，參照?qǐng)D4，延遲模塊13可以包括：延遲單元131，延遲單元131包括2N個(gè)依次連接的第三反相器133，延遲單元131的輸入端分別與第一反相器11的輸出端和輸出模塊3的控制端相連；N為大于0的整數(shù)；或門132，或門132的第一輸入端分別與第一反相器11的輸出端和輸出模塊3的控制端相連，或門132的第二輸入端與延遲單元131的輸出端相連，或門132的輸出端作為延遲模塊13的輸出端。圖4中，N等于1。

可選地，參照?qǐng)D4，交叉耦合電路2可以包括：第一NMOS管N1，第一NMOS管N1的漏端和柵端分別與電源相連，電源電壓為VCC；第二NMOS管N2，第二NMOS管N2的漏端與電源相連，第二NMOS管N2的源端與第一NMOS管N1的源端相連；第三NMOS管N3，第三NMOS管N3的漏端和柵端分別與電源相連；第四NMOS管N4，第四NMOS管N4的漏端與電源相連，第四NMOS管N4的源端與第三NMOS管N3的源端相連；第一電容C1，第一電容C1的一端分別與第一NMOS管N1的源端、第二NMOS管N2的源端和第四NMOS管N4的柵端相連，第一電容C1的另一端作為交叉耦合電路2的第二控制端；第二電容C2，第二電容C2的一端分別與第三NMOS管N3的源端、第四NMOS管N4的源端和第二NMOS管N2的柵端相連，第二電容C2的一端作為交叉耦合電路2的輸出端，第二電容C2的另一端作為交叉耦合電路2的第一控制端。

可選地，第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4可以為增強(qiáng)型NMOS管。

可選地，參照?qǐng)D4，輸出模塊3可以包括：PMOS管P，PMOS管P的柵端與第一反相器11的輸出端相連，PMOS管P的漏端與交叉耦合電路2的輸出端相連；第五NMOS管N5，第五NMOS管N5的柵端分別與PMOS管P的柵端和第一反相器11的輸出端相連，第五NMOS管N5的漏端與PMOS管P的源端相連，第五NMOS管N5的源端接地；第三電容Cload，第三電容Cload的一端分別與第五NMOS管N5的漏端和PMOS管P的源端相連，第三電容Cload的另一端接地，第三電容Cload的一端作為時(shí)鐘產(chǎn)生電路的輸出端。

可選地，PMOS管P可以為增強(qiáng)型PMOS管P，第五NMOS管N5可以為增強(qiáng)型NMOS管。

圖4所示的時(shí)鐘產(chǎn)生電路工作時(shí)，假設(shè)時(shí)鐘輸入信號(hào)Vin的電壓由0變成VCC，那么第一反相器11的輸出端結(jié)點(diǎn)J的電壓由VCC變成0，此時(shí)，第五NMOS管N5關(guān)斷，PMOS管P導(dǎo)通，或門132的輸出端結(jié)點(diǎn)H的電壓，在一段延遲時(shí)間后才由VCC變成0。在延遲的這段時(shí)間內(nèi)，第四NMOS管N4導(dǎo)通，第二電容C2的一端結(jié)點(diǎn)F的電壓被第四NMOS管N4上拉到電源VCC，由電源提供電荷，時(shí)鐘產(chǎn)生電路的輸出端電壓Vout從0逐漸上升到VCC。等到結(jié)點(diǎn)H的電壓變成0時(shí)，第一反相器11的輸出端結(jié)點(diǎn)I的電壓變成VCC，由于電容兩端的電壓不能突變，結(jié)點(diǎn)F的電壓被抬高到2*VCC。此時(shí)，第二NMOS管N2導(dǎo)通，第一電容C1的一端結(jié)點(diǎn)E的電壓為VCC，第四NMOS管N4關(guān)斷，由第二反相器12提供電荷，Vout從VCC逐漸上升到2*VCC，第二反相器12提供的電荷Qt＝Cload*(2*VCC-VCC)+Q2＝Cload*VCC+Q2，Q2是第二電容C2損失的電荷，Q2＝VCC*C2。因此，與傳統(tǒng)兩倍電源擺幅的時(shí)鐘產(chǎn)生電路相比，Qt＝1/2Qt’。圖5為圖4所示的時(shí)鐘產(chǎn)生電路工作時(shí)的時(shí)序示意圖。其中，時(shí)鐘輸入信號(hào)Vin的電壓范圍為0V～VCC，結(jié)點(diǎn)J的電壓范圍為0V～VCC，結(jié)點(diǎn)E的電壓范圍為VCC～2VCC，結(jié)點(diǎn)F的電壓范圍為VCC～2VCC，時(shí)鐘產(chǎn)生電路的輸出端電壓Vout的電壓范圍為0V～2VCC。

本實(shí)用新型實(shí)施例包括以下優(yōu)點(diǎn)：通過在時(shí)鐘產(chǎn)生電路的驅(qū)動(dòng)電路中增加延遲模塊，設(shè)置延遲模塊的輸入端分別與第一反相器的輸出端和輸出模塊的控制端相連，延遲模塊的輸出端分別與交叉耦合電路的第二控制端和第二反相器的輸入端相連，延遲模塊對(duì)第一反相器的輸出信號(hào)進(jìn)行延遲。這樣，由于延遲模塊的延遲作用，在時(shí)鐘產(chǎn)生電路的輸出電壓從0逐漸上升到2*電源電壓的過程中，第二反相器只需提供輸出電壓從電源電壓逐漸上升到2*電源電壓的過程中的電荷，與傳統(tǒng)兩倍電源擺幅的時(shí)鐘產(chǎn)生電路相比，有效降低了一半功耗。

本說明書中的各個(gè)實(shí)施例均采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似的部分互相參見即可。

盡管已描述了本實(shí)用新型實(shí)施例的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對(duì)這些實(shí)施例做出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本實(shí)用新型實(shí)施例范圍的所有變更和修改。

最后，還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開來，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者終端設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者終端設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個(gè)……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者終端設(shè)備中還存在另外的相同要素。

以上對(duì)本實(shí)用新型所提供的一種時(shí)鐘產(chǎn)生電路，進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對(duì)本實(shí)用新型的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本實(shí)用新型的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本實(shí)用新型的思想，在具體實(shí)施方式及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對(duì)本實(shí)用新型的限制。