本發(fā)明涉及符合測量計(jì)數(shù)領(lǐng)域，尤其涉及一種符合計(jì)數(shù)器的實(shí)現(xiàn)方法。

背景技術(shù)：

符合技術(shù)是利用電子學(xué)的方法在不同探測器的輸出脈沖中把有時間關(guān)聯(lián)的事件選擇出來。舉例來說若單個粒子被兩個或者多個Geiger計(jì)數(shù)器探測到，則認(rèn)為這些探測到的脈沖在時間上是同時發(fā)生的；利用這種現(xiàn)象，德國科學(xué)家博思發(fā)明了“符合方法”，并且設(shè)計(jì)了符合電路。符合計(jì)數(shù)器的發(fā)明為核物理、宇宙射線和超聲波方面的研究提供了有效工具。近年來，量子信息作為一門新興交叉學(xué)科迅猛發(fā)展，符合計(jì)數(shù)器被廣泛應(yīng)用在量子光學(xué)實(shí)驗(yàn)中。

符合計(jì)數(shù)器的主要作用是對一定時間內(nèi)發(fā)生的事件脈沖進(jìn)行符合判決并統(tǒng)計(jì)。簡單的符合計(jì)數(shù)器可由分立元件晶體管、乘法器、與門等電路實(shí)現(xiàn)，但是當(dāng)通道較多、精度要求較高時，該設(shè)計(jì)由于電路復(fù)雜、額外的傳輸延時，很難滿足精度要求。隨著微電子技術(shù)的發(fā)展，復(fù)雜可編程邏輯器件(CPLD)和現(xiàn)場可編程門陣列(FPGA)等高性能可編程邏輯器件的出現(xiàn)，多路符合計(jì)數(shù)器有了新的設(shè)計(jì)方法。其中FPGA擁有豐富的邏輯和布局布線資源，可以根據(jù)需求隨意設(shè)計(jì)內(nèi)部邏輯和布線，滿足多通道符合測量系統(tǒng)的要求，提高了符合計(jì)數(shù)器的精度，節(jié)約符合計(jì)數(shù)器設(shè)計(jì)的成本。

現(xiàn)有技術(shù)如公開號為CN103364819A的中國專利所公開的一種基于FPGA的高精度符合計(jì)數(shù)器實(shí)現(xiàn)方法，其特征在于：所述方法是通過脈沖成形，縮短了光電探測器輸出的脈沖寬度；所述方法中的整個符合計(jì)數(shù)器都可集成在FPGA的硬件平臺上；所述方法可對測量通道進(jìn)行選擇，通過模塊擴(kuò)展能夠獲得多個不同通道的符合測量結(jié)果；所述方法中的高精度符合計(jì)數(shù)器主要包括三個功能模塊，分別是脈沖成形模塊、邏輯處理模塊和RS232串口通信模塊。但是發(fā)明人在利用該方法進(jìn)行實(shí)際實(shí)驗(yàn)中發(fā)現(xiàn)，該方法僅僅是將寬的脈沖信號縮短以減小干擾來提升精度，但是脈沖的寬度是一個相對概念，如果沒有其他的有效的處理模塊進(jìn)行配合在某一定條件下該方法的受干擾性仍然達(dá)不到發(fā)明人實(shí)際的需求。

技術(shù)實(shí)現(xiàn)要素：

針對現(xiàn)有技術(shù)的不足之處本發(fā)明提供一種窗口時間可配置的多路符合計(jì)數(shù)器的實(shí)現(xiàn)方法，本發(fā)明方法通過譯碼器準(zhǔn)確地動態(tài)配置窗口時間大小，并將輸入信號經(jīng)過脈沖整形和窗口時間單元，整形成脈寬一致的脈沖信號，同時將窗口時間截取的信號放大成脈寬一致的單穩(wěn)態(tài)信號，最后使用等精度測頻法進(jìn)行脈沖計(jì)數(shù)以此有效提高了計(jì)數(shù)精度。

本發(fā)明的技術(shù)方案是提供一種窗口時間可配置的多路符合計(jì)數(shù)器的實(shí)現(xiàn)方法，所述的方法是將多通路的輸入信號輸入至FPGA中，并在FPGA內(nèi)部完成符合計(jì)數(shù)過程，包括以下步驟，

A1，所述多通路的輸入信號通過脈沖整形和窗口時間單元內(nèi)的預(yù)整形器整形為方波信號，將方波信號分別輸入至脈沖整形單元及窗口時間單元；

將輸入脈沖整形單元的方波信號經(jīng)由多條互相獨(dú)立且內(nèi)部延遲單元數(shù)量可控的第一延遲鏈進(jìn)行延遲，并在所述第一延遲鏈的最后一級由第一多路譯碼器選擇開通一個所述第一延遲鏈的通道輸出延遲的方波信號，其余所述第一延遲鏈關(guān)閉，所有輸入脈沖整形單元的方波信號經(jīng)過邏輯處理形成整形脈沖信號；

將輸入窗口時間單元的方波信號經(jīng)由多條互相獨(dú)立且內(nèi)部延遲單元數(shù)量可控的第二延遲鏈進(jìn)行延遲，并在所述第二延遲鏈的最后一級由第二多路譯碼器選擇開通一個所述第二延遲鏈的通道輸出延遲的方波信號，其余所述第二延遲鏈關(guān)閉，所有輸入窗口時間單元的方波信號經(jīng)過邏輯處理形成窗口時間信號；通過配置第二多路譯碼器的輸入,從而調(diào)整窗口時間信號的脈寬；

A2，所述整形脈沖信號以及所述窗口時間信號經(jīng)過符合計(jì)數(shù)單元輸出符合計(jì)數(shù)信號；

A3，所述整形脈沖信號與所述符合計(jì)數(shù)信號進(jìn)入計(jì)數(shù)單元進(jìn)行計(jì)數(shù)。

作為本發(fā)明的優(yōu)選，多條互相獨(dú)立且內(nèi)部延遲單元數(shù)量可控的第一延遲鏈及第二延遲鏈均為并聯(lián)結(jié)構(gòu)。

本發(fā)明可以設(shè)置第一延遲鏈及第二延遲鏈的大?。挥啥嗦纷g碼器穩(wěn)定的選擇開通和關(guān)閉的延遲鏈，延遲時間精確。

作為本發(fā)明的優(yōu)選，A1中的所述的預(yù)整形器為T觸發(fā)器，所述多通路的輸入信號由T觸發(fā)器進(jìn)行初步整形成分頻的方波信號。在脈沖整形和窗口時間單元，首先使用T觸發(fā)器對信號進(jìn)行初步整形成分頻的方波信號，將多通路的輸入信號變寬，有利于后續(xù)的邏輯處理。經(jīng)過T觸發(fā)的信號，再次經(jīng)過一系列邏輯處理，整形成脈寬較窄的信號，利于后續(xù)的窗口時間處理。

作為本發(fā)明的優(yōu)選，所述輸入脈沖整形單元的方波信號經(jīng)過邏輯處理形成整形脈沖信號，所述的邏輯處理的方法為將輸入脈沖整形單元的方波信號經(jīng)過邏輯與門到達(dá)邏輯異或門，同時將經(jīng)過所述第一延遲鏈延遲的方波信號通過邏輯與門到達(dá)邏輯異或門，所述邏輯異或門輸出所述整形脈沖信號。

作為本發(fā)明的優(yōu)選，所述輸入窗口時間單元的方波信號經(jīng)過邏輯處理形成窗口時間信號，所述的邏輯處理的方法為將輸入窗口時間單元的方波信號經(jīng)過邏輯與門到達(dá)邏輯異或門，同時將經(jīng)過所述第二延遲鏈延遲的方波信號通過邏輯與門到達(dá)邏輯異或門，所述邏輯異或門輸出可調(diào)的窗口時間信號。

作為本發(fā)明的優(yōu)選，A1中所述第一多路譯碼器通過三態(tài)緩沖器實(shí)現(xiàn)對所述第一延遲鏈的輸出通道進(jìn)行選擇開通或者關(guān)閉；所述第二多路譯碼器通過三態(tài)緩沖器實(shí)現(xiàn)對所述第二延遲鏈的輸出通道進(jìn)行選擇開通或者關(guān)閉,關(guān)閉的通道為高阻態(tài)。

作為本發(fā)明的優(yōu)選，A2中形成所述符合計(jì)數(shù)信號的方法包括以下步驟，

B1，將所述整形脈沖信號以及所述窗口時間信號分別通過由邏輯與門構(gòu)成的第三延遲鏈進(jìn)行延遲；

B2，通過邏輯與門，所述窗口時間信號篩除不符合的脈沖信號，并輸出符合的脈沖信號；

B3，將所述符合的脈沖信號通過行為級數(shù)字單穩(wěn)態(tài)電路，產(chǎn)生穩(wěn)定脈寬的可調(diào)信號；

B4，將所述可調(diào)信號通過由數(shù)據(jù)選擇器選擇的符合計(jì)數(shù)的通路；

B5，將所述數(shù)據(jù)選擇器輸出的信號通過邏輯與門生成所述符合計(jì)數(shù)信號。

作為本發(fā)明的優(yōu)選，所述第三延遲鏈通過調(diào)整邏輯與門的數(shù)量以保證所有所述整形脈沖信號所通過的延遲路徑相等。通過等長的延遲路徑，有利于窗口時間處理。

作為本發(fā)明的優(yōu)選，所述的計(jì)數(shù)單元包括計(jì)數(shù)器和鎖存器；

所述的計(jì)數(shù)器用于對所述整形脈沖信號以及所述符合計(jì)數(shù)信號進(jìn)行計(jì)數(shù)；

所述鎖存器用于對所述計(jì)數(shù)器的計(jì)數(shù)進(jìn)行鎖存。

作為本發(fā)明的優(yōu)選，所述的計(jì)數(shù)器采用等精度測頻法對所述整形脈沖信號以及所述符合計(jì)數(shù)信號進(jìn)行計(jì)數(shù)。采用等精度測頻法對計(jì)數(shù)脈沖進(jìn)行處理，其精度不受被測信號頻率變化的影響，消除了被測信號計(jì)數(shù)產(chǎn)生的誤差。

作為本發(fā)明的優(yōu)選，所述的多通路的輸入信號經(jīng)由FPGA的全局時鐘網(wǎng)絡(luò)到達(dá)所述脈沖整形和窗口時間單元。由于全局時鐘網(wǎng)絡(luò)有專用的時鐘緩沖和驅(qū)動，具有最小偏移和最大扇出能力；多通路的輸入信號走全局時鐘網(wǎng)絡(luò)時，到達(dá)脈沖整形和窗口時間單元時延時最小。

本發(fā)明具有以下有益效果：

1、本發(fā)明通過譯碼器可以準(zhǔn)確地對窗口時間大小進(jìn)行動態(tài)配置，可以準(zhǔn)確的控制窗口時間的大小，輸出窗口時間精度高。

2、所有輸入信號經(jīng)過脈沖整形和窗口時間單元，整形成脈寬一致的脈沖，利于后續(xù)邏輯處理。

3、在符合計(jì)數(shù)脈沖產(chǎn)生單元，使用行為級單穩(wěn)態(tài)數(shù)字電路，能夠?qū)⒋翱跁r間截取的信號放大成脈寬一致的單穩(wěn)態(tài)信號，利于后續(xù)邏輯處理。

4、使用等精度測頻法進(jìn)行脈沖計(jì)數(shù)，精度不受輸入影響，穩(wěn)定性更高。

附圖說明

圖1為本發(fā)明的邏輯設(shè)計(jì)框圖；

圖2為本發(fā)明的脈沖整形和窗口時間單元的電路圖；

圖3為本發(fā)明的第一延遲鏈的電路圖；

圖4(1)～圖4(2)為本發(fā)明的整形脈沖信號產(chǎn)生的實(shí)施例；

圖5(1)～圖5(4)為本發(fā)明的窗口時間信號產(chǎn)生的實(shí)施例；

圖6為本發(fā)明的符合計(jì)數(shù)單元的電路圖；

圖7為本發(fā)明的符合計(jì)數(shù)信號的波形圖；

圖8為等精度測頻法的波形示意圖；

圖9為本發(fā)明實(shí)測符合計(jì)數(shù)脈沖波形示意圖；

圖中，CCU pulse-符合計(jì)數(shù)脈沖、CW-窗口時間信號、Reshaped signal-整形脈沖信號、MUX-數(shù)據(jù)選擇器。

具體實(shí)施方式

以下結(jié)合附圖對本發(fā)明作進(jìn)一步詳細(xì)說明。

本發(fā)明采用FPGA作為硬件平臺，本發(fā)明將多通路的輸入信號輸入至FPGA中，并在FPGA內(nèi)部完成符合計(jì)數(shù)過程。

如圖1所示，多通路的信號S1、S2、S3、、、Sn通過FPGA的IO引腳通過FPGA的全局時鐘走線，進(jìn)入到脈沖整形和窗口時間單元，生成脈沖整形信號和窗口時間信號；生成后的脈沖整形信號和窗口時間信號進(jìn)入到符合計(jì)數(shù)信號產(chǎn)生單元，產(chǎn)生符合計(jì)數(shù)信號；最終整形后的脈沖整形信號和符合計(jì)數(shù)信號到達(dá)計(jì)數(shù)單元進(jìn)行計(jì)數(shù)。

全局時鐘走線(Clock Tree and Nets)：S1、S2、S3、、、Sn，通過專用全局時鐘輸入引腳(Global Clock Inputs)，進(jìn)入到FPGA全局時鐘網(wǎng)絡(luò)，通過專用時鐘走線架構(gòu)，到達(dá)脈沖整形單元。

由于全局時鐘網(wǎng)絡(luò)有專用的時鐘緩沖和驅(qū)動，具有最小偏移和最大扇出能力；S1、S2、S3、、、Sn等通道的信號走全局時鐘網(wǎng)絡(luò)時，到達(dá)脈沖整形單元時延時最小，如果不走全局時鐘網(wǎng)絡(luò)，多通路信號在布局布線后，經(jīng)過過多的開關(guān)矩陣，很難保證延遲一致。

除全局時鐘網(wǎng)絡(luò)外，也可采用內(nèi)部延遲線。

如圖2所示，為脈沖整形和窗口時間單元(Pulse Reshaping):該部分主要是對輸入的計(jì)數(shù)信號進(jìn)行整形。

信號整形有兩個目的：第一，是產(chǎn)生符合脈沖整形信號；第二，是產(chǎn)生窗口時間信號(Coincidence time Window)。

如圖2所示，信號Sn通過全局時鐘網(wǎng)絡(luò)后經(jīng)過T觸發(fā)器，進(jìn)行初步整形，分頻處理；生成方波信號；方波信號進(jìn)入脈沖整形單元，在經(jīng)過一系列數(shù)量等差數(shù)列的延遲鏈(delay line)，在最后一級由多路譯碼器選擇一路延遲鏈通路的開關(guān)開通，其余關(guān)斷，關(guān)斷后為高阻，開關(guān)是三態(tài)BUF。

如圖2及圖3所示，其中延遲鏈?zhǔn)怯?～n個邏輯門BUF組成。延遲鏈1～到延遲鏈n之間相互獨(dú)立且為并聯(lián)結(jié)構(gòu)。該并聯(lián)結(jié)構(gòu)可以讓兩兩相鄰的延時鏈做到精確的等差延時。

如圖4(1)～圖4(2)所示，以下列舉整形脈沖信號產(chǎn)生的具體實(shí)施例：

若延遲鏈3的延遲時間，可以將譯碼器AN、...、A2、A1、A0設(shè)置為0...010，那么進(jìn)入到后一級的n輸入邏輯與門的信號如圖4(1)所示。

延遲后的信號經(jīng)過多輸入邏輯與門到達(dá)邏輯XOR門，而方波信號2亦經(jīng)過邏輯與門，從而消除延長鏈信號經(jīng)過邏輯與門的影響并到達(dá)邏輯XOR門。如圖4(2)所示。

如圖2所示，信號Sn通過全局時鐘網(wǎng)絡(luò)后經(jīng)過T觸發(fā)器，進(jìn)行初步整形，分頻處理；生成方波信號，方波信號進(jìn)入窗口時間單元，在經(jīng)過一系列數(shù)量等差數(shù)列的延遲鏈(delay line)，在最后一級由多路譯碼器選擇一路延遲鏈通路的開關(guān)開通，其余關(guān)斷，關(guān)斷后為高阻，開關(guān)是三態(tài)BUF。

如圖5(1)～圖(4)所示，以下列舉窗口時間信號產(chǎn)生的具體實(shí)施例：

若延遲鏈3的延遲時間，可以將譯碼器AN、...、A2、A1、A0設(shè)置為0...010，那么進(jìn)入到后一級的n輸入邏輯與門的信號如圖5(1)所示。接著通過動態(tài)調(diào)整AN、...、A2、A1、A0為0...11，開啟延遲鏈4，那么延遲和后一級的邏輯與輸出如圖5(2)所示。

延遲后的信號經(jīng)過多輸入邏輯與門到達(dá)邏輯XOR門，而方波信號2亦經(jīng)過邏輯與門到達(dá)邏輯XOR門。如圖5(3)及圖5(4)為延遲不同的窗口時間信號CW的形成。

圖6為符合計(jì)數(shù)信號產(chǎn)生單元(coincidence counting unit)，該單元主要是檢測多通道信號的同步性，如果同步則產(chǎn)生脈沖計(jì)數(shù)信號。

如圖6所示，在窗口時間CW(Coincidence time Window)內(nèi)，如果S1、S2、S3、、、Sn的整形信號都出現(xiàn)，則認(rèn)為符合計(jì)數(shù)，產(chǎn)生符合計(jì)數(shù)信號。

窗口時間信號和脈沖整形信號在窗口時間作邏輯時，需要通過等長的延遲路徑；如圖5所示，通過調(diào)整延遲鏈長度，即調(diào)整邏輯與門的數(shù)量，保持布局布線后的路徑延遲一致，再將窗口時間信號和每一路Reshaped signal(脈沖整形信號)分別通過邏輯與門，篩除不符合的脈沖信號，不符合的脈沖信號為不在窗口時間時間內(nèi)的信號，符合的脈沖信號通過行為級數(shù)字單穩(wěn)態(tài)電路，產(chǎn)生暫穩(wěn)態(tài)信號，以便被后續(xù)邏輯處理。

通過設(shè)置數(shù)字單穩(wěn)態(tài)電路后一級的MUX，選擇所需符合計(jì)數(shù)的通路；并且將選擇的通路通過邏輯與門，生成符合計(jì)數(shù)信號(CCU pulse)。

數(shù)字單穩(wěn)態(tài)電路的暫態(tài)時間是系統(tǒng)時鐘CLK的整數(shù)倍，可以設(shè)置。暫態(tài)時間必須小于CW脈沖周期。CCU pulse產(chǎn)生波形圖如圖7所示。

計(jì)數(shù)單元包括計(jì)數(shù)器和鎖存器，計(jì)數(shù)器主要是計(jì)數(shù)經(jīng)過處理后整形脈沖信號以及符合計(jì)數(shù)脈沖的信號。由于采用等精度測頻法對處理后的信號進(jìn)行計(jì)數(shù)，實(shí)際門控信號是被測信號的周期的整數(shù)倍，其精度不受被測信號頻率變化的影響，消除了被測信號計(jì)數(shù)的產(chǎn)生的誤差。

等精度測頻原理波形圖如圖8所示，每一路計(jì)數(shù)模塊有三個計(jì)數(shù)器。第一計(jì)數(shù)器計(jì)數(shù)從0開始時設(shè)置預(yù)置閘門上升沿；計(jì)數(shù)到標(biāo)準(zhǔn)時鐘周期數(shù)Np時，設(shè)置下降沿，獲得預(yù)置閘門Tp。第二個和第三計(jì)數(shù)器分別對標(biāo)準(zhǔn)時鐘和被測信號同時計(jì)數(shù)。在閘門開啟信號(預(yù)置閘門上升沿)時，計(jì)數(shù)器并不開始計(jì)數(shù)，而是等到被測信號的上升沿到來時，第二個計(jì)數(shù)器和第三個計(jì)數(shù)器才真正開始計(jì)數(shù)(上升沿計(jì)數(shù))。然后當(dāng)預(yù)置閘門關(guān)閉信號(下降沿)到時，第二和第三計(jì)數(shù)器并非立即停止計(jì)數(shù)功能，而是等到被測信號的上升沿來時才停止計(jì)數(shù)，并且將計(jì)數(shù)器的數(shù)字進(jìn)行鎖存，完成測量。

在計(jì)數(shù)過程中，實(shí)際閘門時間Tx和預(yù)置閘門時間Tp并不嚴(yán)格相等，相差不超過被測信號的一個時鐘周期。在實(shí)際閘門時間Tx內(nèi)，計(jì)數(shù)器對被測信號的計(jì)數(shù)為Nx，對應(yīng)標(biāo)準(zhǔn)信號的計(jì)數(shù)為Ns。已知標(biāo)準(zhǔn)信號的頻率為f_s，則被測信號的頻率f_x的計(jì)數(shù)公式為由于實(shí)際閘門的開啟和關(guān)閉的時間都是在被測信號的上升沿，所以對被測信號的計(jì)數(shù)Nx理論上無誤差，但是對標(biāo)準(zhǔn)時鐘的計(jì)數(shù)Ns最多相差一個時鐘周期。由于被測信號頻率準(zhǔn)確值是則相對誤差的計(jì)算公式：

那么相對誤差僅由標(biāo)準(zhǔn)時鐘周期和閘門設(shè)置的時間長度決定。標(biāo)準(zhǔn)時鐘周期越小，預(yù)設(shè)閘門時間越長，則相對誤差越小。

上面所述的實(shí)施例僅是對本發(fā)明的優(yōu)選實(shí)施方式進(jìn)行描述，并非對本發(fā)明的構(gòu)思和范圍進(jìn)行限定。在不脫離本發(fā)明設(shè)計(jì)構(gòu)思的前提下，本領(lǐng)域普通人員對本發(fā)明的技術(shù)方案做出的各種變型和改進(jìn)，均應(yīng)落入到本發(fā)明的保護(hù)范圍，本發(fā)明請求保護(hù)的技術(shù)內(nèi)容，已經(jīng)全部記載在權(quán)利要求書中。