本發(fā)明屬于信號(hào)處理技術(shù)領(lǐng)域，涉及一種移相器，具體涉及一種頻率自跟蹤90°移相器。

背景技術(shù)：

移相器是一種用于改變信號(hào)相位的器件，用于產(chǎn)生與輸入信號(hào)存在相位差的同頻信號(hào)，廣泛應(yīng)用于儀表測(cè)量、雷達(dá)、通訊等領(lǐng)域。而90°移相器是最常用的一種移相器。

信號(hào)頻率在中低頻范圍內(nèi)時(shí)，常用以下三種90°移相器：1）由運(yùn)放、電阻和電容構(gòu)成的積分電路或?yàn)V波器，通過(guò)改變器件參數(shù)來(lái)調(diào)整移相大?。辉撘葡嗥餍盘?hào)頻率一般較為固定，而且電路復(fù)雜；當(dāng)信號(hào)頻率改變時(shí)，需重新調(diào)整電阻值或電容值。2）利用鎖相環(huán)、計(jì)數(shù)器、觸發(fā)器構(gòu)成的數(shù)字移相器，電路較為簡(jiǎn)單，但對(duì)輸入信號(hào)的波形以及幅值要求較為嚴(yán)格，且移相的相位值只能取離散值。3）利用高速A/D轉(zhuǎn)換器采集輸入信號(hào)，經(jīng)FPGA或單片機(jī)處理后經(jīng)D/A送出，以產(chǎn)生所需要的相位差。這種移相器在信號(hào)處理的實(shí)時(shí)性方面較前兩種方法低。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是提供一種輸入信號(hào)頻率可以在較大范圍內(nèi)變化的頻率自跟蹤90°移相器。

為實(shí)現(xiàn)上述目的，本發(fā)明所采用的技術(shù)方案是：一種頻率自跟蹤90°移相器，包括依次相連接的信號(hào)調(diào)理電路、數(shù)字鎖相倍頻電路和低通濾波電路。

所述的信號(hào)調(diào)理電路包括第一芯片、第二芯片和第三芯片；第一芯片和第二芯片采用可調(diào)增益放大器AD603，第三芯片采用電壓比較器MAX903；第一芯片的第3腳和第一電阻的一端接信號(hào)輸入端，第一芯片的第2腳、第4腳和第一電阻的另一端接地，第一芯片的第6腳和第8腳分別接模擬-5V電源和模擬+5V電源，第一芯片的第1腳分別接外部電壓增益控制的正輸入端和第二電容的一端，第二電容另一端接地，第一芯片的第5腳和第7腳均接第一電容的一端，第一電容的另一端接第二芯片的第3腳；第二芯片的第2腳和第4腳接地，第二芯片的第8腳和第6腳分別接模擬+5V電源和模擬-5V電源，第二芯片的第5腳和第7腳均接第三芯片的第2腳，第二芯片的第1腳分別接外部電壓增益控制的正輸入端和第三電容的一端，第三電容的另一端和第三芯片的第3腳接地；第三芯片的第1腳和第8腳分別接模擬+5V電源和數(shù)字+5V電源，第三芯片的第4腳接模擬-5V電源，第三芯片的第6腳接地，第三芯片的第7腳接數(shù)字鎖相倍頻電路。

本發(fā)明90°移相器將濾波器、數(shù)字鎖相環(huán)和計(jì)數(shù)器設(shè)計(jì)移相器的優(yōu)點(diǎn)有機(jī)的結(jié)合起來(lái)，輸入的正弦信號(hào)經(jīng)信號(hào)調(diào)理電路進(jìn)行放大，并整形成方波；然后利用數(shù)字鎖相技術(shù)對(duì)整形后的方波實(shí)現(xiàn)跟蹤倍頻，倍頻系數(shù)為100；最后低通濾波電路以數(shù)字鎖相倍頻電路輸出的信號(hào)為時(shí)鐘，對(duì)輸入信號(hào)進(jìn)行低通濾波，通過(guò)設(shè)置合理的濾波器截止頻率，結(jié)合開(kāi)關(guān)電容濾波器MAX296的相頻特性，即可實(shí)現(xiàn)對(duì)輸入信號(hào)的自跟蹤90°移相。該移相器電路結(jié)構(gòu)簡(jiǎn)單、實(shí)時(shí)性好、成本低、調(diào)節(jié)方便，適用于不同應(yīng)用領(lǐng)域所處理信號(hào)的頻率在較大范圍變化的需要。

附圖說(shuō)明

圖1是本發(fā)明90°移相器的示意圖。

圖2是本發(fā)明90°移相器中信號(hào)調(diào)理電路的示意圖。

圖3是本發(fā)明90°移相器中數(shù)字鎖相倍頻電路的示意圖。

圖4是本發(fā)明90°移相器中低通濾波電路的示意圖。

圖1中：1.信號(hào)調(diào)理電路，2.數(shù)字鎖相倍頻電路，3.低通濾波電路。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。

如圖1所示，本發(fā)明90°移相器，包括依次相連接的信號(hào)調(diào)理電路1、數(shù)字鎖相倍頻電路2和低通濾波電路3。

如圖2所示，本發(fā)明90°移相器中的信號(hào)調(diào)理電路1，包括第一芯片U1、第二芯片U2和第三芯片U3；第一芯片U1和第二芯片U2采用可調(diào)增益放大器AD603，第三芯片U3采用電壓比較器MAX903；第一芯片U1的第3腳和第一電阻R1的一端接信號(hào)輸入端，第一芯片U1的第2腳、第4腳和第一電阻R1的另一端接地，第一芯片U1的第6腳接模擬-5V電源，第一芯片U1的第8腳接模擬+5V電源，第一芯片U1的第1腳分別接外部電壓增益控制端和第二電容C2的一端，第二電容C2的另一端接地，第一芯片U1的第5腳和第7腳均接第一電容C1的一端，第一電容C1的另一端接第二芯片U2的第3腳；第二芯片U2的第2腳和第4腳接地，第二芯片U2的第8腳接模擬+5V電源，第二芯片U2的第6腳接模擬-5V電源，第二芯片U2的第5腳和第7腳均接第三芯片U3的第2腳，第二芯片U2的第1腳分別接外部電壓增益控制端和第三電容C3的一端，第三電容C3的另一端和第三芯片U3的第3腳接地；第三芯片U3的第1腳接模擬+5V電源，第三芯片U3的第8腳接數(shù)字+5V電源，第三芯片U3的第4腳接模擬-5V電源，第三芯片U3的第6腳接地，第三芯片U3的第7腳接數(shù)字鎖相倍頻電路2。

第一芯片U1的第1腳和第二芯片U2的第1腳均為電壓增益控制的正輸入端，第一芯片U1的第2腳和第二芯片U2的第2腳均為電壓增益控制的負(fù)輸入端。增益控制輸入負(fù)端接地，增益控制輸入正端分別與第二電容C2的一端和第三電容C3的一端連接，作為電壓增益控制輸入端。第一芯片U1的第7腳為第一級(jí)放大輸出端；第二芯片U2的第3腳為第二級(jí)放大輸入端，第二芯片U2的第7腳為第二級(jí)放大輸出端；第三芯片U3的第7腳為整形輸出信號(hào)（shaping）輸出端。

如圖3所示，本發(fā)明90°移相器中的數(shù)字鎖相倍頻電路2，包括第四芯片U4、第五芯片U5、第六芯片U6、第七芯片U7和第八芯片U8；第四芯片U4采用數(shù)字鎖相環(huán)74LS297，第五芯片U5和第六芯片U6采用十進(jìn)制計(jì)數(shù)器74LS192，第七芯片U7采用非門74LS04，第八芯片U8采用雙D觸發(fā)器74LS74。第四芯片U4的第16腳和第四電容C4的一端均接模擬+5V電源， 第四電容C4的另一端接地，第四芯片U4的第8腳接地，第四芯片U4的第6腳和第11腳相接，第四芯片U4的第4腳和第5腳均接外部時(shí)鐘clk0，第四芯片U4的第9腳接第三芯片U3的第7腳，第四芯片U4的第7腳分別與第五芯片U5的第5腳和第八芯片U8的第11腳相連接，第四芯片U4的第10腳接第八芯片U8的第5腳；第四芯片U4的第1腳、第2腳、第14腳和第15腳均接外部控制端，第四芯片U4的第3腳、第12腳和第13腳懸空未用。第五芯片U5的第16腳和第五電容C5的一端接數(shù)字+5V電源，第五電容C5的另一端接地，第五芯片U5的第4腳和第11腳均接數(shù)字+5V電源，第五芯片U5的第8腳接地，第五芯片U5的第12腳接第七芯片U7的第13腳；第七芯片U7的第14腳和第六電容C6的一端均接數(shù)字+5V電源，第六電容C6的另一端和第七芯片U7的第7腳接地，第七芯片U7的第5腳接第六芯片U6的第12腳，第七芯片U7的第6腳接第八芯片U8的第3腳，第七芯片U7的第12腳接第六芯片U6的第5腳。第六芯片U6的第8腳接地，第六芯片U6的第4腳、第11腳、第16腳和第七電容C7的一端接數(shù)字+5V電源，第七電容C7的另一端接地；第八芯片U8的第2腳和第6腳相接，第八芯片U8的第7腳接地，第八芯片U8的第8腳和第12腳相接，第八芯片U8的第1腳、第4腳、第14腳和第八電容C8的一端接數(shù)字+5V電源，第八電容C8的另一端接地，第八電容C8的第9腳接低通濾波電路3。

如圖4所示，本發(fā)明90°移相器中的低通濾波電路3，包括第九芯片U9，第九芯片U9采用MAX296開(kāi)關(guān)電容濾波器，第九芯片U9的第1腳接第八芯片U8的第9腳，第九芯片U9的第3腳和第4腳相接，第九芯片U9的第6腳接地，第九芯片U9的第2腳、第十電容C10的負(fù)極和第九電容C9的一端均接模擬-5V電源，第十電容C10的正極和第九電容C9的另一端接地，第九芯片U9的第7腳、第十一電容C11的一端和第十二電容C12的正極均接數(shù)字+5V電源，第十一電容C11的另一端和第十二電容C12的負(fù)極接地，第十電容C10和第十二電容C12為電解電容；第九芯片U9的第8腳接信號(hào)輸入端，第九芯片U9的第5腳為信號(hào)輸出端。

可調(diào)增益放大器AD603有三種工作模式：-10～30dB（90MHz帶寬）、0～40dB（30MHz帶寬）、10～50dB（9MHz帶寬），在本發(fā)明移相器中選擇90MHz帶寬兩級(jí)電路級(jí)聯(lián)的形式，可實(shí)現(xiàn)對(duì)輸入信號(hào)in理論上-20～60dB的放大，放大倍數(shù)G如式（1），其中VG為外部增益輸入控制電壓。

（1）

第五芯片U5、第六芯片U6、第七芯片U7及第八芯片U8中的1D觸發(fā)器級(jí)聯(lián)組成N=200進(jìn)制計(jì)數(shù)器。在數(shù)字鎖相環(huán)鎖定時(shí)，第四芯片U4第7引腳的信號(hào)頻率、第9引腳的信號(hào)頻率以及第10引腳的信號(hào)頻率滿足式（2）：

（2）

此時(shí)環(huán)路的中心頻率f_c為：

（3）

環(huán)路的跟蹤頻率范圍為（k為第四芯片U4內(nèi)部加減計(jì)數(shù)器的模值，取值范圍由第四芯片U4的第1腳、第2腳、第14腳和第15腳共同決定，具體取值可通過(guò)芯片的數(shù)據(jù)手冊(cè)得知）：

（4）

因此在以f_c為中心，范圍內(nèi)，實(shí)現(xiàn)了對(duì)shaping信號(hào)的跟蹤N倍頻。為了得到占空比為50%的方波，利用第八芯片U8中的2D觸發(fā)器對(duì)shaping信號(hào)再進(jìn)行2分頻，同時(shí)又由于shaping信號(hào)與輸入信號(hào)in同頻，即有：

（5）

當(dāng)輸入信號(hào)頻率f_in與濾波器截止頻率滿足式（6）時(shí)，輸入信號(hào)in與輸出信號(hào)out之間的相位差為90°。

（6）

而為實(shí)現(xiàn)低通濾波，需使第九芯片U9的時(shí)鐘信號(hào)頻率與濾波器截止頻率滿足：

（7）

由（6）式和（7）式可知，只需滿足即可實(shí)現(xiàn)輸入信號(hào)與輸出信號(hào)的90°移相。

由式（5）可知，已實(shí)現(xiàn)對(duì)輸入信號(hào)in在頻率范圍內(nèi)的100倍跟蹤倍頻，即可實(shí)現(xiàn)對(duì)輸入信號(hào)in在頻率范圍內(nèi)90°跟蹤移相。

信號(hào)調(diào)理電路1的作用是將輸入的正弦信號(hào)在較寬頻率和幅值范圍內(nèi)進(jìn)行放大，并整形成方波；數(shù)字鎖相倍頻電路2將整形后的方波利用跟蹤鎖相技術(shù)進(jìn)行倍頻，在本發(fā)明中倍頻系數(shù)為100；低通濾波電路3以數(shù)字鎖相倍頻電路輸出的信號(hào)為時(shí)鐘，對(duì)輸入信號(hào)進(jìn)行低通濾波，通過(guò)合理設(shè)置濾波器的截止頻率，利用開(kāi)關(guān)電容濾波器MAX296的相頻特性，實(shí)現(xiàn)對(duì)輸入信號(hào)的90°跟蹤移相。