優(yōu)先權請求本專利申請是于2016年2月9日提交、題為“adcbackgroundcalibrationwithdualconversions”、美國專利申請序列號15/019381的繼續(xù)部分，本文請求其優(yōu)先權權益，并在此通過引用的方式并入本文其全部內容。
背景技術：
：：電子系統(tǒng)可以包括模數(shù)(a/d)轉換器(adc)。將模擬信號轉換到數(shù)字信號允許電子系統(tǒng)中的執(zhí)行信號處理功能。adc電路的性能可取決于環(huán)境條件，諸如溫度和在制造期間發(fā)生的變化。更高精度的adc電路(例如，該adc電路的位數(shù)為12或以上)可需要在其工作壽命期間多次校準以避免位差錯。本發(fā)明人已經認識到用于改進adc校準的必要性。技術實現(xiàn)要素：通常本文件涉及模數(shù)轉換器(adc)電路，尤其涉及adc電路的校準。模數(shù)轉換系統(tǒng)的示例可包括采樣電路。采樣電路可以被配置為將第一轉換的輸入電壓采樣為n1位的第一數(shù)字值，并使用至少第二轉換的相同輸入電壓為n2位的第二數(shù)字值。n1和n2都是正整數(shù)。模數(shù)轉換系統(tǒng)可以包括模數(shù)轉換器(adc)電路。adc電路可包括提供相應的決策路徑的加權電路組件。該adc電路可以包括比較器電路，可以被配置為使用至少一些加權電路組件，以基于采樣輸入電壓進行比較，用于作為確定第一和第二數(shù)字值的位的位確定的部分。該adc電路可以包括邏輯電路，可被配置成控制在不同于第一轉換的決策路徑的第二轉換中所用的至少一些決策路徑。在示例中，至少一些加權電路元件和第一變換的n1位值的決策路徑可以從用于轉換第二轉換的n2位值的加權組件電路組件和決策路徑混洗。在示例中，邏輯電路可以包括數(shù)字引擎，可以被配置為向零(或有限的dc值)驅動第一變換的結果和第二轉換的結果之間的差異，諸如通過調整一個或多個加權電路組件的權重，以校準諸如用于輸入電壓的隨后樣本的一個或多個后續(xù)模數(shù)轉換的值。相比于僅執(zhí)行一個采樣電壓的一次轉換，具有采樣相同的采樣輸入電壓的兩次或多次轉換的優(yōu)勢，諸如在后文所述。模數(shù)轉換系統(tǒng)的示例可包括采樣電路，如可以被配置為采樣用于將第一轉換的輸入電壓轉換成第一數(shù)字值，并使用相同的輸入電壓樣本用于第二數(shù)字值的至少第二轉換。模數(shù)轉換系統(tǒng)可以包括模數(shù)轉換器(adc)電路。該adc電路可以包括第一級adc電路，如可以被配置為接收采樣的輸入電壓并啟動第一級模數(shù)轉換，使用l個最高有效位(msb)的至少l位確定。該adc電路可以包括至少第二級adc電路，如可以被配置為接收從從第一級adc電路的第一級模數(shù)轉換剩余的至少一個殘余電壓，并執(zhí)行至少兩個第二級模數(shù)轉換，每個在相應至少兩個第二級模數(shù)轉換中的位確定期間使用至少一個不同的配置，以校準模數(shù)轉換器電路。本部分旨在提供本專利申請的主題的概述。它并非意在提供本發(fā)明的排他性或窮盡的說明。詳細的描述包括提供關于本專利申請進一步的信息。附圖說明在附圖中，附圖不一定按比例繪制，相同的標號可以描述在不同視圖中的類似組件。具有不同后綴字母的類似數(shù)字可代表相同組件的不同情況。附圖通常以舉例的方式(而不是由限制的方式)示出本文件中討論的各種實施例。圖1是操作模數(shù)轉換器(adc)電路的示意圖。圖2是逐次逼近寄存器adc電路的示例的功能框圖。圖3是adc的數(shù)模轉換器(dac)電路的示例的部分的電路圖。圖4是在msb試驗的轉換階段中配置的adc的dac電路的電路圖。圖5是在msb試驗之后的位試驗的轉換階段中配置的adc的dac電路的電路圖。圖6是當轉換完成時adc的dac電路的電路圖。圖7是配置用于第二轉換的msb試驗階段的adc的dac電路的電路圖。圖8是在第二轉換的位試驗完成之后的adc的dac電路的電路圖。圖9示出流水線或分離adc系統(tǒng)的示例性非限制性實例。圖10a顯示與圖9類似的示例，但其中第二級adc電路可以包括單獨的第二級adc電路，諸如用于并行地執(zhí)行第一和第二第二級模數(shù)轉換。圖10b示出用于圖10a的第二級adc電路的采樣和轉換時序圖。圖11示出類似圖10的例子，其中抖動發(fā)生器電路可以被包括或耦合到第一級adc電路，以便向第一級adc電路的主adc電路應用抖動。圖12示出在adc電路的相同dac中組合混洗和抖動的示例。具體實施方式如本文前面所解釋的，更高精度的adc可需要重復校準。在一般情況下，有兩種類型的adc校準，前臺校準和后臺校準。前臺校準通常在工廠測試或在芯片上電完成，或adc校準的任何其他選擇專用時段進行。在前臺校準的示例中，精確的正弦波信號被饋送到adc輸入，以及使用準確的正弦波信號校準所有的關聯(lián)adc位權重。在另一示例中，adc的低比特用作測量和校準adc的最高有效位(msb)的位權重的參考。前臺校準的缺點在于：當僅在工廠執(zhí)行時，并不跟蹤芯片供應和溫度變化。另外，也可以涉及額外的制造成本，并可在現(xiàn)場使用期間必須中斷adc校準的操作以執(zhí)行校準。相比較而言，后臺校準在后臺運行，并且可在模數(shù)信號轉換正在進行中對于adc操作透明。另外，由于后臺校準在正常運行的后臺工作，可以跟蹤adc位權重的電源和溫度的影響。后臺校準的方法是使用一個或多個冗余adc通道。當未使用的通道的adc中的至少一個被校準時，一個adc通道用于在正常操作中。使用的adc可換出校準的adc，以及adc通道可以繼續(xù)換出直到校準所有的adc通道。大多數(shù)后臺校準方法的缺點可包括高模擬/數(shù)字電路的復雜性和長收斂時間中的一者或兩者。另一種方法是將一個adc分體成兩個adc，并使用兩個adc以轉換輸入信號。兩個adc在其轉換中使用冗余位，以及每個轉換需要不同的路徑以實現(xiàn)輸出決策。理想的，兩個adc的輸出將是相同，因為它們具有相同的輸入，所以這兩個adc輸出之間的差可以被處理，以數(shù)字搜索實際位權重，直到差值最小或接近零。對于分離adc，每個16位adc具有16位校準權重以校準，所以總共有形成分離adc的兩個adc的總共32個未知位權重。如果有32個隨機輸入電壓，每個adc采用隨機或偽隨機路徑以實現(xiàn)每個隨機輸入的決策，有32個位加權的等式：bit_adc1_vin1[15:0]*weight_adc1[15:0]-bit_adc2_vin1[15:0]*weight_adc2[15:0]＝0bit_adc1_vin2[15:0]*weight_adc1[15:0]-bit_adc2_vin2[15:0]*weight_adc2[15:0]＝0…bit_adc1_vin32[15:0]*weight_adc1[15:0]-bit_adc2_vin32[15:0]*weight_adc2[15:0]＝0.______________________bit_adc1_vinn表示對應于輸入vinn的adc1輸出位，和weight_adc1指校準的adc1位權重。假設所有32方程是不相關的，矩陣可解析，以獲取兩個adc的32個實際位權重，或數(shù)值方法可用于解析32位未知權重。例如，兩個不同的adc輸出可以饋送給最小均方(lms)環(huán)路，經配置為向下向零或所指定的固定值驅動轉換誤差，并同時確定最后32個adc位權重。由于校準過程是確定性的，數(shù)值方法應快速收斂。等式通常是不相關的，只要兩個adc在轉化中采取不同路徑。在其中等式是相關的情況下，可需要超過32個輸入電壓樣本。在有噪音的實際實施方式中，可需要更多的樣本以平均掉噪音的效果。雖然分離的adc方法改進了收斂時間，分離的adc方法仍包括較高的數(shù)字處理復雜性，增加了電路面積，并增加了功率開銷。分離adc方法的改進在于使用兩個半個adc，以通過平均兩個adc輸出而實現(xiàn)相同的噪聲性能，并僅使用一半的功耗和面積。然而，實際上，由于縮放模塊效率低下、路由開銷等，面積和功耗的開銷仍然顯著。此外，兩個adc可以在操作期間互相耦合，可降低性能。另一種方法是使用具有多個(例如，雙)轉換的一個adc，，以使后臺校準。圖1是用于操作adc電路的方法100的示例的圖。該adc電路可以是逐次逼近型adc、流水線式adc、閃存adc。在105，adc電路在adc電路的輸入采樣輸入電壓，以產生采樣的輸入電壓。在110，adc電路使用j1位試驗執(zhí)行采樣的輸入電壓的第一轉換為第一組n1位值，其中n1和j1是正整數(shù)。在某些示例中，adc電路是高精度adc電路，n1大于或等于十二。在某些示例中，adc電路的位n1的數(shù)目是16。在某些情況下，例如，使用冗余位，j1>n1。在某些情況下，諸如多個位可以使用單個位試驗確定，n1>j1。在115，adc電路執(zhí)行在第一轉換中所用的相同采樣輸入電壓的第二轉換(例如，在第一次轉換立即之后)，用于產生第二組n2。在第二轉換中使用的位試驗決策路徑的至少一部分可不同于在第一轉換中所用的決策路徑，諸如通過應用抖動、混洗或諸如本文進一步解釋的其它技術。在120，使用第一組n1位值和第二組n2位值確定所采樣的輸入電壓的最終n位數(shù)字值。原始決策位可從第一和第二轉換收集并送入數(shù)字引擎。數(shù)字引擎獲取原始的adc輸出位，并向零(或特定的有限值)的輸出之驅動兩個轉換之間差，并同時調整n位權重，以獲得adc電路的實際比特校準權重。校準分離adc架構的示例性例子描述在johna.mcneillandmichaelc.coln、標題“calibratableanalog-to-digitalconvertersystem”的美國專利號7312734，其分配到模擬設備公司，并在此作為參考，其中包括校準描述。圖2是n位逐次逼近寄存器(sar)adc電路200的示例的功能框圖。saradc電路可包括數(shù)模轉換器(dac)電路210、可包括在dac電路210的采樣電路205、電路比較器215和邏輯電路220。dac電路210可包括至少n個加權電路組件，諸如其中特點加權電路組件的權重(例如，電容值)可以相對于一個或多個其它加權電路組件指明，其中n為正整數(shù)。在某些實施例中，n等于16，和加權電路元件包括十六個電容(例如，十六個電容器包括不同的多個執(zhí)行單元電容器，以獲取相對彼此的權重)。采樣電路205可在adc電路的輸入采樣輸入電壓，并保持采樣電壓，由于與使用加權電路組件的另一電壓比較。dac電路210的輸出電壓(vdaco)可比較與于采樣和保持電壓，諸如使用比較器電路215。dac電路210的比特值可以諸如基于比較器的輸出215調整。在示例中，轉換可以開始于dac設置為中間電平。比較器215可確定dac輸出是否大于或小于采樣的輸入電壓，并且該比較結果可以被存儲為dac的位的1或0。轉換然后進行到下一比特值，直到數(shù)字值的所有位被確定。改變dac輸出和比較電壓與輸入電壓的一次迭代可以稱為位試驗或位測定。sar邏輯電路220可控制adc的操作，諸如在位試驗期間。sar邏輯電路220啟動輸入電壓的一次采樣，啟動采樣的輸入電壓的第一轉換為第一組位值，諸如使用第一組位試驗，并啟動采樣的輸入電壓的第二轉換到第二組位值，諸如使用第二組位試驗。邏輯電路可包括數(shù)字引擎222以執(zhí)行這樣的功能，諸如通過adc操作的不同狀態(tài)前進方向，并執(zhí)行所描述的計算。如圖1的方法，在第二轉換中使用的位試驗決策路徑的至少一部分可以在不同于第一轉換中使用的決策路徑進行，例如通過混洗、抖動等，使得不同的組件值或轉換比較標準可以在第一和第二轉換之間使用。邏輯電路220可使用第一組比特值的和第二組比特值而確定采樣的輸入電壓的最后n位數(shù)字值，以及最后的n位數(shù)字值可以在輸出dout可用。saradc可以包括子adc225以求解n比特值的k個msb，其中k是大于或等于1并且小于n的正整數(shù)。子adc可限制dac輸出擺幅，并快速解決前幾個msb以潛在提高整體saradc的效率。圖3是十六位saradc(n＝16)的dac電路310的示例的的部分的電路圖，由子adc解決dac的三個msb(k＝3)(位b15-b13)，在這個例子。saradc可包括至少一個冗余比特，并且在示出的例子中，saradc包括用于分配標記b13r的位b13的冗余比特。冗余可用于adc以容忍之前的決策錯誤，在這種情況下，對于相同的adc輸入，它用于使多個不同的路徑到達相同的決策。在圖3的例子中，sardac的電容器陣列被示為在saradc的采樣階段進行配置。子adc可輸出msb決策，諸如使用溫度計編碼，以及dac電路的三個msb(b15-b13)示為使用電容器cm6-cm0編碼的溫度計。輸入電壓可使用所有位b15-b13的加權電容器以及b13r進行采樣。七個msb電容是名義上的單位電容值c13的單位電容器，但他們有意地略有不同大小，以為諸如下文所述的兩個dac轉換提供不同的決策路徑。圖4是在子adc425進行msb決定之后，如配置在msb試驗的轉換階段中的saradc的dac電路410的電路圖。在施加到dac電路電容器的msb之前，子adc的決定可以混洗(例如，諸如隨機或偽隨機)。該adc可以包括開關矩陣430，其提供從子adc輸出到dac電路的msb的溫度計編碼的路徑。雖然msb由saradc試驗，dac電路的其余最低有效位(lsb)被連接到共模電壓vcm。在msb的位試驗完成之后，可執(zhí)行dac的其余位位試驗。圖5是saradc的dac電路510的電路圖，配置在msb試驗后續(xù)的b13r試驗的轉換階段。圖6是當對所有的dac電路的比特的第一轉換完成時，saradc的dac電路610的電路圖。在輸入電壓的第一完整轉換完成之后，adc決策位可獲得并可數(shù)字存儲。在下一個階段開始之前，該saradc可然后執(zhí)行adc的相同的采樣電壓輸入采樣的第二轉換。在圖3-6的示例中，dac電路的電容器陣列的電容器的頂板被連接到公共電路節(jié)點(連接到比較器的輸入端的節(jié)點)。在一些示例中，頂板電路節(jié)點在采樣階段之后不被驅動，因此盡管電容器的底板的連接改變，采樣輸入電壓的電荷保持持有。這允許執(zhí)行相同采樣的輸入電壓的多次轉換。在第二次轉換開始，底部電容板可以重置為vcm，這是和第一轉換開始的相同情況。在第一轉換的子adc的輸出的位決策可以重復使用，但在他們被施加到msb單元電容器用于第二轉換之前混洗。通過這種方式，不同的msb單元電容集合可以選擇為子adc決策的一和零，而當msb單元電容有意尺寸彼此不同，第二轉換將采取不同的路徑，以實現(xiàn)相同的adc輸入電壓得位決策。圖7是配置用于第二轉換階段的msb試驗的saradc的dac電路710的電路圖，子adc的輸出連接到使用第二混洗和所有l(wèi)sb重置為vcm的msb電容。圖8是在第二位試驗的轉換完成之后，saradc的dac電路810的電路圖。lsb的決策被標記為b13r’到b0’，以指示第二轉換的lsb決定不同于第一轉換的位決策，因為子adc位決策在應用到msb單元電容器之前重新混洗，這是有意地不匹配。只要msb單元電容器小程度的不匹配，一旦子adc決策混洗，位b13r至b0將在相同的輸入電壓樣本的兩次轉換之間進行不同決策。此外，adc噪聲也將有助于這里。為了顯著改進校準時間，考慮b13r冗余，msb電容可以故意調整尺寸為的峰-峰值。例如，在極端的情況下，如果標稱電容msb是1c(單元電容)，我們有意偏離尺寸七個msb電容器為0.88c,0.92c,0.96c,1c,1.04c,1.08c,and1.12c。電容的值可以是很粗糙。在最壞的情況下，子adc決定編碼0000111的msb的與三個最小msb電容選擇為一，和總電容將由如下關閉(-0.12–0.08–0.04–(0.04+0.08+0.12))c＝-0.48c。這個錯誤可以通過使用冗余b13r覆蓋，提供冗余+/-0.5℃。在實踐中，通過調整msb單元電容相互接近，僅b13r冗余的一小部分被使用，其中留下潛在adc決策錯誤的一些冗余。為了進一步隨機或偽隨機兩次轉換的決策路徑，少量抖動電壓(例如，小的隨機或偽隨機噪聲電壓)可以應用到子adc，以及第二子adc決定可執(zhí)行用于相同輸入電壓樣本的第二轉換，第二轉換中具有不同抖動值。應用的抖動量應當在由b13r冗余提供的公差范圍內。上面的示例描述了在單獨獨立子adc中的adc電路的操作。然而，根據(jù)一些實施例，子adc可以包括完整或主要adc電路的重新使用部分。該adc電路可以線性縮放或線性加權。adc電路的線性縮放部分可用作子adc，用來解決n位值的第k最顯著位(msb)，和在轉換的主要部分期間重新使用。一旦從相同的輸入信號獲得來自不同決策路徑的兩個adc轉換輸出，校準權重位可以數(shù)字或解析導出，如先前所描述。在一些示例中，邏輯電路平均第一組n位值和第二組n位值，以確定最終n位數(shù)字值。邏輯電路可以包括數(shù)字引擎以確定該位權重。數(shù)字引擎可以包括邏輯狀態(tài)機或可包括由一個或多個硬件和固件配置的專用處理器，以執(zhí)行所描述的功能。數(shù)字引擎可經配置以向零驅動所述兩次轉換的輸出的差，同時調整n位的權重，以獲得adc電路的實際位校準權重。在一些示例中，數(shù)字引擎計算最小二乘平均值，以收斂第一和第二組n位值為n位的最后值。在一些示例中，數(shù)字引擎在后臺確定校準，而adc根據(jù)正常操作進行轉換。一個樣本、兩次轉換方法相對于傳統(tǒng)的分離adc的優(yōu)點在于：要校準的位權重的數(shù)量可減半，這可以幫助減少時間，并進一步簡化用于收斂解決方案的校準引擎。而且，校準僅僅需要一個adc電路。第二轉換增加了adc轉換，但兩次轉換的結果可被平均以轉換噪音降低將三個分貝(3分貝)，所以品質因數(shù)(fom)大致保持不變。另外轉換的精確影響取決于采樣噪聲和轉換噪聲之間的比率、采樣時間和轉換時間之間的比率。整體fom應該相似于傳統(tǒng)的一個樣本、一次轉換的adc，假設樣本噪聲、采樣時間、轉換噪音和轉換時間中的一個或多個被合理分配。另外，后臺校準技術對于單個轉換方案沒有區(qū)域懲罰。進一步，額外的轉換可對用戶透明，用戶看到它作為普通的一個模擬輸入和一個數(shù)字輸出，由于adc僅采樣輸入一次以產生聚集的數(shù)字輸出。在某些示例中，單個采樣的輸入電壓的兩次轉換和adc電路操作并發(fā)執(zhí)行或循環(huán)執(zhí)行。在某些示例中，第一轉換作為adc電路的正常操作的一部分來執(zhí)行，以及第二轉換在指定時間并發(fā)執(zhí)行，諸如根據(jù)指定的調度。在一些示例中，可以執(zhí)行兩個以上的轉換。所述邏輯電路可以啟動采樣的輸入電壓的p次轉換以得到p組n位值，其中p是大于2的正整數(shù)。最后的n位數(shù)字值可以使用p組n位值確定。所述邏輯電路可以使用p次結果的平均或最小二乘平均而確定最后值，以將p組n位值收斂為n位的最終值。saradc的前面描述僅用作示例。其他實施方式示例可是全差分，和差分輸入電壓進行采樣、比較和轉換。在一些示例中，電路元件的加權是非基數(shù)2(例如，基數(shù)1.9或基數(shù)1.7)。在一些示例中，可在兩個采樣電容陣列上采樣adc輸入，第一轉換使用一個電容器陣列，和第二轉換使用第二電容器陣列。這將減少總的采樣噪聲，但付出加倍電容器陣列的電路面積和相關的開關電路的成本。另一種變化在于對于主dac電容器陣列使用抖動，以創(chuàng)建隨機的決策路徑。雖然后臺校正技術已經在saradc中描述，具有雙轉換的adc后臺轉換也適用于具有相關位adc權重的任何adc(例如，流水線adc、saradc、閃存adc等)，其中adc輸入被采樣一次，使用不同的決策路徑至少轉換兩次，以及結果被處理以校準adc位權重?？梢允褂秒S機(或偽隨機)和adc冗余啟用不同的決策路徑。所述的系統(tǒng)、設備和方法的多個示例可用于提供電子系統(tǒng)的校準的adc電路，并同時避免了前臺校準方法的缺點和傳統(tǒng)的后臺校準方法的缺點。為了總括和進一步解釋，相同的模擬輸入值被進行采樣，并使用兩次轉換之間的至少一個不同的決策路徑至少兩次轉換為數(shù)字，兩次轉換之間所產生的誤差可被驅動為零，以便校準或校正adc用于后續(xù)模數(shù)轉換。不同的決策路徑可以由電容器混洗、抖動等，或這些技術的組合來引入。例如，為了校準或補償或糾正電容位權重錯誤，方便的方法在于在相同的輸入信號值的兩次模數(shù)轉換期間應用不同的混洗序列(或混洗代碼)?；煜纯梢跃哂腥縩位，或者這些n位的k個msb。然而，當輸入信號接近滿刻度，混洗位(例如，k個msb)可為全1，和當輸入信號接近于零時，混洗位(例如，k個msb)可以全部為零，使得混洗可不改變相同輸入信號值的第一和第二模數(shù)轉換之間的至少一個決策路徑。即使當輸入信號接近滿刻度或零時可以提供改變至少一個決策路徑的更有效的混洗的技術在于：在混洗器中包括至少一個冗余元件(例如，電容器)，并試驗和至少一個冗余元件相關的至少一位。即使當所有混洗位被驅動為一或全部混洗位被驅動到零時，包括更多的冗余元件將提供更多的信號余量。另外地或可替代地，兩個額外的元件(例如，電容器)可以添加到該混洗器，并例如通過在輸入信號的采樣期間使用邏輯“一”驅動額外元件之一，和在輸入信號的采樣期間使用邏輯“零”驅動該額外元件中的另一個，而在采樣期間設置為相對值。例如即使當信號處于或接近滿刻度或零，這可確?；煜雌髦械闹辽僖粋€元件被驅動到和混洗器中另一個元件不同的邏輯值。以這種方式，當混洗元件在第一和第二模數(shù)轉換之間混洗，第二模數(shù)轉換的至少一個決策路徑將不同于第一模數(shù)轉換。以這種方式在相同的輸入電壓的轉換之間混洗加權元件(例如，電容器)可以是有效方式以最初或周期性地或循環(huán)地校準或補償或校正adc電路，使得在后臺中，通過向零驅動轉換之間的所得差以獲取校準校正值，以應用到隨后的輸入電壓樣本的后續(xù)模數(shù)轉換。在使用電容器作為加權元件用于sar模數(shù)轉換的位試驗的saradc電路中，所有這些電容(而不是只有k個msb)可以包括在混洗器中，用于在相同的輸入電壓的轉換之間混洗，用于校準目的。然而，電容器元件的數(shù)量將隨著adc的分辨率成倍增長，它可以使得設計該完整混洗很難或昂貴。因此，可以代替混洗有限數(shù)量(k)的msb。當saradc中的混洗電容器并非有意誤加權，在執(zhí)行非混洗(n-k)lsb電容的位試驗之前，在相同的輸入電壓的轉換之間，k個msb的混洗也不會改變混洗電容器的位試驗殘余。在這種情況下，低(n-k)lsb電容器從k個msb的混洗電容器的相同位試驗殘余開始位試驗。因此，第一和第二轉換可具有較低(n-k)lsb電容器的非常相似的決策路徑或決策結果，諸如由于比較噪聲的僅輕微差異。這使得難以校準低(n-k)位。這可以通過有意誤加權混洗電容器或在第一和第二模數(shù)轉換之間應用隨機或偽隨機的抖動或兩者而得以改進。例如，在第一和第二模數(shù)轉換之間應用隨機或偽隨機抖動可有效地用作模擬偏移。由于該隨機偏移，在第二次模數(shù)轉換期間，當開始非混洗(n-k)低位的試驗時，將會有隨機的殘余電壓。這使第二模數(shù)轉換具有不同的決策路徑或決策結果。單獨的抖動dac電路可用于在第二模數(shù)轉換中重新抖動。通過在第一轉換中應用在第二轉換中不同的抖動，有助于隨機或偽隨機?？蛇x地，附加的隨機化或偽隨機可以包括使用相同或不同的抖動dac，以在輸入電壓采樣期間采樣隨機或偽隨機偏移。在采樣階段與輸入電壓一起采樣的抖動可以包括使用非采樣電容器(例如，不用于采樣輸入信號的較低位電容器)。在采樣輸入電壓之后和開始位試驗之前，這些非采樣電容器可以復位(例如，共模電壓，vcm)。然而，為了在第二模數(shù)轉換中提供不同的抖動(而無需重新采樣輸入電壓)，可以提供單獨的抖動dac，其需要僅用于抖動，而不是使用用于抖動和位試驗決策的雙重目的的dac。當在saradc的混洗電容器有意誤加權，在第二模數(shù)轉換，額外的增量偏移可以通過混洗產生，使得至少當輸入信號隨時間變化并不是常數(shù)時，較低的位試驗具有不同的決策路徑。這是可能的，因為由于混洗的增量偏移可不足以使sar電容器陣列中的高階位對于穩(wěn)定的輸入信號具有不同的決策結果。通過抖動代替或除了混洗，可應用更顯著的增量偏移，即使對于恒定的輸入信號電壓，它可以很好地工作。另外，當抖動結合混洗(例如，第一抖動位權重是混洗元件的一半權重)時，即使如果校準尚未完全收斂，抖動和隨機一起可以補償adc線性，使得噪音仍然存在。當校準收斂時，噪音也將減少。圖9示出流水線系統(tǒng)或分離adc900的示例性非限制性實例。adc系統(tǒng)900可以包括：第一級adc電路902和第二級adc電路904。放大器電路或其它緩沖電路906可用在第一級adc電路902和第二級adc電路904之間。第一級adc電路902可以在節(jié)點908接收輸入電壓，如從包括或耦合到adc系統(tǒng)900的采樣電路205。采樣電路205對于第一和第二轉換采樣相同的輸入電壓成相應的第一和第二n位數(shù)字值。第一級adc電路902可以轉換n位數(shù)字值的最顯著k位，并能向第二級adc電路904提供所得第一殘基(例如，通過放大電路906)，其可以將第一殘余轉換為n位數(shù)字值的剩余n-k位。為了產生相同輸入電壓的第一和第二轉換，第二級adc電路904可以被配置為對第一殘余執(zhí)行至少兩種不同的第二級模數(shù)轉換，其中每一個都可以與第一級轉換組合，以產生對應于相同的輸入電壓的第一和第二模數(shù)轉換的兩個獨立的n位數(shù)字值。通過使用數(shù)字引擎向零驅動產生的第一和第二n位數(shù)字值之間的差，執(zhí)行后臺校準以獲取用于隨后的模數(shù)轉換中的位校準權重，如這里所解釋地。兩個不同的第二級模數(shù)轉換可以包括不同的決策路徑。第二級模數(shù)轉換中的不同決策路徑可以從各種技術中的一個或多個產生，諸如抖動，加權混洗電路元件(例如，電容器)。該抖動或混洗可以在第二級adc電路904、在第一級adc電路902或在兩者中執(zhí)行。例如，不同的第二級決策路徑可以從在第一級adc電路902中轉換的至少一些k個msb的msb混洗產生，諸如在轉換成一對k個msb的相應實例和相應的一對第一殘余的相同輸入電壓的第一和第二第一級模數(shù)轉換之間。在圖9的示例中，第一級adc電路902包括主adc電路910和輔助adc912。主adc電路910可包括至少k個加權電路元件(例如，電容器)，使得可用于獲取第k個msb和第一殘余。這些k個msb的至少一些的加權電路組件的位值可通過輔助adc電路912確定。例如，當主adc電路910(例如，使用dac電路和比較器電路的saradc電路)比輔助adc電路912(例如，使用可以對速度進行優(yōu)化的adc架構)更慢地執(zhí)行它的模數(shù)轉換，則可有利地利用輔助電路914確定第一級adc902的k個msb的一些或所有的加權電路組件的至少最初的位值。圖10a顯示與圖9類似的示例，但其中第二級adc電路904可以包括單獨的第二級adc電路904a-b，諸如用于并行執(zhí)行第一和第二第二級模數(shù)轉換，諸如至少部分同時或順序。這可涉及從相同的輸入電壓轉換獨立的第一和第二第一級殘余，諸如其中抖動或混洗可應用在相同的輸入電壓的兩個不同的第一級模數(shù)轉換之間，以產生獨立的第一和第二第一級殘余。在另一示例中，這可涉及：在第二級轉換中使用諸如與在第二級adc904中應用的抖動或混洗不同的決策路徑轉換相同的第一級殘余，以便在第二級adc904a中產生與第二級adc904b至少一個不同的決策路徑。通過向零或恒定值驅動所得的第一和第二n位數(shù)字值之間的差，諸如使用數(shù)字引擎1002，可以執(zhí)行后臺校準以獲取在后續(xù)的模數(shù)轉換中使用的校準位權重，如這里解釋。圖10b示出用于圖10a中的第二級adc電路904a-b中的采樣和轉換的時序圖1004。圖11示出類似圖10a的示例，其中抖動發(fā)生器電路1102可包括或耦合到第一級adc電路902，諸如向第一級adc電路902中的主adc910應用抖動。抖動信號可以與輸入信號一起采樣，或輸入信號被進行采樣，以及抖動可然后使用。采樣或后加的抖動信號的值可如下產生。第二級adc904a的數(shù)字輸出值可以積累，諸如使用累加器1104。抖動信號電路可以基于累加器輸出產生，諸如在閉環(huán)方式中以使得累加器輸出電路1104隨著時間接近零。這可以幫助提供一階噪聲整形。adc的第一多個位904a可用作抖動信號發(fā)生器電路1102的輸入。在具體的示例中，第二級抖動值可以基于第一級殘余產生，諸如可由殘基放大器906輸出。殘余放大器906中的增益誤差可是整個模數(shù)轉換的線性誤差的來源。誤差量可以表示為誤差＝(gain_error)·(residue_voltage)residue_voltage，其中residue_voltagecan表示在殘余放大器906的輸出測量的電壓。error成正比于residue_voltage。然而，如果residue_voltage為零，誤差將是零。當在第一級adc電路902的模數(shù)轉換之后關于第一殘余電壓的信息變?yōu)榭捎脮r，相反符號的單獨抖動可通過第二級adc電路904應用在第一和第二轉換期間，使得由第二級adc電路904所產生的兩個電壓殘余的平均接近零。該操作如何實現(xiàn)可取決于抖動dac電路的分辨率，其用于在第二級adc電路904的第一和第二模數(shù)轉換期間應用抖動。有可用來執(zhí)行該操作的多個技術。例如，多個位試驗可以由第二級adc電路904在第一轉換中運行以確定第一多個位，其可用于將抖動應用到adc910中的第一級adc電路902。在一個示例中，在由第二級adc電路904的第一轉換已經完全結束之后，為了獲得更高的分辨率，相同的第二級adc電路904a-b可再用于使用第二級adc電路904的第二模數(shù)轉換中。在一個示例中，快速的輔助adc電路912(例如，閃速adc)可用于給出第一級的adc電路902的模數(shù)轉換結果，它可用于產生由第二級adc電路904的第一和第二第二級模數(shù)轉換的抖動值。在第二級adc電路904的第一及第二第二級模數(shù)轉換已經完成之后，這兩個結果被平均。如果該平均結果不為零，則非零誤差可以累積諸如到累加器1104。對于接下來的模數(shù)轉換，該累積誤差的值可以從第二級抖動值減去。通過這樣做，從殘余物放大電路906得到的誤差將隨著時間接近零，諸如以時間平均方式。應當指出，由第二級adc電路904的第一和第二第二級模數(shù)轉換的平均結果不一定平均為零，而相反在一個示例中，可以平均到恒定電壓。恒定誤差(而不是信號相關的錯誤)不貢獻于模數(shù)轉換中的線性誤差。圖12示出在adc電路的相同dac1200中混洗和抖動結合的示例。在該示例性示例中，dac1200可使用加權電容以提供加權電路組件，用于兩次轉換輸入電壓相同樣本，以產生兩個產生的n＝16位的數(shù)字數(shù)。在該示例中，混洗可以應用于k＝3個msb，諸如使用混洗電路1202，和抖動可以應用到13個lsb，諸如使用抖動產生器電路的抖動dac1204?；煜措娙萜鞑槐赜幸獾恼`加權，在本示例中，由于由在相同的輸入電壓的轉換之間抖動dac1204的再抖動可用于涉及相同的輸入電壓的轉換之間不同的決策路徑?；煜纯梢匀芜x地包括一個或多個冗余組件加權電路，諸如冗余電容器，例如諸如圖12所示的r13。冗余電容可以用于幫助確保相同輸入電壓的轉換之間不同的決策路徑，即使混洗由所有一驅動(例如，如果輸入信號達到或接近滿量程)或全零驅動(例如，如果該輸入信號處于或接近零)。例如，當兩個冗余電容器r13a、r13b包括在由混洗器1202混洗的混洗電容器中，它們可連接到不同電壓，例如r13a＝1，r13b＝0)，使得即使輸入信號達到或接近滿量程或零，混洗器1202不可能由全零驅動或全一驅動。在操作中，抖動dac1204可在輸入電壓樣本的采集期間復位，諸如通過抖動dac1204采樣共模電壓vcm，或一些其他的參考dc電壓電平。在輸入電壓的第一轉換期間，第一抖動dac碼可應用于抖動dac1204。在輸入電壓的第一轉換和輸入電壓的第二轉換之間，混洗器1202可以混洗與k-個msb關聯(lián)的加權電容器和第二抖動dac代碼-不同于第一抖動dac代碼-可應用于抖動dac1204，例如諸如通過使用數(shù)據(jù)相關抖動碼產生代替隨機抖動代碼生成。因為在相同輸入電壓的第一和第二轉換期間的不同抖動，相同輸入電壓的轉換將包括不同的決策路徑。對于流水線sar，示出和參考圖12描述的方法可并入第一級adc和第二級adc的每個，如示于圖9-11。上面的描述包括具體參照附圖，附圖構成了詳細描述的一部分。附圖通過示例示出其中本發(fā)明可實踐的特定實施例。這些實施方案在此也稱為為“示例”。所有出版物、專利和本文件中提到的專利文件通過引用以其全文整體被并入，就如同通過引用單獨并入。在這份文件和通過引用并入的這些文件用法不一致的情況下，應考慮補充了這個文件；對不可調和的矛盾，本文檔中的使用控制。在該文件中，如在專利文件中常見，術語“一”或“一個”的使用，包括一個或一個以上，獨立于“至少一個”或“一個或更多個”的任何其他示例或使用。在本文件中，術語“或”用來指非排他的或，使得“a或b”包括“a不是b”，“b不是a”和“a和b”，除非另有表示。在所附的權利要求，術語“包含”和“其中”相應術語“包括”和“其中”的普通英語等效。另外，在下面的權利要求，術語“包含”和“包括”是開放式的，即包括所列元件的元件的系統(tǒng)、設備，物品或過程，除了在權利要求仍被認為在權利要求的范圍內。此外，在下面的權利要求中，術語“第一”、“第二”和“第三”等僅被用作標簽，并且不旨在以給其數(shù)值的對象的要求。本文所描述的方法示例可至少部分機器或計算機實現(xiàn)。上面的描述旨在示例性的，而不是限制性的。例如，上述示例(或其一個或多個方面)可以被用于在相互結合?？墒褂闷渌麑嵤├缬杀绢I域的普通技術人員在回顧上面的描述。摘要被提供以遵從37c.f.r.§1.72(b)，以允許讀者快速地確定該技術公開的性質。據(jù)稱它不用來解釋或限制權利要求的范圍或含義。另外，在上述的詳細說明中，各種特征可組合在一起以簡化本公開。這不應理解為意圖使該公開特征對于任何權利要求是必不可少的。相反，創(chuàng)造性的主題可以少于所公開的實施例的特定所有特征。至此，以下權利要求在此并入詳細說明中，沒想權利要求代表自己作為單獨的實施例。本發(fā)明的范圍應確定參考所附的權利要求，隨著這些權利要求聲稱的等價物的全部范圍。當前第1頁12當前第1頁12