本發(fā)明涉及集成電路設計領域，具體涉及一種應用于深亞微米工藝下的不同閾值電壓的mos管與mom電容，同時實現(xiàn)低功耗和低噪聲的神經(jīng)信號單端放大器。

背景技術：

當今社會微型電子產(chǎn)品應用廣泛，逐漸成為了人們生活中不可或缺的一部分，為了滿足人們更長時間使用電子產(chǎn)品的需求，除了對集成電路工藝技術進行加工改進外，還需要采用低電源電壓的電路來降低產(chǎn)品的功耗，低壓低功耗技術己成為微電子行業(yè)發(fā)展的重要領域。

神經(jīng)信號放大器作為神經(jīng)信號處理電路的最前端電路單元，其重要性自然無可比擬。模擬前端電路設計中，前置運算放大器是系統(tǒng)的第一級，它將原始生物信號提取出來，供后級電路處理，其性能的好壞直接影響了后級信號的處理質(zhì)量。特別在用于生物醫(yī)學信號處理的前置放大器設計上，等效輸入噪聲電壓、共模抑制比、輸入偏移電壓、溫度變化的影響等都是設計中必須考慮的因素。隨著生物醫(yī)學領域的不斷發(fā)展，高性能的生物信號采集前置放大器的研究也受到了高度關注。

c類反相器由于靜態(tài)工作于亞閾值區(qū)，所以靜態(tài)功耗低，另外，c類反相器的電源電壓略低于兩個輸入管的閾值電壓，故c類反相器代替?zhèn)鹘y(tǒng)運放，可以實現(xiàn)低壓低功耗的設計要求。簡單的c類反相器結構相當簡單。c類反相器根據(jù)輸入管不同的狀態(tài)，可以分為靜態(tài)工作和動態(tài)工作。載你靜態(tài)工作時，兩個輸入管處于亞閾值區(qū)，功耗低；在動態(tài)工作時，其中一個輸入管處于導通，另一個截止，推挽式的結構使得動態(tài)電流大，因此擺幅大，而截止的mos管使得反相器從電源到地的電流極小，避免了無謂的功耗。

對于c類反相器電路的設計，低噪聲的要求是其設計挑戰(zhàn)之一。harrison放大器就是經(jīng)典的低噪聲神經(jīng)信號放大器，其加入了電容反饋和偽電阻后能夠?qū)崿F(xiàn)穩(wěn)定的放大倍數(shù)和較低的噪聲，其中低噪聲性能主要是由于減少了放大器在超低頻段（小于1hz）的1/f噪聲，而1/f噪聲在超低頻段是非常大的。

工藝技術進入深亞微米后，mos管的柵泄漏電流增大，閾值電壓降低，這些都提升了電路從亞微米工藝向深亞微米工藝擴展的難度，各種經(jīng)典電路在深亞微米工藝下可能會變得不太適應，需要在新的工藝下對電路技術進行進一步的優(yōu)化。從而，不斷實現(xiàn)小型化、高集成度的電路設計和產(chǎn)品研發(fā)。

綜上所述，傳統(tǒng)c類反相器可以達到低壓低功耗，但是難以在實現(xiàn)較大增益的同時，實現(xiàn)超低功耗和超低噪聲，特別是在進入深亞微米工藝下還有一些問題需要解決。

技術實現(xiàn)要素：

為了克服現(xiàn)有技術的不足，本發(fā)明提供了同時實現(xiàn)低功耗和低噪聲的神經(jīng)信號單端放大器。

一種同時實現(xiàn)低功耗和低噪聲的神經(jīng)信號單端放大器，包括含電容反饋電路的共源共柵c類反相器電路、參考偏置電路、襯底偏置電路；

所述的含電容反饋電路的共源共柵c類反相器電路包括pmos器件m1，m3和nmos器件m2，m4，以及兩組電容對c1和c1f，所述的兩組電容對c1和c1f均采用深亞微米工藝下的mom電容，且保持大小相同；其中m1的柵極連接至其中一組電容對c1和c1f的“+”端；其中m2的柵極連接至另一組電容對c1和c1f的“+”端；兩組電容對的c1的“-”端相連接到輸入vin；兩組電容對的c1f的“-”端相連接到輸出vout；m1的漏極和m3的源極相連；m3的漏極和m4的漏極相連到輸出vout；m2的漏極和m4的源極相連；m1的源極連接至電源vdd；m2的源極連接至地gnd；

所述的參考偏置電路包括pmos器件m5和由pmos器件構建的偽電阻pr1和pr2；其中m5的源極與電源vdd相連；其中m5的柵極與漏極相連，并連接至pr1的左端；其中pr1的右端與共源共柵c類反相器電路中的m1的柵極相連；其中pr2的兩端分別與共源共柵c類反相器電路中的m2的柵極、輸出vout相連；

所述的襯底偏置電路包括pmos器件m7和m9，nmos器件m6和m8；其中m7的柵極與參考偏置電路中的m5的柵極相連；其中m6的柵極和漏極相連，并連接至m8的柵極；其中m9的柵極與參考偏置電路中的m5的襯底相連；其中m7的漏極與m6的漏極相連；其中m9的漏極和柵極相連，并連接至m8的漏極；其中m7和m9的源極與電源vdd相連；其中m6和m8的源極與地gnd相連。

所述的pmos器件m1、m3、m5、m7、m9和nmos器件m2、m4、m6、m8均為具有源極、漏極、柵極以及體端的四端口結構；其中，m1、m3、m7、m9的體端均接電源電壓；m2、m4、m6、m8的體端均接地；m5的體端與m9的柵極相連。

所述的構建偽電阻pr1和pr2的pmos管采用超低閾值電壓（如-0.37v）的晶體管；所述的m1和m2采用具有大閾值電壓（如-0.6v和0.6v）的晶體管；所述的其他所有pmos器件和nmos器件均采用普通閾值的晶體管。

所述的pmos器件m1、m3、m5、m7、m9和nmos器件m2、m4、m6、m8均為金屬氧化物半導體mos晶體管。

與現(xiàn)有技術相比，本發(fā)明具有如下有益的技術效果：

采用了電流鏡像的方式，能夠提供c類反相器的固定大小的電流，實現(xiàn)超低的功耗，并且在低供電電壓下實現(xiàn)了很大的輸出電壓擺幅；采用了以pmos器件構建的偽電阻，實現(xiàn)直流偏置，并與c1電容形成rc通路，形成超低（1hz左右）的高通截止頻率，將放大器在超低頻頻段的以1/f噪聲為主的噪聲濾掉，進一步實現(xiàn)低噪聲設計；在深亞微米工藝下，如進入65nm工藝及以下時，晶體管的閾值電壓和柵厚度都會變小，具體會表現(xiàn)為在pr1兩端的電壓差，這對于本發(fā)明中的c類反相器的電流鏡像的影響是極其惡劣的，在采用本發(fā)明中的襯底偏置電路后，能夠解決深亞微米工藝下的該類問題。

本發(fā)明神經(jīng)信號放大器電路能夠在1.1v低工作電壓和2.1uw的低功耗下，直流增益達到33.9db。能夠?qū)崿F(xiàn)3.2hz~100khz的大的-3db帶寬范圍，且實現(xiàn)了在此帶寬范圍內(nèi)2.1uvrms的等效輸入?yún)⒖荚肼曤妷骸?/p>

附圖說明

圖1是簡單型c類反相器電路結構示意圖。

圖2是共源共柵c類反相器電路結構示意圖。

圖3是傳統(tǒng)的harrison放大器電路結構示意圖。

圖4是加入電容反饋和偽電阻后的c類放大器電路結構示意圖。

圖5是本發(fā)明中的神經(jīng)信號單端放大器電路結構示意圖。

圖6是本發(fā)明中神經(jīng)信號放大器電路的spectre模擬仿真結果中的增益示意圖。

圖7是本發(fā)明中神經(jīng)信號放大器電路的spectre模擬仿真結果中的噪聲電壓示意圖。

具體實施方式

以下結合附圖和具體實施方式對本發(fā)明做進一步的說明，但是所做示例不作為對本發(fā)明的限制。

如附圖1所示的是c類反相器的簡單型，其電源電壓略低于兩個輸入mos管的閾值電壓，通過控制輸入電壓可以實現(xiàn)兩種不同的電路工作狀態(tài)，一是靜態(tài)低功耗狀態(tài)，二是動態(tài)大擺幅狀態(tài)?？梢酝ㄟ^不同的方式對簡單c類反相器電路進行輔助設計，如附圖2所示，通過構成共源共柵電路增加增益；如附圖3所示的harrison放大器就是經(jīng)典的低噪聲神經(jīng)信號放大器，其加入了電容負反饋和偽電阻后能夠?qū)崿F(xiàn)穩(wěn)定的放大倍數(shù)和較低的噪聲，其中低噪聲性能是由于減少了放大器在超低頻段（小于1hz）的1/f噪聲，其在超低頻段是非常大的。

通過加入上述的電容負反饋和偽電阻的結構，我們對c類反相器電路進行改進，如附圖4所示，并結合c類反相器電路的推挽放大帶來的低噪聲效果，能夠?qū)崿F(xiàn)很好的低噪聲性能。并且通過采用參考電路的方式，對神經(jīng)信號放大電路的電路進行控制，如附圖4所示。電路的電流量級將被限制在微安的級別，能夠?qū)崿F(xiàn)很低的功耗。正由于電路的電流是很小的，其中的某些mos管會處于亞閾值區(qū)工作以實現(xiàn)最大的跨導，從而實現(xiàn)大的電路增益。但是，在工藝技術進入深亞微米（65nm及以下）下后，該電路會由于柵泄露電流變大而在偽電阻pr1兩端形成電壓差，影響了電路的鏡像，這種現(xiàn)象在未進入深亞微米工藝下是沒有出現(xiàn)過的。從而，必須在深亞微米工藝下進一步改進電路結構，解決該問題。

圖5所示的本發(fā)明中采用不同閾值電壓的mos管與mom電容；所述的構建偽電阻pr1和pr2的pmos管采用超低閾值電壓的晶體管；所述的m1和m2采用具有大閾值電壓的晶體管；所述的其他所有pmos器件和nmos器件均采用普通閾值的晶體管。

一種應用于深亞微米工藝下，同時實現(xiàn)低功耗和低噪聲的神經(jīng)信號單端放大器，包括：含電容反饋電路的共源共柵c類反相器電路、參考偏置電路、襯底偏置電路，其中，所述的含電容反饋電路的共源共柵c類反相器電路包括pmos器件m1，m3和nmos器件m2，m4，以及兩組電容對c1和c1f；其中m1的柵極連接至其中一組電容對c1和c1f的“+”端；其中m2的柵極連接至另一組電容對c1和c1f的“+”端；兩組電容對的c1的“-”端相連接到輸入vin；兩組電容對的c1f的“-”端相連接到輸出vout；m1的漏極和m3的源極相連；m3的漏極和m4的漏極相連到輸出vout；m2的漏極和m4的源極相連；m1的源極連接至電源vdd；m2的源極連接至地gnd；

所述的參考偏置電路限制了共源共柵c類反相器電路的電流，將其限制在微安的級別，能夠?qū)崿F(xiàn)很低的功耗。雖然電路的電流是很小的，但是其中的某些mos管會處于亞閾值區(qū)工作以實現(xiàn)最大的跨導，從而實現(xiàn)大的電路增益；該參考偏置電路包括pmos器件m5和由pmos器件構建的偽電阻pr1和pr2；

其中m5的源極與電源vdd相連；其中m5的柵極與漏極相連，并連接至pr1的左端；其中pr1的右端與共源共柵c類反相器電路中的m1的柵極相連；其中pr2的兩端分別與共源共柵c類反相器電路中的m2的柵極、輸出vout相連；

所述的襯底偏置電路，通過降低參考電路的pmos器件m5的襯底偏置電壓進而減小其閾值電壓，最后提升m5的柵極電壓以抵消深亞微米工藝下的偽電阻pr1兩端電壓差，實現(xiàn)很好的電流鏡像效果。該襯底偏置電路包括pmos器件m7和m9，nmos器件m6和m8；

其中m7的柵極與參考偏置電路中的m5的柵極相連；其中m6的柵極和漏極相連，并連接至m8的柵極；其中m9的柵極與參考偏置電路中的m5的襯底相連；其中m7的漏極與m6的漏極相連；其中m9的漏極和柵極相連，并連接至m8的漏極；其中m7和m9的源極與電源vdd相連；其中m6和m8的源極與地gnd相連；

所述的pmos器件m1、m3、m5、m7、m9和nmos器件m2、m4、m6、m8均為具有源極、漏極、柵極以及體端的四端口結構；其中，m1、m3、m7、m9的體端均接電源電壓；m2、m4、m6、m8的體端均接地；m5的體端與m9的柵極相連。

圖6所示為本發(fā)明神經(jīng)信號放大器的spectre模擬仿真結果中的增益曲線，其中橫坐標表示信號頻率，縱坐標表示在tt工藝角下的直流增益。當工作電壓為1.1v時，直流增益為33.9db；其-3db帶寬范圍為3.2hz~100khz。

圖7所示本發(fā)明神經(jīng)信號放大器的spectre模擬仿真結果中的等效輸入?yún)⒖荚肼曤妷呵€，其中橫坐標表示信號頻率，縱坐標表示輸入?yún)⒖荚肼曤妷?。當頻率為1khz時,等效輸入?yún)⒖荚肼曤妷簽?6.4nv/√hz，其在-3db帶寬范圍內(nèi)的vin,rms為2.1uvrms。

現(xiàn)有技術中的傳統(tǒng)harrison神經(jīng)信號放大器和本發(fā)明中的增益、功耗、等效輸入?yún)⒖荚肼曇约懊娣e在tt工藝角下的數(shù)據(jù)對比情況如表1中所示，兩種放大器：電源電壓均為1.1v。通過表1可知，本發(fā)明中的神經(jīng)信號單端放大器的功耗、等效輸入?yún)⒖荚肼暫兔娣e，在深亞微米工藝下，相比于傳統(tǒng)的harrison神經(jīng)信號放大器都有不同程度的減少，實現(xiàn)很好的性能。