本發(fā)明涉及電力電子技術(shù)，具體涉及一種具有可控硅調(diào)光器的LED驅(qū)動(dòng)電路、電路模塊及控制方法。

背景技術(shù)：

可控硅調(diào)光是目前常用的調(diào)光方法?？煽毓枵{(diào)光器采用相位控制方法來(lái)實(shí)現(xiàn)調(diào)光，即在正弦波每半個(gè)周期控制可控硅調(diào)光器導(dǎo)通，獲得相同的導(dǎo)通相角。通過(guò)調(diào)節(jié)可控硅調(diào)光器的斬波相位，可以改變導(dǎo)通相角大小，實(shí)現(xiàn)調(diào)光。

可控硅調(diào)光器原來(lái)通常用于對(duì)白熾燈進(jìn)行調(diào)光，隨著LED光源的普及，越來(lái)越多的LED驅(qū)動(dòng)電路采用可控硅調(diào)光器作為調(diào)光手段。

在現(xiàn)有技術(shù)中，可控硅調(diào)光器通常與線性恒流控制方案結(jié)合使用。線性恒流控制方案是通過(guò)控制與LED負(fù)載中的至少一個(gè)部分大體上為串聯(lián)關(guān)系的線性器件(例如線性狀態(tài)下的晶體管)，調(diào)節(jié)流過(guò)LED負(fù)載的電流，使得其保持恒定。線性恒流控制方案具有多種不同的變化方式，例如，可以所有的LED負(fù)載只通過(guò)一個(gè)線性器件來(lái)進(jìn)行恒流控制；也可以將LED負(fù)載分組后，每組設(shè)置一個(gè)線性器件來(lái)進(jìn)行恒流控制。不同的線性恒流控制方案所需要的負(fù)載驅(qū)動(dòng)電壓并不相同，這使得搭建LED驅(qū)動(dòng)電路時(shí)，可控硅調(diào)光器導(dǎo)通時(shí)的電壓不一定能滿足具體方案的需要。

另一個(gè)方面，可控硅調(diào)光器在導(dǎo)通前會(huì)存在漏電流，漏電流的大小和可控硅調(diào)光器的型號(hào)以及LED驅(qū)動(dòng)電路的參數(shù)設(shè)置相關(guān)，不同的電路設(shè)置和不同型號(hào)的可控硅調(diào)光器會(huì)導(dǎo)致漏電流變化，進(jìn)而導(dǎo)致導(dǎo)通角度的變化。這種不確定性會(huì)導(dǎo)致導(dǎo)通位置與電路設(shè)置的不適配，造成LED負(fù)載閃爍的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供一種具有可控硅調(diào)光器的LED驅(qū)動(dòng)電路、電路模塊及其控制方法，以改善漏電流導(dǎo)致的LED負(fù)載閃爍問(wèn)題。

第一方面，提供一種電路模塊，應(yīng)用于具有可控硅調(diào)光器的LED驅(qū)動(dòng)電路，所述電路模塊包括：

泄放電路，適于與所述LED驅(qū)動(dòng)電路的直流母線連接，并在第一模式下泄放直流母線電流以保持直流母線電壓恒定于預(yù)定值，在第二模式下關(guān)斷泄放通路；

控制器，被配置為在檢測(cè)到所述可控硅調(diào)光器導(dǎo)通前控制所述泄放電路處于第一模式，在檢測(cè)到所述可控硅調(diào)光器導(dǎo)通后控制所述泄放電路切換到第二模式；

其中，所述預(yù)定值大于零。

優(yōu)選地，所述預(yù)定值被設(shè)置為以使得所述可控硅調(diào)節(jié)器導(dǎo)通時(shí)的直流母線電壓略大于預(yù)定的負(fù)載驅(qū)動(dòng)電壓。

優(yōu)選地，所述泄放電路中設(shè)置有最大電流箝位電路限制泄放電流的最大值。

優(yōu)選地，所述控制器根據(jù)直流母線電壓的上升速度檢測(cè)所述可控硅調(diào)光器是否導(dǎo)通。

優(yōu)選地，所述控制器在檢測(cè)到直流母線電壓下降到小于預(yù)定閾值時(shí)控制所述泄放電路切換到第一模式。

優(yōu)選地，所述泄放電路還包括：

晶體管，與所述最大電流箝位電路串聯(lián)連接在直流母線和接地端之間，適于響應(yīng)于控制端電流調(diào)節(jié)所述直流母線電壓。

優(yōu)選地，所述控制器包括：

跨導(dǎo)放大器，第一輸入端輸入電壓基準(zhǔn)信號(hào)，第二輸入端輸入直流母線電壓采樣信號(hào)，輸出控制信號(hào)；

模式開(kāi)關(guān)，與跨導(dǎo)放大器的輸出端連接，受控關(guān)斷或?qū)ㄒ允沟盟鲂狗烹娐吩诘谝荒Ｊ胶偷诙Ｊ介g切換。

優(yōu)選地，所述模式開(kāi)關(guān)連接在跨導(dǎo)放大器的輸出端和接地端之間。

優(yōu)選地，所述電路模塊還包括：

分壓電路，用于對(duì)直流母線電壓進(jìn)行分壓輸出所述直流母線電壓采樣信號(hào)；

其中，所述分壓電路的分壓比被設(shè)置為使得所述可控硅調(diào)節(jié)器導(dǎo)通時(shí)的直流母線電壓略大于預(yù)定的負(fù)載驅(qū)動(dòng)電壓。

優(yōu)選地，所述預(yù)定值根據(jù)所述分壓電路的分壓比調(diào)節(jié)。

優(yōu)選地，所述控制器還包括：

模式切換電路，在直流母線電壓采樣信號(hào)在預(yù)定時(shí)間內(nèi)由第一閾值上升到第二閾值時(shí)控制所述模式開(kāi)關(guān)導(dǎo)通，在直流母線電壓采樣信號(hào)下降到小于第三閾值時(shí)控制所述模式開(kāi)關(guān)關(guān)斷。

優(yōu)選地，所述模式切換電路包括：

第一比較器，用于比較所述直流母線電壓采樣信號(hào)和所述第一閾值；

單觸發(fā)電路，響應(yīng)于所述第一比較器的輸出信號(hào)的切換輸出持續(xù)預(yù)定時(shí)間的脈沖；

第二比較器，用于比較所述直流母線電壓采樣信號(hào)和所述第二閾值；

與門(mén)，輸入端分別與所述單觸發(fā)電路和所述第二比較器的輸出端連接；

第三比較器，用于比較所述直流母線電壓采樣信號(hào)和所述第三閾值；以及

RS觸發(fā)器，置位端與所述與門(mén)的輸出端連接，復(fù)位端與所述第三比較器的輸出端連接，輸出端與所述模式開(kāi)關(guān)的控制端連接；

其中，所述第一閾值大于所述第二閾值，所述第二閾值大于所述第三閾值。

優(yōu)選地，所述泄放電路還包括：

齊納二極管；以及

泄放開(kāi)關(guān)；

其中，所述齊納二極管、所述泄放開(kāi)關(guān)與所述最大電流箝位電路串聯(lián)連接在直流母線和接地端之間；所述齊納二極管的陰極靠近直流母線一側(cè)，所述泄放開(kāi)關(guān)受控導(dǎo)通或關(guān)斷以使得所述泄放電路在第一模式或第二模式間切換。

優(yōu)選地，所述控制電路在直流母線電壓采樣信號(hào)在預(yù)定時(shí)間內(nèi)由第一閾值上升到第二閾值時(shí)控制所述泄放開(kāi)關(guān)關(guān)斷，在直流母線電壓采樣信號(hào)下降到小于第三閾值時(shí)控制所述泄放開(kāi)關(guān)導(dǎo)通。

優(yōu)選地，所述控制電路包括：

第一比較器，用于比較所述直流母線電壓采樣信號(hào)和所述第一閾值；

單觸發(fā)電路，響應(yīng)于所述第一比較器的輸出信號(hào)的切換輸出持續(xù)預(yù)定時(shí)間的脈沖；

第二比較器，用于比較所述直流母線電壓采樣信號(hào)和所述第二閾值；

與門(mén)，輸出端與所述單觸發(fā)電路和所述第二比較器的輸出端連接；

第三比較器，用于比較所述直流母線電壓采樣信號(hào)和所述第三閾值；以及

RS觸發(fā)器，復(fù)位端與所述與門(mén)的輸出端連接，置位端與所述第三比較器的輸出端連接，輸出端與所述模式開(kāi)關(guān)的控制端連接；

其中，所述第一閾值大于所述第二閾值，所述第二閾值大于所述第三閾值。

優(yōu)選地，所述齊納二極管的擊穿電壓被設(shè)置為使得所述可控硅調(diào)節(jié)器導(dǎo)通時(shí)的直流母線電壓略大于預(yù)定的負(fù)載驅(qū)動(dòng)電壓。

優(yōu)選地，所述預(yù)定值通過(guò)所述齊納二極管的擊穿電壓調(diào)節(jié)。

第二方面，提供一種具有可控硅調(diào)光器的LED驅(qū)動(dòng)電路，包括：

可控硅調(diào)光器；以及

如上所述的電路模塊。

第三方面，提供一種控制方法，用于控制具有可控硅調(diào)光器的LED驅(qū)動(dòng)電路，所述方法包括：

在所述可控硅調(diào)光器導(dǎo)通前控制泄放電路處于第一模式，所述泄放電路在第一模式下泄放直流母線電流以保持直流母線電壓恒定于預(yù)定值；

在所述可控硅調(diào)光器導(dǎo)通后控制泄放電路切換到第二模式關(guān)斷泄放通路；

其中，所述預(yù)定值不為零。

優(yōu)選地，所述預(yù)定值被設(shè)置為使得所述可控硅調(diào)節(jié)器導(dǎo)通時(shí)的直流母線電壓略大于預(yù)定的負(fù)載驅(qū)動(dòng)電壓。

優(yōu)選地，通過(guò)限制泄放電流的最大值使得在所述可控硅調(diào)光器導(dǎo)通時(shí)直流母線電壓快速上升。

優(yōu)選地，根據(jù)直流母線電壓的上升速度檢測(cè)所述可控硅調(diào)光器是否導(dǎo)通。

優(yōu)選地，所述方法還包括：

在檢測(cè)到直流母線電壓下降到小于預(yù)定閾值時(shí)控制泄放電路切換到第一模式。

優(yōu)選地，所述預(yù)定值通過(guò)分壓電路的分壓比或齊納二極管的擊穿電壓調(diào)節(jié)。

本發(fā)明實(shí)施例在可控硅調(diào)光器導(dǎo)通前通過(guò)泄放電路將直流母線電壓穩(wěn)定在預(yù)定值，避免了不同類型的可控硅調(diào)光器和不同電路設(shè)置導(dǎo)致漏電流不一致影響可控硅調(diào)光器的導(dǎo)通點(diǎn)，從而可以避免LED閃爍的問(wèn)題。同時(shí)，直流母線電壓的恒定值的設(shè)置，可以影響可控硅調(diào)光器導(dǎo)通后的電壓，從而使得可以靈活地根據(jù)需要設(shè)置導(dǎo)通點(diǎn)電壓。

附圖說(shuō)明

通過(guò)以下參照附圖對(duì)本發(fā)明實(shí)施例的描述，本發(fā)明的上述以及其它目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中：

圖1是可控硅調(diào)光器的簡(jiǎn)化模型的示意圖；

圖2是一個(gè)對(duì)比例的LED驅(qū)動(dòng)電路的電路示意圖；

圖3是上述對(duì)比例的LED驅(qū)動(dòng)電路的工作波形圖；

圖4是另一個(gè)對(duì)比例的LED驅(qū)動(dòng)電路的電路示意圖；

圖5是上述對(duì)比例的LED驅(qū)動(dòng)電路的工作波形圖；

圖6是本發(fā)明實(shí)施例的LED驅(qū)動(dòng)電路的電路示意圖；

圖7是本發(fā)明實(shí)施例的電路模塊的電路示意圖；

圖8是本發(fā)明實(shí)施例的LED驅(qū)動(dòng)電路的工作波形圖；

圖9是本發(fā)明另一個(gè)實(shí)施例的LED驅(qū)動(dòng)電路的電路示意圖；

圖10是本發(fā)明另一個(gè)實(shí)施例的控制器的電路示意圖；

圖11是本發(fā)明另一個(gè)實(shí)施例的LED驅(qū)動(dòng)電路的工作波形圖；

圖12是本發(fā)明實(shí)施例的控制方法的流程圖。

具體實(shí)施方式

以下基于實(shí)施例對(duì)本發(fā)明進(jìn)行描述，但是本發(fā)明并不僅僅限于這些實(shí)施例。在下文對(duì)本發(fā)明的細(xì)節(jié)描述中，詳盡描述了一些特定的細(xì)節(jié)部分。對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)沒(méi)有這些細(xì)節(jié)部分的描述也可以完全理解本發(fā)明。為了避免混淆本發(fā)明的實(shí)質(zhì)，公知的方法、過(guò)程、流程、元件和電路并沒(méi)有詳細(xì)敘述。

此外，本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，在此提供的附圖都是為了說(shuō)明的目的，并且附圖不一定是按比例繪制的。

同時(shí)，應(yīng)當(dāng)理解，在以下的描述中，“電路”是指由至少一個(gè)元件或子電路通過(guò)電氣連接或電磁連接構(gòu)成的導(dǎo)電回路。當(dāng)稱元件或電路“連接到”另一元件或稱元件/電路“連接在”兩個(gè)節(jié)點(diǎn)之間時(shí)，它可以是直接耦接或連接到另一元件或者可以存在中間元件，元件之間的連接可以是物理上的、邏輯上的、或者其結(jié)合。相反，當(dāng)稱元件“直接耦接到”或“直接連接到”另一元件時(shí)，意味著兩者不存在中間元件。

除非上下文明確要求，否則整個(gè)說(shuō)明書(shū)和權(quán)利要求書(shū)中的“包括”、“包含”等類似詞語(yǔ)應(yīng)當(dāng)解釋為包含的含義而不是排他或窮舉的含義；也就是說(shuō)，是“包括但不限于”的含義。

在本發(fā)明的描述中，需要理解的是，術(shù)語(yǔ)“第一”、“第二”等僅用于描述目的，而不能理解為指示或暗示相對(duì)重要性。此外，在本發(fā)明的描述中，除非另有說(shuō)明，“多個(gè)”的含義是兩個(gè)或兩個(gè)以上。

圖1是可控硅調(diào)光器的簡(jiǎn)化模型的示意圖。如圖1所示，在可控硅調(diào)光器沒(méi)有導(dǎo)通時(shí)，交流電路通過(guò)電阻RL和電阻RB對(duì)電容C2充電?？煽毓枵{(diào)光器的開(kāi)通條件為電容C2的兩端電壓達(dá)到導(dǎo)通閾值。調(diào)節(jié)導(dǎo)通角度則是指通過(guò)調(diào)節(jié)電阻RB來(lái)改變可控硅調(diào)節(jié)器導(dǎo)通位置。由于在未開(kāi)通期間會(huì)有電流對(duì)電容C2充電，可控硅調(diào)光器會(huì)存在漏電流。同時(shí)，電容C1也會(huì)由于兩端存在壓差形成漏電流。如上所述，漏電流的存在會(huì)導(dǎo)致可控硅調(diào)節(jié)器的開(kāi)通角度不確定，進(jìn)而造成LED負(fù)載閃爍的問(wèn)題。

圖2是一個(gè)對(duì)比例的LED驅(qū)動(dòng)電路的電路示意圖。本對(duì)比例被用于解決所述漏電流引起的問(wèn)題。如圖2所示，本對(duì)比例的LED驅(qū)動(dòng)電路包括可控硅調(diào)光器TRIAC、整流電路、恒流控制模塊CON和泄放電阻R1。其中，可控硅調(diào)光器TRIAC連接在交流輸入端口和整流電路之間，用于對(duì)輸入交流電進(jìn)行斬波。整流電路用于將交流電轉(zhuǎn)換為直流電輸出到直流母線BUS。恒流控制模塊CON可以集成LED負(fù)載，通過(guò)晶體管Q調(diào)節(jié)流過(guò)LED負(fù)載的電流。同時(shí)，通過(guò)與晶體管Q串聯(lián)的電阻R2對(duì)負(fù)載電流進(jìn)行采樣，并反饋到誤差放大器EA。誤差放大器EA根據(jù)負(fù)載電流基準(zhǔn)信號(hào)Ref1和反饋的負(fù)載電流采樣信號(hào)對(duì)晶體管Q進(jìn)行恒流控制。泄放電阻R1連接在直流母線BUS和接地端之間，用于對(duì)可控硅調(diào)光器TRIAC的漏電流進(jìn)行泄放，防止由于直流母線高阻導(dǎo)致直流母線電壓VBUS由于漏電流的存在跟隨輸入交流電壓變化，進(jìn)而使得可控硅調(diào)光器TRIAC兩端壓差過(guò)小，導(dǎo)通被延遲或調(diào)光無(wú)法達(dá)到全亮。圖3是上述對(duì)比例的LED驅(qū)動(dòng)電路的工作波形圖。如圖3所示，在不設(shè)置泄放電阻R1時(shí)，可控硅調(diào)光器TRIAC的導(dǎo)通時(shí)刻被延遲，同時(shí)導(dǎo)通前直流母線電壓較高。導(dǎo)通后的直流母線電壓大于負(fù)載驅(qū)動(dòng)電壓。而在設(shè)置泄放電阻R1的電路中，可控硅調(diào)光器TRIAC的導(dǎo)通時(shí)刻提前，并且在未導(dǎo)通階段的損耗有所降低。但是，泄放電阻R1會(huì)引入額外的損耗，這導(dǎo)致系統(tǒng)效率仍不能令人滿意。

圖4是另一個(gè)對(duì)比例的LED驅(qū)動(dòng)電路的電路示意圖。圖5是本對(duì)比例的LED驅(qū)動(dòng)電路的工作波形圖。如圖4和圖5所示，所述LED驅(qū)動(dòng)電路A包括可控硅調(diào)光器TRIAC、泄放電路1’、控制器2’、恒流控制電路3’和整流電路4’。LED驅(qū)動(dòng)電路A還可以包括連接在直流母線BUS上的二極管以及與LED負(fù)載并聯(lián)的濾波電容。其中，可控硅調(diào)光器TRIAC連接在整流電路4’和交流輸入端之間，用于對(duì)輸入交流電進(jìn)行斬波。整流電路4’用于將交流電轉(zhuǎn)換為直流電輸出到直流母線BUS。恒流控制電路3’大體上與LED負(fù)載形成串聯(lián)關(guān)系，通過(guò)控制晶體管Q2工作在線性狀態(tài)使得流過(guò)LED負(fù)載的電流恒定且可控。恒流控制電路3’可以包括晶體管Q2、電阻R2和用于控制晶體管的誤差放大器EA2。晶體管Q2連接在LED負(fù)載和電阻R2之間。電阻R2一端與晶體管Q2的源極連接。晶體管Q2的柵極與誤差放大器EA2的輸出端連接。誤差放大器EA2一個(gè)輸入端(同相輸入端)輸入負(fù)載電流基準(zhǔn)信號(hào)Ref2，另一個(gè)輸入端(反相輸入端)與晶體管Q2的源極連接。由于流過(guò)晶體管Q2的電流在電阻R2上形成電壓降，這使得誤差放大器EA2的反相輸入端的電壓可以表征流過(guò)晶體管Q2的負(fù)載電流，進(jìn)而使得誤差放大器EA2的輸出隨負(fù)載電流變化，形成電流閉環(huán)。晶體管Q2受控于誤差放大器EA2的輸出信號(hào)工作于線性狀態(tài)，調(diào)節(jié)所流過(guò)的電流，使得其與負(fù)載電流基準(zhǔn)信號(hào)Ref2保持一致。

同時(shí)，泄放電路1’大體上與LED負(fù)載以及恒流控制電路3形成的電路并聯(lián)。泄放電路1’用于在可控硅調(diào)光器TRIAC未導(dǎo)通期間以及直流母線電壓小于預(yù)定的負(fù)載驅(qū)動(dòng)電壓VLED期間泄放直流母線電流。在圖1中，泄放電路1’包括晶體管Q1和電阻R1。電阻R1連接在晶體管Q1的源極和電阻R2遠(yuǎn)離接地端的一端之間。晶體管Q1連接在直流母線BUS和電阻R1之間。泄放電路1’受控于控制器2進(jìn)行泄放。在圖1中，控制器2’包括誤差放大器EA1，其同相輸入端輸入泄放基準(zhǔn)信號(hào)Ref3，反相輸入端輸入電阻R2高壓端的電壓，輸出端與晶體管Q1的柵極連接。其中，泄放基準(zhǔn)信號(hào)Ref3與TRIAC的擎住電流對(duì)應(yīng)。在直流母線電壓VBUS小于預(yù)定的負(fù)載驅(qū)動(dòng)電壓VLED期間，晶體管Q2關(guān)斷，同時(shí)，晶體管Q1導(dǎo)通工作于線性狀態(tài)進(jìn)行泄放。為了維持可控硅調(diào)光器工作，泄放電路1’會(huì)以一個(gè)大于等于擎住電流IL的泄放電流來(lái)進(jìn)行泄放，直至直流母線電壓VBUS大于負(fù)載驅(qū)動(dòng)電壓VLED。在直流母線電壓VBUS上升到大于負(fù)載驅(qū)動(dòng)電壓VLED后，晶體管Q2受控導(dǎo)通工作于線性狀態(tài)，調(diào)節(jié)流過(guò)LED負(fù)載的電流ILED。同時(shí)，由于誤差放大器EA1的反相輸入端輸入的電壓大于泄放電流基準(zhǔn)信號(hào)Ref1，這使得誤差放大器EA1的輸出為負(fù)，晶體管Q1關(guān)斷。在直流母線電壓VBUS下降到小于負(fù)載驅(qū)動(dòng)電壓VLED后，晶體管Q2再次關(guān)斷，晶體管Q1重新導(dǎo)通進(jìn)行泄放。

在本對(duì)比例的LED驅(qū)動(dòng)電路中，在可控硅調(diào)光器TRIAC導(dǎo)通之前，以恒流控制的方式控制晶體管Q1進(jìn)行泄放，將直流母線電壓拉低到零，這可以一定程度提高可控硅調(diào)光器TRIAC的導(dǎo)通位置一致性。但是，也會(huì)造成導(dǎo)通時(shí)刻提前。由于在導(dǎo)通前都需要泄放電路來(lái)進(jìn)行泄放，損耗較大，驅(qū)動(dòng)效率降低。

圖6是本發(fā)明實(shí)施例的LED驅(qū)動(dòng)電路的電路示意圖。如圖6所示，本實(shí)施例的LED驅(qū)動(dòng)電路包括可控硅調(diào)光器TRIAC、用于進(jìn)行泄放的電路模塊1、恒流控制模塊2和整流電路3?？煽毓枵{(diào)光器TRIAC連接在交流輸入端口和整流電路3之間。整流電路3用于將經(jīng)過(guò)可控硅調(diào)光器TRIAC斬波后的交流電轉(zhuǎn)換為直流電輸出到直流母線BUS。恒流控制模塊2包括晶體管Q2、電阻R2以及控制環(huán)路。通過(guò)電阻R2采樣負(fù)載電流，并基于電流閉環(huán)進(jìn)行恒流控制，以使得流過(guò)LED負(fù)載的電流恒定。在圖6中，恒流控制模塊2將LED負(fù)載集成在內(nèi)。應(yīng)理解，LED負(fù)載也可以采用與恒流控制模塊中的線性器件以及控制電路分離的方式設(shè)置。同時(shí)，恒流控制模塊2也可以采用多個(gè)線性器件進(jìn)行恒流控制以實(shí)現(xiàn)較寬的負(fù)載驅(qū)動(dòng)電壓范圍。

電路模塊1包括泄放電路以及控制器11。泄放電路與直流母線BUS連接，受控在第一模式和第二模式之間切換。其中，在第一模式下，泄放電路受控泄放直流母線電流以保持直流母線電壓VBUS恒定于一個(gè)不為零的預(yù)定值。在第二模式下，泄放電路受控關(guān)斷泄放通路。其中，泄放電路包括晶體管Q3。在本實(shí)施例，晶體管Q3可以受控工作于線性狀態(tài)，由此，可以響應(yīng)于控制端電流調(diào)節(jié)直流母線電壓VBUS。應(yīng)理解，雖然在本實(shí)施例中采用金屬氧化物半導(dǎo)體晶體管(MOSFET)作為受控電壓源來(lái)調(diào)節(jié)直流母線電壓并進(jìn)行泄放，但是，其它的可作為受控電壓源的器件和電路，例如，絕緣柵雙極型晶體管IGBT或包括多個(gè)金屬氧化物半導(dǎo)體晶體管的更復(fù)雜的電路結(jié)構(gòu)，均可以適用于本實(shí)施例。

控制器11被配置為在檢測(cè)到可控硅調(diào)光器TRIAC導(dǎo)通前控制所述泄放電路處于第一模式，在檢測(cè)到所述可控硅調(diào)光器導(dǎo)通后控制所述泄放電路切換到第二模式。也即，泄放電路受控于控制器11，在可控硅調(diào)光器TRIAC導(dǎo)通前在保持直流母線電壓VBUS恒定的條件下進(jìn)行泄放，在可控硅調(diào)光器TRIAC導(dǎo)通后關(guān)斷泄放通路。

由此，可以避免不同類型的可控硅調(diào)光器和不同電路設(shè)置導(dǎo)致的漏電流不一致，進(jìn)而消除對(duì)可控硅調(diào)光器的導(dǎo)通點(diǎn)的負(fù)面影響。

進(jìn)一步，泄放電路在進(jìn)行恒壓泄放時(shí)，直流母線電壓VBUS恒定位置的值可以被設(shè)置，從而使得可控硅調(diào)節(jié)器導(dǎo)通后的直流母線電壓略大于恒流控制模塊2所對(duì)應(yīng)的負(fù)載驅(qū)動(dòng)電壓VLED。由此，可以保證可控硅調(diào)光器TRIAC導(dǎo)通后立即點(diǎn)亮LED負(fù)載，最大化系統(tǒng)效率。

在本實(shí)施例中，控制器11通過(guò)檢測(cè)直流母線電壓VBUS的上升速度來(lái)檢測(cè)可控硅調(diào)光器TRIAC是否導(dǎo)通。具體地，在泄放電路中設(shè)置最大電流箝位電路12。最大電流箝位電路12與晶體管Q3串聯(lián)連接在直流母線BUS和接地端之間。最大電流箝位電路12用于限制流過(guò)的電流的最大值。由于其設(shè)置在泄放通路上，其限制的就是泄放電流的最大值。也就是說(shuō)，在泄放電流IQ3小于箝位電流值IMAX時(shí)，最大電流箝位電路12處于直通狀態(tài)。在泄放電流IQ2上升到箝位電流值IMAX后，最大電流箝位電路12對(duì)電流進(jìn)行箝位，將泄放電流固定在IMAX不再增加。在可控硅調(diào)光器TRIAC導(dǎo)通時(shí)，為了維持直流母線電壓VBUS不變，泄放電流IQ3會(huì)增加，在泄放電流IQ3增加到箝位電流值IMAX時(shí)，泄放電流被箝位。這使得直流母線電壓VBUS開(kāi)始跟隨可控硅調(diào)光器TRIAC輸出的交流電快速上升。控制器11通過(guò)檢測(cè)直流母線電壓VBUS的上升速率來(lái)判斷可控硅調(diào)光器TRIAC是否導(dǎo)通。控制器11可以通過(guò)由電阻R3和R4組成的分壓電路獲取直流母線電壓采樣信號(hào)SVBUS以檢測(cè)直流母線電壓VBUS。在檢測(cè)到可控硅調(diào)光器TRIAC導(dǎo)通后，控制器11控制泄放電路關(guān)斷。恒流控制模塊2開(kāi)始工作，通過(guò)直流母線電流驅(qū)動(dòng)LED負(fù)載。在直流母線電壓VBUS下降到較小時(shí)，控制器11判斷周期結(jié)束，從而控制泄放電路切換到第一模式，再次開(kāi)始泄放。

圖7是本發(fā)明實(shí)施例的電路模塊的電路示意圖。如圖7所示，在本實(shí)施例中，最大電流箝位電路2包括晶體管Q4、電壓源V1和電阻RL。晶體管Q4和電阻RL串聯(lián)連接在需要進(jìn)行電流箝位的電流通路上。電壓源V1連接在晶體管Q4的控制端和接地端之間。在流過(guò)晶體管Q4的電流達(dá)到后，Q4_th為晶體管Q4的最大柵漏電壓降，電流通路的泄放電流IQ3被箝位。應(yīng)理解，最大電流箝位電路也可以采用其它結(jié)構(gòu)來(lái)實(shí)現(xiàn)。

在圖7中，控制電路11包括跨導(dǎo)放大器GM、模式開(kāi)關(guān)S1和模式切換電路MS。其中，跨導(dǎo)放大器GM的反相端輸入直流母線電壓采樣信號(hào)SVBUS，同相端輸入電壓基準(zhǔn)信號(hào)Ref，輸出電流形式的控制信號(hào)控制晶體管Q3維持直流母線電壓VBUS恒定。根據(jù)這一閉環(huán)電壓環(huán)路的關(guān)系，在泄放電路在第一模式下工作時(shí)，直流母線電壓VBUS可以滿足：

也就是說(shuō)，在電壓基準(zhǔn)信號(hào)Ref不變的前提下，直流母線電壓VBUS可以通過(guò)改變電阻R3和R4的比例來(lái)調(diào)節(jié)。由于采用集成電路方式來(lái)實(shí)現(xiàn)本實(shí)施例的電路模塊時(shí)，基準(zhǔn)電壓源通常設(shè)置在集成電路中，而電阻通常作為外圍電路來(lái)搭建。因此，本實(shí)施例的電路模塊可以通過(guò)調(diào)節(jié)電阻R3和R4靈活地設(shè)置泄放階段的直流母線電壓VBUS。由于泄放階段的直流母線電壓對(duì)于可控硅調(diào)光器TRIAC導(dǎo)通時(shí)的直流母線電壓直接相關(guān)，因此，可以通過(guò)這種手段來(lái)設(shè)置可控硅調(diào)光器TRIAC導(dǎo)通時(shí)的直流母線電壓從而適應(yīng)不同的恒壓控制模塊的要求。

模式開(kāi)關(guān)S1與跨導(dǎo)放大器GM的輸出端連接，受控關(guān)斷或?qū)ㄒ允沟盟鲂狗烹娐吩诘谝荒Ｊ胶偷诙Ｊ介g切換。在圖7中，模式開(kāi)關(guān)S1連接在跨導(dǎo)放大器GM的輸出端和接地端之間。由此，在模式開(kāi)關(guān)S1關(guān)斷時(shí)，晶體管Q3受控于跨導(dǎo)放大器GM的輸出電流進(jìn)行恒壓控制。泄放電路處于第一模式。在模式開(kāi)關(guān)S1導(dǎo)通時(shí)，晶體管Q3的柵極接地，晶體管Q3截止，泄放電路切換到第二模式。模式切換電路MS用于輸出控制信號(hào)控制所述模式開(kāi)關(guān)S1。模式切換電路MS在直流母線電壓采樣信號(hào)SVBUS在預(yù)定時(shí)間內(nèi)上升由第一閾值VREF1上升到第二閾值VREF2時(shí)控制模式開(kāi)關(guān)S1導(dǎo)通，在直流母線電壓下降到小于第三閾值VREF3時(shí)控制所述模式開(kāi)關(guān)S1關(guān)斷。如圖7所示，模式切換電路MS包括比較器COM1-COM3、單觸發(fā)電路OS、與門(mén)AND和RS觸發(fā)器F。其中，比較器COM1用于比較直流母線電壓采樣信號(hào)SVBUS和第一閾值VREF1。比較器COM1在直流母線電壓采樣信號(hào)SVBUS上升到大于第一閾值VREF1時(shí)輸出高電平。單觸發(fā)電路OS響應(yīng)于比較器COM1輸出信號(hào)的上升沿輸出一個(gè)具有預(yù)定時(shí)間長(zhǎng)度的脈沖。比較器COM2用于比較直流母線電壓采樣信號(hào)SVBUS和第二閾值VREF2。比較器COM2在直流母線電壓采樣信號(hào)SVBUS上升到大于第二閾值VREF2時(shí)輸出高電平。與門(mén)AND的兩個(gè)輸入端分別與單觸發(fā)電路OS和第二比較器COM2的輸出端連接，在兩者的輸出信號(hào)均為高電平時(shí)輸出高電平。同時(shí)，第一閾值VREF1和第二閾值VREF2均設(shè)置為大于電壓基準(zhǔn)信號(hào)Ref。電壓基準(zhǔn)信號(hào)Ref對(duì)應(yīng)的直流母線電壓的期望值為CV＝Ref*(R3+R4)/R4。而且，第二閾值VREF2大于第一閾值VREF1。因此，與門(mén)AND會(huì)在直流母線電壓采樣信號(hào)SBUS在所述預(yù)定時(shí)間長(zhǎng)度內(nèi)由第一閾值VREF1上升到大于第二閾值VREF2時(shí)輸出高電平。與門(mén)AND的輸出端與RS觸發(fā)器F的置位端S連接，RS觸發(fā)器F的輸出端與模式開(kāi)關(guān)S1的控制端連接，控制模式開(kāi)關(guān)S1導(dǎo)通和關(guān)斷。從而，模式選擇電路MS可以在直流母線電壓快速上升時(shí)輸出高電平控制模式開(kāi)關(guān)S1導(dǎo)通。另一方面，比較器COM3用于比較直流母線電壓采樣信號(hào)SVBUS和第三閾值VREF3，在直流母線電壓采樣信號(hào)SVBUS小于第三閾值VREF3時(shí)輸出高電平。比較器COM3的輸出端與RS觸發(fā)器F的復(fù)位端R連接。從而，模式選擇電路MS在直流母線電壓VBUS小于第三閾值VREF3對(duì)應(yīng)的電壓閾值VREF3*(R3+R4)/R4時(shí)輸出低電平控制模式開(kāi)關(guān)S1關(guān)斷。優(yōu)選地，第三閾值對(duì)應(yīng)的直流母線電壓VREF3*(R3+R4)/R4被設(shè)置為小于泄放期間直流母線電壓的期望值CV。當(dāng)直流母線電壓下降到低于該閾值。

在圖7所示電路中，以高電平為有效，低電平為無(wú)效來(lái)設(shè)置各部件之間的連接關(guān)系，本領(lǐng)域技術(shù)人員容易根據(jù)需要在有效信號(hào)定義變化時(shí)修改電路的配置和具體連接關(guān)系以實(shí)現(xiàn)相同的功能。同時(shí)，本領(lǐng)域技術(shù)人員也容易采用其它的邏輯電路結(jié)構(gòu)實(shí)現(xiàn)相同的功能。

圖8是本發(fā)明實(shí)施例的LED驅(qū)動(dòng)電路的工作波形圖。為了方便理解，在圖8中，VREF1’-VREF3’分別指代的為第一閾值VREF1至第三閾值VREF3對(duì)應(yīng)的直流母線電壓。在t0時(shí)刻，控制信號(hào)SW1為低電平，模式開(kāi)關(guān)S1關(guān)斷。晶體管Q3響應(yīng)于跨導(dǎo)放大器GM的控制維持直流母線電壓VBUS恒定在期望值CV附近，直至?xí)r刻t1。在時(shí)刻t1附近，可控硅調(diào)光器TRIAC導(dǎo)通，泄放電流在極短時(shí)間內(nèi)被箝位，然后直流母線電壓VBUS開(kāi)始快速上升。這可由模式切換電路12檢測(cè)到。在檢測(cè)到可控硅調(diào)光器TRIAC導(dǎo)通后，模式切換電路12控制模式開(kāi)關(guān)S1導(dǎo)通，將晶體管Q3的控制端接地，使得晶體管Q3截止。泄放通路被關(guān)斷。由于在前泄放的控制，直流母線電壓VBUS在可控硅調(diào)光器TRIAC導(dǎo)通時(shí)略大于預(yù)定的負(fù)載驅(qū)動(dòng)電壓VLED。從而，在泄放通路被關(guān)斷后，電流流向LED負(fù)載，在恒流控制模塊2的控制下驅(qū)動(dòng)LED負(fù)載點(diǎn)亮。在t2時(shí)刻，直流母線電壓VBUS下降到小于電壓VREF3’。此時(shí)，模式切換電路12輸出低電平控制模式開(kāi)關(guān)S1關(guān)斷。泄放電路再次切換到第一模式進(jìn)行恒壓泄放，新的周期開(kāi)始，如此重復(fù)。

本實(shí)施例通過(guò)在可控硅調(diào)光器導(dǎo)通前對(duì)直流母線電壓進(jìn)行恒壓控制，從而可以避免不同類型的可控硅調(diào)光器和不同電路設(shè)置導(dǎo)致的漏電流不一致，進(jìn)而消除對(duì)可控硅調(diào)光器的導(dǎo)通點(diǎn)的負(fù)面影響。

圖9是本發(fā)明另一個(gè)實(shí)施例的LED驅(qū)動(dòng)電路的電路示意圖。如圖9所示，本實(shí)施例的LED驅(qū)動(dòng)電路包括可控硅調(diào)光器TRIAC、用于進(jìn)行泄放的電路模塊4、恒流控制模塊2和整流電路3?？煽毓枵{(diào)光器TRIAC連接在交流輸入端口和整流電路3之間。整流電路3用于將經(jīng)過(guò)可控硅調(diào)光器TRIAC斬波后的交流電轉(zhuǎn)換為直流電輸出到直流母線BUS。恒流控制模塊2包括晶體管Q2、電阻R2以及控制環(huán)路。通過(guò)電阻R2采樣負(fù)載電流，并基于電流閉環(huán)進(jìn)行恒流控制，以使得流過(guò)LED負(fù)載的電流恒定。在圖9中，恒流控制模塊2將LED負(fù)載集成在內(nèi)。應(yīng)理解，LED負(fù)載也可以采用與恒流控制模塊中的線性器件以及控制電路分離的方式設(shè)置。同時(shí)，恒流控制模塊2也可以采用多個(gè)線性器件進(jìn)行恒流控制以實(shí)現(xiàn)較寬的負(fù)載驅(qū)動(dòng)電壓范圍。

電路模塊4包括泄放電路和控制器41。在本實(shí)施例中，泄放電路連接在直流母線BUS和接地端之間，受控在第一模式和第二模式之間切換。其中，在第一模式下，泄放電路以非受控的方式保持直流母線電壓VBUS恒定，并泄放直流母線電流。在第二模式下，泄放電路受控關(guān)斷泄放通路。控制器41用于控制該模式切換。泄放電路包括齊納二極管DZ、泄放開(kāi)關(guān)S2和最大電流箝位電路42，三者順序串聯(lián)在直流母線BUS和接地端之間。齊納二極管(Zener Diode)，也稱穩(wěn)壓二極管，是利用PN結(jié)反向擊穿狀態(tài)下電流可在很大范圍內(nèi)變化而電壓基本不變的原理工作的二極管。齊納二極管DZ的陰極與直流母線連接，陽(yáng)極與泄放開(kāi)關(guān)S2連接。泄放開(kāi)關(guān)S2受控于信號(hào)SW2導(dǎo)通或關(guān)斷。由此，在泄放開(kāi)關(guān)S2導(dǎo)通時(shí)，泄放電路處于第一模式，齊納二極管DZ被直流母線電壓VBUS擊穿，從而泄放電流可以在較大范圍內(nèi)變化而直流母線電壓VBUS維持恒定。在泄放開(kāi)關(guān)S2關(guān)斷時(shí)，泄放通路被關(guān)斷。通過(guò)齊納二極管來(lái)實(shí)現(xiàn)恒壓泄放，可以不需要對(duì)泄放電路進(jìn)行恒壓控制，只需要控制器41控制泄放開(kāi)關(guān)S2導(dǎo)通或關(guān)斷進(jìn)行模式切換即可。泄放開(kāi)關(guān)S2可以采用可控開(kāi)關(guān)器件，例如金屬氧化物半導(dǎo)體晶體管(MOSFET)或絕緣柵型半導(dǎo)體晶體管(IGBT)。最大電流箝位電路42與上一實(shí)施例相同，在此不再贅述。

控制器41被配置為在檢測(cè)到可控硅調(diào)光器TRIAC導(dǎo)通前控制所述泄放電路處于第一模式，在檢測(cè)到所述可控硅調(diào)光器導(dǎo)通后控制所述泄放電路切換到第二模式。也就是說(shuō)，控制器41在檢測(cè)到可控硅調(diào)光器TRIAC導(dǎo)通前維持泄放開(kāi)關(guān)S2導(dǎo)通，在檢測(cè)到所述可控硅調(diào)光器導(dǎo)通后控制泄放開(kāi)關(guān)S2關(guān)斷。具體地，控制器41在直流母線電壓采樣信號(hào)SVBUS在預(yù)定時(shí)間內(nèi)由第一閾值上升到第二閾值時(shí)控制所述泄放開(kāi)關(guān)S2關(guān)斷，在直流母線電壓采樣信號(hào)SVBUS下降到小于第三閾值時(shí)控制所述模式開(kāi)關(guān)S1關(guān)斷。

具體地，控制器41可以通過(guò)經(jīng)由電阻R3和R4對(duì)直流母線電壓VBUS分壓獲得的直流母線電壓采樣信號(hào)SVBUS來(lái)檢測(cè)直流母線電壓VBUS。由于齊納二極管DZ本身的擊穿電壓直接影響直流母線電壓，因此，可以通過(guò)實(shí)驗(yàn)或仿真將其設(shè)置為使得大部分型號(hào)的可控硅調(diào)光器導(dǎo)通位置的直流母線電壓略大于所需的負(fù)載驅(qū)動(dòng)電壓VLED。這樣可以使得可控硅調(diào)光器導(dǎo)通后立即點(diǎn)亮LED負(fù)載。

圖10是本實(shí)施例的控制器的電路示意圖。如圖10所示，控制器41包括比較器COM1-COM3、單觸發(fā)電路OS、與門(mén)AND和RS觸發(fā)器F’。其中，比較器COM1用于比較直流母線電壓采樣信號(hào)SVBUS和第一閾值VREF1。比較器COM1在直流母線電壓采樣信號(hào)SVBUS上升到大于第一閾值VREF1時(shí)輸出高電平。單觸發(fā)電路OS響應(yīng)于比較器COM1輸出信號(hào)的上升沿輸出一個(gè)具有預(yù)定時(shí)間長(zhǎng)度的脈沖。比較器COM2用于比較直流母線電壓采樣信號(hào)SVBUS和第二閾值VREF2。比較器COM2在直流母線電壓采樣信號(hào)SVBUS上升到大于第二閾值VREF2時(shí)輸出高電平。與門(mén)AND的兩個(gè)輸入端分別與單觸發(fā)電路OS和第二比較器COM2的輸出端連接，在兩者的輸出信號(hào)均為高電平時(shí)輸出高電平。同時(shí)，第一閾值VREF1和第二閾值VREF2所對(duì)應(yīng)的直流母線電壓VREF1’和VREF2’均設(shè)置為大于齊納二極管的擊穿電壓VZ，該電壓等于直流母線電壓VBUS的期望值。而且，第二閾值VREF2大于第一閾值VREF1。因此，與門(mén)AND會(huì)在直流母線電壓采樣信號(hào)SBUS在所述預(yù)定時(shí)間長(zhǎng)度內(nèi)由第一閾值VREF1上升到大于第二閾值VREF2時(shí)輸出高電平。與門(mén)AND的輸出端與RS觸發(fā)器F’的復(fù)位端R連接，RS觸發(fā)器F’的輸出端與泄放開(kāi)關(guān)S2的控制端連接，控制泄放開(kāi)關(guān)S2導(dǎo)通和關(guān)斷。從而，控制器41可以在直流母線電壓快速上升時(shí)輸出低電平控制泄放開(kāi)關(guān)S2關(guān)斷。另一方面，比較器COM3用于比較直流母線電壓采樣信號(hào)SVBUS和第三閾值VREF3，在直流母線電壓采樣信號(hào)SVBUS小于第三閾值VREF3時(shí)輸出高電平。比較器COM3的輸出端與RS觸發(fā)器F的置位端S連接。從而，控制器41在直流母線電壓VBUS小于第三閾值VREF3對(duì)應(yīng)的電壓閾值VREF3’＝VREF3*(R3+R4)/R4時(shí)輸出高電平控制泄放開(kāi)關(guān)S2導(dǎo)通。優(yōu)選地，第三閾值被設(shè)置為使得對(duì)應(yīng)的直流母線電壓VREF3’小于泄放期間直流母線電壓的期望值VZ。當(dāng)直流母線電壓下降到低于該閾值，表明半個(gè)交流周期結(jié)束。

在圖10所示電路中，以高電平為有效，低電平為無(wú)效來(lái)設(shè)置各部件之間的連接關(guān)系，本領(lǐng)域技術(shù)人員容易根據(jù)需要，在有效信號(hào)的定義變化時(shí)修改電路的配置和具體連接關(guān)系以實(shí)現(xiàn)相同的功能。同時(shí)，本領(lǐng)域技術(shù)人員也容易采用其它的邏輯電路結(jié)構(gòu)實(shí)現(xiàn)相同的功能。

圖11是本實(shí)施例的LED驅(qū)動(dòng)電路的工作波形圖。在圖11中，VREF1’-VREF3’分別指代的為第一閾值VREF1至第三閾值VREF3對(duì)應(yīng)的直流母線電壓。在t0時(shí)刻，控制信號(hào)SW2為高電平，泄放開(kāi)關(guān)S2導(dǎo)通。齊納二極管DZ被擊穿，并維持直流母線電壓VBUS恒定在擊穿電壓VZ附近，直至?xí)r刻t1。在時(shí)刻t1附近，可控硅調(diào)光器TRIAC導(dǎo)通，泄放電流在極短時(shí)間內(nèi)被箝位，然后直流母線電壓VBUS開(kāi)始快速上升，經(jīng)過(guò)分壓獲得的直流母線電壓采樣信號(hào)SVBUS也快速上升，并被控制器41檢測(cè)到。在檢測(cè)到可控硅調(diào)光器TRIAC導(dǎo)通后，控制器41控制泄放開(kāi)關(guān)S2關(guān)斷。泄放通路被關(guān)斷。由于在前泄放的影響，直流母線電壓VBUS在可控硅調(diào)光器TRIAC導(dǎo)通時(shí)略大于預(yù)定的負(fù)載驅(qū)動(dòng)電壓VLED。從而，在泄放通路被關(guān)斷后，電流流向LED負(fù)載，在恒流控制模塊2的控制下驅(qū)動(dòng)LED負(fù)載點(diǎn)亮。在t2時(shí)刻，直流母線電壓VBUS下降到小于電壓VREF3’。此時(shí)，控制電路41輸出的信號(hào)SW2切換到高電平控制泄放開(kāi)關(guān)S2導(dǎo)通。泄放電路再次切換到第一模式進(jìn)行恒壓泄放，新的周期開(kāi)始，如此重復(fù)。

本實(shí)施例通過(guò)在可控硅調(diào)光器導(dǎo)通前對(duì)直流母線電壓進(jìn)行恒壓控制，從而可以避免不同類型的可控硅調(diào)光器和不同電路設(shè)置導(dǎo)致的漏電流不一致，進(jìn)而消除對(duì)可控硅調(diào)光器的導(dǎo)通點(diǎn)的負(fù)面影響。

圖12是本發(fā)明實(shí)施例的控制方法的流程圖。如圖12所示，本實(shí)施例的方法包括：

步驟S100、在所述可控硅調(diào)光器導(dǎo)通前控制泄放電路處于第一模式，所述泄放電路在第一模式下泄放直流母線電流以保持直流母線電壓恒定。

可選地，所述泄放電路在第一模式下可以以受控方式維持直流母線電壓恒定，也可以以非受控方式維持直流母線電壓穩(wěn)定。

其中，所述直流母線電壓被設(shè)置為恒定在預(yù)定值以使得所述可控硅調(diào)節(jié)器導(dǎo)通時(shí)的直流母線電壓略大于預(yù)定的負(fù)載驅(qū)動(dòng)電壓。

步驟S200、在所述可控硅調(diào)光器導(dǎo)通后控制泄放電路切換到第二模式關(guān)斷泄放通路。

具體地，通過(guò)限制泄放電流的最大值使得在所述可控硅調(diào)光器導(dǎo)通時(shí)直流母線電壓快速上升。由此，在可控硅調(diào)光器導(dǎo)通時(shí)，由于泄放電流被箝位，直流母線電壓會(huì)快速上升，從而可以基于對(duì)直流母線電壓的檢測(cè)判斷可控硅調(diào)光器的導(dǎo)通位置。

進(jìn)一步地，在檢測(cè)到直流母線電壓下降到小于預(yù)定閾值時(shí)控制泄放電路切換到第一模式。

本實(shí)施例通過(guò)在可控硅調(diào)光器導(dǎo)通前對(duì)直流母線電壓進(jìn)行恒壓控制，從而可以避免不同類型的可控硅調(diào)光器和不同電路設(shè)置導(dǎo)致的漏電流不一致，進(jìn)而消除對(duì)可控硅調(diào)光器的導(dǎo)通點(diǎn)的負(fù)面影響。

應(yīng)理解，雖然以上描述了控制器采用模擬電路方式來(lái)構(gòu)建，但是本領(lǐng)域技術(shù)人員能夠理解，也可以采用數(shù)字電路配合數(shù)模/模數(shù)轉(zhuǎn)換器件來(lái)搭建所述控制器，所述數(shù)字電路可以是可以實(shí)現(xiàn)在一個(gè)或多個(gè)專用電路模塊(ASIC)、數(shù)字信號(hào)處理器(DSP)、數(shù)字信號(hào)處理器件(DSPD)、可編程邏輯器件(PLD)、現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)、處理器、控制器、微控制器、微處理器、用于執(zhí)行本申請(qǐng)所述功能的其它電子單元或其組合中。對(duì)于固件或軟件實(shí)現(xiàn)，本發(fā)明實(shí)施例的技術(shù)可用執(zhí)行本申請(qǐng)所述功能的模塊(例如，過(guò)程、函數(shù)等)來(lái)實(shí)現(xiàn)。這些軟件代碼可以存儲(chǔ)在存儲(chǔ)器中，并由處理器執(zhí)行。存儲(chǔ)器可以實(shí)現(xiàn)在處理器內(nèi)，也可以實(shí)現(xiàn)在處理器外，在后一種情況下，它經(jīng)由各種手段可通信地連接到處理器，這些都是本領(lǐng)域中所公知的。

以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域技術(shù)人員而言，本發(fā)明可以有各種改動(dòng)和變化。凡在本發(fā)明的精神和原理之內(nèi)所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。