本申請主張2016年4月8日在韓國知識產(chǎn)權(quán)局提出申請的韓國專利申請第10-2016-0043525號的優(yōu)先權(quán)，所述韓國專利申請的公開內(nèi)容全文并入本文供參考。本發(fā)明概念的示例性實施例涉及一種包括保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器(retentionresetflip-flop)的半導(dǎo)體裝置。
背景技術(shù)：
：在低功率半導(dǎo)體芯片的設(shè)計中，廣泛使用通過切斷對未處于使用狀態(tài)的電路區(qū)塊的電源供應(yīng)來減小泄漏電流的電源選通技術(shù)(powergatingtechnique)。為了使用此種電源選通技術(shù)，當(dāng)切斷電源供應(yīng)時，可將數(shù)據(jù)存儲觸發(fā)器中的數(shù)據(jù)轉(zhuǎn)移至另一位置，且可使用在將數(shù)據(jù)轉(zhuǎn)移出數(shù)據(jù)存儲觸發(fā)器之后切斷電源供應(yīng)的方法。可使用分立的電路及/或邏輯對保持雙穩(wěn)態(tài)觸發(fā)器執(zhí)行復(fù)位功能。然而，此種分立的電路及/或邏輯可能會增大保持雙穩(wěn)態(tài)觸發(fā)器的大小且還可能增大功耗。因此，需要一種低功率的小型保持雙穩(wěn)態(tài)觸發(fā)器。技術(shù)實現(xiàn)要素：本發(fā)明概念的某些示例性實施例涉及一種可減小產(chǎn)品的大小且可降低功耗的半導(dǎo)體裝置。然而，本發(fā)明概念的示例性實施例并非僅限于本文中所述的實施例。通過參照下文給出的對本發(fā)明概念示例性實施例的詳細(xì)說明，本發(fā)明概念示例性實施例的以上及其他方面將對本發(fā)明概念所屬
技術(shù)領(lǐng)域：
中的普通技術(shù)人員變得更顯而易見。根據(jù)本發(fā)明概念的某些示例性實施例，提供一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括：主鎖存器(latch)，使用本地(local)電源供應(yīng)電壓及時鐘信號來存儲輸入數(shù)據(jù)信號，并將所述輸入數(shù)據(jù)信號輸出至第一輸出信號；從鎖存器，使用不同于所述本地電源供應(yīng)電壓的全局(global)電源供應(yīng)電壓、所述時鐘信號及保持信號來存儲所述第一輸出信號，并將所述第一輸出信號輸出至第二輸出信號；第一邏輯門，接收所述保持信號、所述時鐘信號及復(fù)位(reset)信號中的一個信號及另一信號的輸入，并輸出通過執(zhí)行第一邏輯運算而產(chǎn)生的第一控制信號；以及第二邏輯門，接收所述保持信號、所述時鐘信號及所述復(fù)位信號中的其余信號及所述第一控制信號的輸入，并提供通過對主鎖存器及從鎖存器中的至少一個執(zhí)行第二邏輯運算而產(chǎn)生的第二控制信號。根據(jù)本發(fā)明概念的某些示例性實施例，提供一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括：第一條線，被施加全局電源供應(yīng)電壓；第二條線，與所述第一條線獨立且被施加本地電源供應(yīng)電壓；第一操作電路，連接至所述第二條線且使用所述本地電源供應(yīng)電壓；第一電源選通電路，判斷是否將所述本地電源供應(yīng)電壓施加至所述第一操作電路；以及第一保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器，連接至所述第一條線及所述第二條線，其中所述第一保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器包括主鎖存器、從鎖存器及邏輯門。所述主鎖存器連接至所述第二條線，使用所述時鐘信號、所述保持信號及所述復(fù)位信號來存儲輸入數(shù)據(jù)信號，并將所述數(shù)據(jù)信號輸出至第一輸出信號。所述從鎖存器連接至所述第一條線，使用所述時鐘信號、所述保持信號及所述復(fù)位信號來存儲所述第一輸出信號，并將所述第一輸出信號輸出至第二輸出信號。所述邏輯門接收所述保持信號、所述時鐘信號及所述復(fù)位信號的輸入，并提供通過對所述主鎖存器及所述從鎖存器中的至少一個執(zhí)行邏輯運算而產(chǎn)生的控制信號。根據(jù)本發(fā)明概念的某些示例性實施例，提供一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括：主鎖存器，使用本地電源供應(yīng)電壓來存儲輸入數(shù)據(jù)信號，并將所述數(shù)據(jù)信號輸出至第一輸出信號；從鎖存器，使用不同于所述本地電源供應(yīng)電壓的全局電源供應(yīng)電壓來存儲所述第一輸出信號，并將所述第一輸出信號輸出至第二輸出信號；以及邏輯門，接收所提供的第一信號至第三信號，并將所述全局電源供應(yīng)電壓提供至所述主鎖存器及所述從鎖存器中的至少一個，其中所述邏輯門包括：第一晶體管，通過所述第一信號來選通(gated)以將所述全局電源供應(yīng)電壓提供至第一節(jié)點；第二晶體管，通過所述第一信號來選通以將接地電壓提供至所述第一節(jié)點；第三晶體管，通過所述第二信號及所述第三信號來選通以將所述全局電源供應(yīng)電壓提供至所述第一節(jié)點；以及第四晶體管，通過所述第二信號及所述第三信號來選通以將所述接地電壓提供至所述第一節(jié)點。根據(jù)本發(fā)明概念的某些示例性實施例，提供一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括：主鎖存器，使用本地電源供應(yīng)電壓及時鐘信號來存儲輸入數(shù)據(jù)信號，并將所述數(shù)據(jù)信號輸出至第一輸出信號；從鎖存器，使用不同于所述本地電源供應(yīng)電壓的全局電源供應(yīng)電壓、所述時鐘信號及復(fù)位信號來存儲所述第一輸出信號，并將所述第一輸出信號輸出至第二輸出信號；第一邏輯門，接收所述保持信號、所述時鐘信號及所述復(fù)位信號的輸入，并提供通過對所述主鎖存器及所述從鎖存器中的至少一個執(zhí)行第一邏輯運算而產(chǎn)生的第一邏輯信號；以及第二邏輯門，接收所提供的所述第二輸出信號及所述復(fù)位信號以執(zhí)行第二邏輯運算。某些示例性實施例涉及半導(dǎo)體裝置。在某些示例性實施例中，所述半導(dǎo)體裝置包括：電源選通電路，被配置成將本地電源供應(yīng)電壓選擇性地供應(yīng)至操作電路；以及保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器，被配置成：當(dāng)所述電源選通電路將所述本地電源供應(yīng)電壓供應(yīng)至所述操作電路時，以正常雙穩(wěn)態(tài)觸發(fā)器模式操作，以使用所述本地電源供應(yīng)電壓來鎖存數(shù)據(jù)，且當(dāng)所述電源選通電路切斷被供應(yīng)至所述操作電路的所述本地電源供應(yīng)電壓時，以保持模式操作，以使用全局電源供應(yīng)電壓來維持所述數(shù)據(jù)，所述全局電源供應(yīng)電壓是通過與所述本地電源供應(yīng)電壓不同的電壓源來供應(yīng)。附圖說明通過參照附圖來闡述本發(fā)明概念的詳細(xì)示例性實施例，本發(fā)明概念的以上及其他方面及特征將變得更顯而易見，在附圖中：圖1是根據(jù)本發(fā)明概念某些示例性實施例的半導(dǎo)體裝置的概念性方塊圖。圖2是圖1所示保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器的方塊圖。圖3是圖2所示邏輯門的方塊圖。圖4是根據(jù)本發(fā)明概念某些示例性實施例的保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器的電路圖。圖5及圖6是圖4所示反相器的電路圖。圖7至圖10是圖4所示邏輯門的電路圖。圖11至圖13是說明根據(jù)本發(fā)明概念某些示例性實施例的保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器的操作的圖。圖14是根據(jù)本發(fā)明概念某些示例性實施例的保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器的電路圖。[符號的說明]1、2：保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器10：主鎖存器20：從鎖存器30：掃描多路復(fù)用器80：邏輯門91：全局電源供應(yīng)電壓線92：本地電源供應(yīng)電壓線93：接地線98：操作電路99：電源選通電路a、b、c、e、f、t：節(jié)點ck：時鐘信號cs1：第一控制信號/輸出cs2：第二控制信號d：節(jié)點/數(shù)據(jù)信號i1、i2、i3、i5、i6、i7、i8、i9、i10：反相器lg1：邏輯門/第一邏輯門lg2：邏輯門/第二邏輯門lg3：邏輯門/第三邏輯門lg4：第四邏輯門mp1、mp2、mp3、mp4、mp11、mp12、mp13、mp14、mp15、mp16、mn1、mn2、mn3、mn4、mn11、mn12、mn13、mn14、mn15、mn16：晶體管os1：第一輸出信號os2：第二輸出信號q：輸出端子/節(jié)點r：復(fù)位信號retn：保持信號se：掃描使能信號si：掃描輸入信號tg1：傳輸門vddg：全局電源供應(yīng)電壓vddl：本地電源供應(yīng)電壓vssl：接地電壓具體實施方式現(xiàn)在將參照附圖來詳細(xì)闡述示例性實施例。然而，本發(fā)明概念的示例性實施例可實施為各種不同形式，而不應(yīng)被視為僅限于所說明的示例性實施例。確切來說，提供這些示例性實施例是為了使此公開內(nèi)容將透徹及完整，并將向所屬領(lǐng)域中的技術(shù)人員充分傳達(dá)本發(fā)明概念。因此，未對本發(fā)明概念的某些實施例闡述已知的工藝、元件及技術(shù)。除非另有說明，否則在所有附圖及書面說明通篇中相同的參考編號表示相同的元件，且因此將不再對其予以重復(fù)贅述。在圖式中，為清晰起見，可夸大層及區(qū)的大小及相對大小。應(yīng)理解，盡管本文中可能使用“第一(first)”、“第二(second)”、“第三(third)”等用語來闡述各種元件、組件、區(qū)、層及/或區(qū)段，然而這些元件、組件、區(qū)、層及/或區(qū)段不應(yīng)受這些用語限制。這些用語僅用于區(qū)分各個元件、組件、區(qū)、層或區(qū)段。因此，下文論述的第一元件、組件、區(qū)、層或區(qū)段可被稱為第二元件、組件、區(qū)、層或區(qū)段，此并不背離本發(fā)明概念的教示內(nèi)容。為易于說明，本文中可使用例如“在…之下(beneath)”、“在…下面(below)”、“下部的(lower)”、“在…下方(under)”、“在…之上(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示一個元件或特征與另一(其他)元件或特征的關(guān)系。應(yīng)理解，空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。舉例來說，若圖中所示裝置被翻轉(zhuǎn)，則被描述為位于其他元件或特征“下面”或“之下”或者“下方”的元件此時將被取向為位于所述其他元件或特征“之上”。因此，示例性用語“在…下面”及“在…下方”可囊括“上方”及“下方”兩種取向。所述裝置可具有其他取向(旋轉(zhuǎn)90度或處于其他取向)且本文中使用的空間相對性描述語應(yīng)相應(yīng)地進(jìn)行解釋。另外，還應(yīng)理解，當(dāng)稱一個層“位于”兩個層“之間(between)”時，所述層可為所述兩個層之間的唯一層，抑或也可存在一個或多個中間層。本文中所使用的術(shù)語僅是為了闡述特定實施例而并非旨在限制本發(fā)明概念。除非上下文清楚地另外指明，否則本文中所使用的單數(shù)形式“一(a、an)”及“所述(the)”旨在也包括復(fù)數(shù)形式。更應(yīng)理解，當(dāng)在本說明書中使用用語“包括(comprises及/或comprising)”時，是指明所陳述特征、整數(shù)、步驟、操作、元件及/或組件的存在，但不排除一或多個其他特征、整數(shù)、步驟、操作、元件、組件及/或其群組的存在或添加。本文中所使用用語“及/或(and/or)”包括相關(guān)所列項其中一個或多個項的任意及所有組合。應(yīng)理解，當(dāng)稱一個元件或?qū)游挥诹硪辉驅(qū)印吧?on)”，或“連接至(connectedto)”、“耦合至(coupledto)”或“鄰近于(adjacentto)”另一元件或?qū)訒r，所述元件或?qū)涌芍苯游挥谒隽硪辉驅(qū)由?，或直接連接至、直接耦合至或直接鄰近于所述另一元件或?qū)?，抑或可存在中間元件或?qū)印Ｏ喾?，?dāng)稱一個元件“直接(directly)”位于另一元件或?qū)印吧?on)”，或“直接連接至(directlyconnectedto)”、“直接耦合至(directlycoupledto)”或“緊鄰于(immediatelyadjacentto)”至另一元件或?qū)訒r，則不存在中間元件或?qū)?。除非另有定義，否則本文中所用的全部用語(包括技術(shù)用語及科學(xué)用語)的含義均與本發(fā)明概念所屬
技術(shù)領(lǐng)域：
中的普通技術(shù)人員所通常理解的含義相同。更應(yīng)理解，用語(例如在常用字典中所定義的用語)應(yīng)被解釋為具有與其在相關(guān)技術(shù)的上下文及/或本說明書中的含義一致的含義，且除非在本文中明確定義，否則不應(yīng)將其解釋為具有理想化或過于正式的意義。通過參照對優(yōu)選實施例及附圖的以下詳細(xì)說明，可更易于理解本發(fā)明的優(yōu)點及特征以及其實現(xiàn)方法。圖1是根據(jù)本發(fā)明概念某些示例性實施例的半導(dǎo)體裝置的概念性方塊圖。參照圖1，半導(dǎo)體裝置可包括保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1、操作電路98及電源選通電路99。操作電路98可連接于分別供應(yīng)本地電源供應(yīng)電壓vddl及接地電壓vssl的本地電源供應(yīng)電壓線92與接地線93之間。電源選通電路99可連接至供應(yīng)全局電源供應(yīng)電壓vddg的全局電源供應(yīng)電壓線91以及接地線93。電源選通電路99可判斷是否將本地電源供應(yīng)電壓vddl施加至操作電路98。舉例來說，電源選通電路99可通過基于全局電源供應(yīng)電壓vddg將操作電路98選擇性地從本地電源供應(yīng)電壓線92斷開來判斷是否將本地電源供應(yīng)電壓vddl施加至操作電路98。當(dāng)電源選通電路99將本地電源供應(yīng)電壓vddl施加至操作電路98時，可使用本地電源供應(yīng)電壓vddl來驅(qū)動操作電路98，而當(dāng)電源選通電路99不將本地電源供應(yīng)電壓vddl施加至操作電路98時，操作電路98可不被驅(qū)動。在某些示例性實施例中，操作電路98可包括使用本地電源供應(yīng)電壓vddl來驅(qū)動的所有電路。在某些示例性實施例中，操作電路98可用于基于數(shù)據(jù)信號來執(zhí)行操作。保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1可連接至全局電源供應(yīng)電壓線91、本地電源供應(yīng)電壓線92及接地線93。當(dāng)電源選通電路99切斷本地電源供應(yīng)電壓vddl時，保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1可用于維持?jǐn)?shù)據(jù)。舉例來說，在電源選通電路99施加本地電源供應(yīng)電壓vddl的同時，保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1可在初始時作為正常復(fù)位雙穩(wěn)態(tài)觸發(fā)器來操作。此后，當(dāng)電源選通電路99切斷本地電源供應(yīng)電壓vddl時，保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1可用于使用全局電源供應(yīng)電壓vddg來維持所存儲數(shù)據(jù)。當(dāng)電源選通電路99施加本地電源供應(yīng)電壓vddl時，根據(jù)示例性實施例的保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1作為正常復(fù)位雙穩(wěn)態(tài)觸發(fā)器、使用本地電源供應(yīng)電壓vddl及全局電源供應(yīng)電壓vddg來操作。此外，在電源選通電路99切斷本地電源供應(yīng)電壓vddl的同時，保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1可使用全局電源供應(yīng)電壓vddg執(zhí)行保持操作。在某些實施例中，在電源選通電路99切斷本地電源供應(yīng)電壓vddl的同時存儲在保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1中的數(shù)據(jù)可為用于在電源選通電路99再次施加本地電源供應(yīng)電壓vddl時操作操作電路98的數(shù)據(jù)。本地電源供應(yīng)電壓線92與全局電源供應(yīng)電壓線91可如圖所說明相互獨立地設(shè)置。本地電源供應(yīng)電壓vddl可被提供至本地電源供應(yīng)電壓線92，且全局電源供應(yīng)電壓vddg可被提供至全局電源供應(yīng)電壓線91。全局電源供應(yīng)電壓線91可設(shè)置于與本地電源供應(yīng)電壓線92相比更遠(yuǎn)離保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1的位置處。因此，在某些情形中，即使被施加至全局電源供應(yīng)電壓線91的全局電源供應(yīng)電壓vddg的量值與被施加至本地電源供應(yīng)電壓線92的本地電源供應(yīng)電壓vddl的量值相同，被提供至保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1的電壓的量值仍可不同。也就是說，在保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1中測量到的全局電源供應(yīng)電壓vddg的量值可小于本地電源供應(yīng)電壓vddl的量值。在某些示例性實施例中，如圖所說明，所述半導(dǎo)體裝置可包括多條本地電源供應(yīng)電壓線92及多條接地線93。在此種情形中，半導(dǎo)體裝置可包括分別連接至每一本地電源供應(yīng)電壓線92的多個保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1及多個操作電路98。此外，半導(dǎo)體裝置可包括用于確定每一本地電源供應(yīng)電壓線92的接通/斷開的多個電源選通電路99。圖2是圖1所示保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器的方塊圖。參照圖2，保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1可包括主鎖存器10、從鎖存器20、掃描多路復(fù)用器(scanmux)30及邏輯門80。掃描多路復(fù)用器30可接收數(shù)據(jù)信號d、掃描使能信號se及掃描輸入信號si中的一個或多個。此外，掃描多路復(fù)用器30可基于控制信號輸出數(shù)據(jù)信號d及掃描輸入信號si中的任一個。舉例來說，掃描多路復(fù)用器30可在掃描使能信號se被激活時(例如，當(dāng)提供具有高(h)邏輯的掃描使能信號se時)輸出掃描輸入信號si，且掃描多路復(fù)用器30可在掃描使能信號se未被激活時(例如，當(dāng)提供具有低(l)邏輯的掃描使能信號se時)輸出數(shù)據(jù)信號d。當(dāng)從掃描多路復(fù)用器30輸出掃描輸入信號si時，主鎖存器10及從鎖存器20可執(zhí)行掃描操作以鎖存及輸出掃描輸入信號si，而當(dāng)從掃描多路復(fù)用器30輸出掃描數(shù)據(jù)信號d時，主鎖存器10及從鎖存器20可執(zhí)行正常雙穩(wěn)態(tài)觸發(fā)器操作以鎖存及輸出數(shù)據(jù)信號d。掃描多路復(fù)用器30可包括多路復(fù)用器等，但本發(fā)明概念的示例性實施例并非僅限于此。主鎖存器10可使用本地電源供應(yīng)電壓(圖1中的vddl)來存儲輸入數(shù)據(jù)信號d，且可將所述數(shù)據(jù)信號輸出至第一輸出信號os1。舉例來說，主鎖存器10可基于時鐘信號ck、使用本地電源供應(yīng)電壓(圖1中的vddl)來存儲輸入數(shù)據(jù)信號d，且可輸出所述數(shù)據(jù)信號作為第一輸出信號os1。隨后將闡述主鎖存器10的具體操作。從鎖存器20可根據(jù)保持信號retn是否被激活來執(zhí)行不同操作。當(dāng)保持信號retn未被激活時(例如，當(dāng)提供具有高(h)邏輯的保持信號retn時)，從鎖存器20可使用本地電源供應(yīng)電壓(圖1中的vddl)來存儲由主鎖存器10輸出的第一輸出信號os1，且可將所述第一輸出信號輸出至第二輸出信號os2。舉例來說，從鎖存器20可執(zhí)行正常雙穩(wěn)態(tài)觸發(fā)器操作：基于時鐘信號ck、使用本地電源供應(yīng)電壓(圖1中的vddl)來存儲第一輸出信號os1，并將第一輸出信號輸出至第二輸出信號os2。此后，第二輸出信號os2可通過反相器i10等進(jìn)行反相且可被提供至輸出端子q。然而，本發(fā)明概念的示例性實施例并非僅限于此。在示例性實施例中，通過將其中保持信號retn處于高(h)邏輯的狀態(tài)定義為非激活狀態(tài)并將其中保持信號retn處于低(l)邏輯的狀態(tài)定義為激活狀態(tài)來給出說明，但本發(fā)明概念的示例性實施例并非僅限于這些實例。在本發(fā)明概念的某些其他示例性實施例中，可將其中保持信號retn處于低(l)邏輯的狀態(tài)定義為非激活狀態(tài)并可將其中保持信號retn處于高(h)邏輯的狀態(tài)定義為激活狀態(tài)。與此同時，當(dāng)保持信號retn被激活時(例如，當(dāng)提供具有低(l)邏輯的保持信號retn時)，從鎖存器20可使用全局電源供應(yīng)電壓(圖1中的vddg)來執(zhí)行用于保持所存儲數(shù)據(jù)的保持操作。隨后也將闡述從鎖存器20的具體操作。同時，主鎖存器10及從鎖存器20可根據(jù)復(fù)位信號r是否被激活來執(zhí)行復(fù)位操作。具體來說，當(dāng)復(fù)位信號r未被激活時(例如，當(dāng)提供具有低(l)邏輯的復(fù)位信號r時)，主鎖存器10及從鎖存器20可執(zhí)行正常雙穩(wěn)態(tài)觸發(fā)器操作：基于時鐘信號ck來存儲輸入數(shù)據(jù)信號d，且此后，將所述數(shù)據(jù)信號輸出至第二輸出信號os2。同時，當(dāng)復(fù)位信號r被激活時(例如，當(dāng)提供具有高(h)邏輯的復(fù)位信號r時)，主鎖存器10及從鎖存器20可執(zhí)行復(fù)位操作來輸出具有低(l)邏輯的第二輸出信號os2，而無論輸入數(shù)據(jù)信號d如何。邏輯門80可用于產(chǎn)生第二控制信號cs2，以使得主鎖存器10及從鎖存器20可執(zhí)行上述保持操作及復(fù)位操作。也就是說，在根據(jù)示例性實施例的保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1中，邏輯門80可產(chǎn)生第二控制信號cs2并將第二控制信號cs2提供至主鎖存器10及從鎖存器20，以使得主鎖存器10及從鎖存器20可順利執(zhí)行保持操作及復(fù)位操作。也就是說，由于執(zhí)行保持操作及復(fù)位操作的電路得到完善，因此保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1的大小可微型化，且包括保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1的半導(dǎo)體裝置也可進(jìn)一步微型化。此外，此種配置還可降低在雙穩(wěn)態(tài)觸發(fā)器操作期間消耗的功率。根據(jù)示例性實施例的邏輯門80可接收復(fù)位信號r、時鐘信號ck及保持信號retn中的一個或多個，且可執(zhí)行邏輯運算以產(chǎn)生第二控制信號cs2。在下文中，將參照圖3來闡述根據(jù)示例性實施例的邏輯門80的實例。圖3是包含于圖2所示保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器中的邏輯門的方塊圖。參照圖3，邏輯門80可包括第一邏輯門lg1及第二邏輯門lg2。第一邏輯門lg1可為例如執(zhí)行或運算的或門。具體來說，第一邏輯門lg1可接收復(fù)位信號r及時鐘信號ck，根據(jù)信號電平來執(zhí)行或運算，且可輸出所述或運算的結(jié)果作為第一控制信號cs1。第二邏輯門lg2例如可為執(zhí)行與非運算的與非門。具體來說，第二邏輯門lg2可接收從第一邏輯門lg1輸出的第一控制信號cs1以及保持信號retn，根據(jù)信號電平來執(zhí)行與非運算，輸出所述與非運算的結(jié)果作為第二控制信號cs2，并將第二控制信號cs2提供至主鎖存器(圖2中的10)及從鎖存器(圖2中的20)中的至少一個。盡管圖3說明用于執(zhí)行復(fù)位信號r的或運算的或門以及用于執(zhí)行或門的輸出cs1與保持信號retn的與非運算的與非門作為根據(jù)示例性實施例的邏輯門80的實例，然而本發(fā)明概念的示例性實施例并非僅限于此。如果需要，則可通過在其他配置中進(jìn)行修改來提供邏輯門80的內(nèi)部配置。圖4是根據(jù)本發(fā)明概念某些示例性實施例的保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器的電路圖。圖5及圖6是圖4所示反相器的電路圖。參照圖4，保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1可包括主鎖存器10、從鎖存器20、掃描多路復(fù)用器30及邏輯門80。掃描多路復(fù)用器30例如可包括多個反相器i1至i3。反相器i2可對掃描使能信號se進(jìn)行反相并輸出掃描使能信號se。反相器i1可由反相器i1的輸出及掃描使能信號se控制，且可對數(shù)據(jù)信號d進(jìn)行反相并對其進(jìn)行輸出。反相器i3是由反相器i1的輸出及掃描使能信號se控制，且可對掃描輸入信號si進(jìn)行反相并對其進(jìn)行輸出。因此，節(jié)點a的電壓電平可根據(jù)掃描使能信號se的信號電平來確定。舉例來說，當(dāng)掃描使能信號se被激活(se＝h)時，節(jié)點a的電壓電平可根據(jù)掃描輸入信號si的信號電平而變化。也就是說，掃描輸入信號si可被輸入至主鎖存器10。此外，當(dāng)掃描使能信號se被去激活(se＝l)時，節(jié)點a的電壓電平可根據(jù)數(shù)據(jù)信號d的信號電平而變化。也就是說，數(shù)據(jù)信號d可被輸入至主鎖存器10。主鎖存器10可包括傳輸門tg1、反相器i5及第三邏輯門lg3。傳輸門tg1是由節(jié)點e的電壓電平及節(jié)點d的電壓電平控制，且可將節(jié)點a的電壓提供至節(jié)點t。第三邏輯門lg3執(zhí)行節(jié)點t的電壓電平與復(fù)位信號r的或非運算，且可將結(jié)果提供至節(jié)點b。當(dāng)復(fù)位信號r未被激活時(例如，當(dāng)提供具有低(l)邏輯的復(fù)位信號r時)，第三邏輯門lg3可充當(dāng)對節(jié)點t的電壓電平進(jìn)行反相并將所述電壓電平提供至節(jié)點b的反相器。當(dāng)復(fù)位信號r被激活時(例如，當(dāng)提供具有高(h)邏輯的復(fù)位信號r時)，第三邏輯門lg3可將節(jié)點b的電壓電平確定為低(l)邏輯，而無論節(jié)點t的電壓電平如何。隨后將闡述其具體操作。反相器i5是由節(jié)點e的電壓電平及節(jié)點d的電壓電平控制、可對節(jié)點b的電壓電平進(jìn)行反相并可將所述電壓電平提供至節(jié)點t。從鎖存器20可包括多個反相器i6至i9。反相器i6是由節(jié)點d的電壓電平及節(jié)點e的電壓電平控制，反相器i6可對節(jié)點b的電壓電平進(jìn)行反相并可將所述電壓電平提供至節(jié)點c。反相器i7可對節(jié)點c的電壓電平進(jìn)行反相并可將所述電壓電平提供至節(jié)點e。反相器i8可對節(jié)點c的電壓電平進(jìn)行反相并將所述電壓電平提供至反相器i9，且反相器i9是由節(jié)點e的電壓電平及節(jié)點d的電壓電平控制，并且反相器i9可對反相器i8的輸出進(jìn)行反相并可將所述輸出提供至節(jié)點c。邏輯門80可包括第一邏輯門lg1及第二邏輯門lg2。第一邏輯門lg1可通過以下方式來確定節(jié)點f的電壓電平：接收復(fù)位信號r及時鐘信號ck，并例如根據(jù)信號電平來對復(fù)位信號r與時鐘信號ck執(zhí)行或運算。第二邏輯門lg2可通過以下方式來確定節(jié)點d的電壓電平：接收節(jié)點f的電壓電平及保持信號retn，并根據(jù)所述電壓電平或信號電平來對節(jié)點f的電壓與保持信號retn執(zhí)行與非運算。反相器i10可對節(jié)點c的輸出電壓電平進(jìn)行反相并可將所述電壓電平提供至節(jié)點q。在本發(fā)明概念的某些其他示例性實施例中，可省略反相器i10。全局電源供應(yīng)電壓vddg被提供至保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1的反相器i8及i9、第一邏輯門lg1以及第二邏輯門lg2，且本地電源供應(yīng)電壓vddl可被提供至圖4中所示的其他裝置。也就是說，保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1的反相器i8及i9、第一邏輯門lg1以及第二邏輯門lg2是使用全局電源供應(yīng)電壓vddg來驅(qū)動，而其他裝置則可使用本地電源供應(yīng)電壓vddl來驅(qū)動。舉例來說，參照圖5，反相器i6可包括在本地電源供應(yīng)電壓vddl與接地電壓之間串聯(lián)連接的晶體管mp1、mp2、mn1及mn2。具體來說，反相器i6可包括晶體管mp1、晶體管mp2、晶體管mn1及晶體管mn2，晶體管mp1通過節(jié)點d的電壓電平來選通以將本地電源供應(yīng)電壓vddl傳送至節(jié)點c，晶體管mp2通過節(jié)點b的電壓電平來選通以將本地電源供應(yīng)電壓vddl傳送至節(jié)點c，晶體管mn1通過節(jié)點b的電壓電平來選通以將接地電壓提供至節(jié)點c，晶體管mn2通過節(jié)點e的電壓電平來選通以將接地電壓提供至節(jié)點c。此處，表達(dá)“將接地電壓提供至節(jié)點c”的含義可包括使節(jié)點c接地的情形及將低于本地電源供應(yīng)電壓vddl的所期望的(或作為另外一種選擇，預(yù)定的)電壓(例如，vss)提供至節(jié)點c的情形。以下，在本說明書中，表達(dá)“將接地電壓提供至特定節(jié)點”應(yīng)被理解為包括這兩種含義。盡管圖5僅說明反相器i6作為使用本地電源供應(yīng)電壓vddl來驅(qū)動的裝置的實例，然而圖4中所示使用本地電源供應(yīng)電壓vddl的其他裝置也可使用相似方法通過本地電源供應(yīng)電壓vddl來驅(qū)動。舉例來說，反相器i1至i3、i5、i7及i10、傳輸門tg1及邏輯門lg3可通過本地電源供應(yīng)電壓vddl來驅(qū)動。接下來，例如參照圖6，反相器i9可包括在全局電源供應(yīng)電壓vddg與接地電壓之間串聯(lián)連接的晶體管mp3、mp4、mn3及mn4。具體來說，反相器i9可包括晶體管mp3、晶體管mp4、晶體管mn3及晶體管mn4，晶體管mp3是通過節(jié)點e的電壓電平來選通以將全局電源供應(yīng)電壓vddg傳送至節(jié)點c，晶體管mp4是通過反相器i8的輸出(即，通過實際地對節(jié)點c的電壓電平進(jìn)行反相而獲得的結(jié)果)來選通以將全局電源供應(yīng)電壓vddg傳送至節(jié)點c，晶體管mn3是通過反相器i8的輸出來選通以將接地電壓提供至節(jié)點c，晶體管mn4是通過節(jié)點d的電壓電平來選通以將接地電壓提供至節(jié)點c。盡管圖6僅說明反相器i9作為使用全局電源供應(yīng)電壓vddg來驅(qū)動的裝置的實例，然而使用全局電源供應(yīng)電壓vddg的其他裝置也可使用相似方法通過全局電源供應(yīng)電壓vddg來驅(qū)動。舉例來說，反相器i8以及邏輯門lg1及l(fā)g2可通過全局電源供應(yīng)電壓vddg來驅(qū)動。同時，圖4中所示邏輯門80可通過組合多個晶體管而以不同方式提供。在下文中，將參照圖7至圖10來對此予以更具體的闡述。圖7至圖10是圖4所示邏輯門的電路圖。在下文中，將首先參照圖7及圖8來闡述通過組合多個晶體管而形成的邏輯門80的各種示例性實施例，且將參照圖9及圖10來闡述經(jīng)修改示例性實施例。首先參照圖7，邏輯門80可包括分別通過時鐘信號ck、復(fù)位信號r及保持信號retn中的一個來選通的多個晶體管mp11至mp13及mn11至mn13。晶體管mp11可通過時鐘信號ck來選通且晶體管mp12可通過復(fù)位信號r來選通，以當(dāng)晶體管mp11及mp12被使能時將全局電源供應(yīng)電壓vddg提供至節(jié)點d。晶體管mp11與晶體管mp12可如圖所說明在全局電源供應(yīng)電壓vddg與節(jié)點d之間相互串聯(lián)連接。晶體管mp13可通過保持信號retn來選通以將全局電源供應(yīng)電壓vddg提供至節(jié)點d。晶體管mp11、晶體管mp12及晶體管mp13可如圖所說明在全局電源供應(yīng)電壓vddg與節(jié)點d之間相互串聯(lián)連接。晶體管mn12可通過時鐘信號ck來選通以將接地電壓提供至節(jié)點d，且晶體管mn11可通過復(fù)位信號r來選通以將接地電壓提供至節(jié)點d。晶體管mn12與晶體管mn11可如圖所說明在接地電壓與節(jié)點d之間相互并聯(lián)連接。晶體管mn13可通過保持信號retn來選通以將接地電壓提供至節(jié)點d。晶體管mn12、晶體管mn11及晶體管mn13可如圖所說明在接地電壓與節(jié)點d之間相互串聯(lián)連接。接下來，參照圖8，邏輯門80可包括分別通過時鐘信號ck、復(fù)位信號r及保持信號retn中的一個來選通的多個晶體管mp14至mp16及mn14至mn16。晶體管mp15可通過時鐘信號ck來選通且晶體管mp14可通過復(fù)位信號r來選通，以當(dāng)晶體管mp14及mp15被使能時將全局電源供應(yīng)電壓vddg提供至節(jié)點d。晶體管mp15與晶體管mp14可如圖所說明在全局電源供應(yīng)電壓vddg與節(jié)點d之間相互串聯(lián)連接。晶體管mp16可通過保持信號retn來選通以將全局電源供應(yīng)電壓vddg提供至節(jié)點d。晶體管mp14、晶體管mp15及晶體管mp16可如圖所說明在全局電源供應(yīng)電壓vddg與節(jié)點d之間相互并聯(lián)連接。晶體管mn14可通過時鐘信號ck來選通以將接地電壓提供至節(jié)點d，且晶體管mn15可通過復(fù)位信號r來選通以將接地電壓提供至節(jié)點d。晶體管mn14與晶體管mn15可如圖所說明在接地電壓與節(jié)點d之間相互并聯(lián)連接。晶體管mn16可通過保持信號retn來選通以將接地電壓提供至節(jié)點d。晶體管mn14、晶體管mn15及晶體管mn16可如圖所說明在接地電壓與節(jié)點d之間相互串聯(lián)連接。接下來，圖9是參照圖7所述示例性實施例的經(jīng)修改示例性實施例。當(dāng)將此經(jīng)修改實例與參照圖7所述的實施例進(jìn)行比較時，晶體管mn11至mn13的位置有所修改。具體來說，盡管在參照圖7所述的實施例中在節(jié)點d與接地電壓之間相互并聯(lián)連接的晶體管mn11與晶體管mn12各自的一個端子直接連接至節(jié)點d，然而在此經(jīng)修改實例中晶體管mn13的一個端子直接連接至節(jié)點d。接下來，圖10是參照圖8所述示例性實施例的經(jīng)修改示例性實施例。相似地，當(dāng)將此經(jīng)修改實例與參照圖8所述的實施例進(jìn)行比較時，晶體管mn14至mn16的位置有所修改。具體來說，盡管在參照圖8所述的實施例中在節(jié)點d與接地電壓之間相互并聯(lián)連接的晶體管mn14與晶體管mn15各自的一個端子直接連接至節(jié)點d，然而在此經(jīng)修改實例中晶體管mn16的一個端子直接連接至節(jié)點d。圖11至圖13是解釋根據(jù)本發(fā)明概念某些實施例的保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器的操作的圖。首先，在圖4中所示保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器中，相應(yīng)節(jié)點d、e及f的電壓電平可如下表1中所示相依于復(fù)位信號r的信號電平、時鐘信號cl的信號電平及保持信號retn的信號電平。[表1]情形rckretn節(jié)點f節(jié)點d節(jié)點e1(保持)0000102(正常f/f)0010103(保持)0101104(正常f/f)01110151001106(復(fù)位)10110171101108(復(fù)位)111101(此處，1表示信號(電壓)電平為高(h)邏輯的狀態(tài)，且0表示信號(電壓)電平為低(l)邏輯的狀態(tài)。)在下文中，首先，將參照表1及圖11給出對其中保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1作為正常雙穩(wěn)態(tài)觸發(fā)器操作的情形的說明。如果保持信號retn及復(fù)位信號r被去激活，則保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1可作為正常雙穩(wěn)態(tài)觸發(fā)器操作。在本示例性實施例中，在保持信號retn的信號電平為高(h)邏輯時，保持信號retn可被視為去激活，且在復(fù)位信號r的信號電平為低l邏輯時，復(fù)位信號r可被去激活。因此，圖1所示情形2及4對應(yīng)于正常雙穩(wěn)態(tài)觸發(fā)器操作。參照表1，在情形2及4中，時鐘信號ck的信號電平與節(jié)點d的電壓電平彼此相反。也就是說，當(dāng)時鐘信號ck的信號電平為高(h)邏輯時，節(jié)點d的電壓電平變?yōu)榈?l)邏輯，且當(dāng)時鐘信號ck的信號電平為低(l)邏輯時，節(jié)點d的電壓電平變?yōu)楦?h)邏輯。也就是說，邏輯門80如圖11所示執(zhí)行反相器的功能。更具體來說，由于節(jié)點(圖4中的f)的電壓電平與時鐘信號ck的信號電平相同，因此第二邏輯門lg2可執(zhí)行反相器的功能。與此同時，由于復(fù)位信號r被去激活，因此主鎖存器10中所包含的用于執(zhí)行或非運算的第三邏輯門(圖4中的lg3)僅在下表2所示情形i1及i2中操作。[表2](此處，1表示信號(電壓)電平為高(h)邏輯的狀態(tài)，且0表示信號(電壓)電平為低(l)邏輯的狀態(tài)。)參照表2，在情形11及12中，節(jié)點t的電壓電平與節(jié)點b的電壓電平變得彼此相反。也就是說，當(dāng)節(jié)點t的電壓電平為高(h)邏輯時，節(jié)點b的電壓電平變?yōu)榈?l)邏輯，且當(dāng)節(jié)點t的電壓電平為低(l)邏輯時，節(jié)點b的電壓電平變?yōu)楦?h)邏輯。也就是說，第三邏輯門lg3如圖11中所示執(zhí)行反相器的功能。如此一來，保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1基于時鐘信號ck執(zhí)行對數(shù)據(jù)信號d或掃描輸入信號si進(jìn)行鎖存及輸出的正常雙穩(wěn)態(tài)觸發(fā)器操作。接下來，將參照表1及圖12來給出對其中保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1執(zhí)行保持操作的情形的說明。如果保持信號retn被激活且復(fù)位信號r被去激活，則保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1可執(zhí)行保持操作。在本示例性實施例中，如果保持信號retn為低(l)邏輯，則保持信號retn可被激活，且如果復(fù)位信號r為低(l)邏輯，則復(fù)位信號r可被去激活。因此，表1所示情形1及情形3對應(yīng)于保持操作。參照表1，在情形1及情形3中，無論時鐘信號ck的信號電平如何，節(jié)點d的電壓電平均始終維持高(h)邏輯狀態(tài)。也就是說，如圖12中所示，邏輯門80執(zhí)行將全局電源供應(yīng)電壓vddg持續(xù)提供至節(jié)點d的功能。同時，在表1所示情形1及情形3中，由于節(jié)點e的電壓電平通過反相器i7而始終維持低(l)邏輯狀態(tài)，因此反相器(圖4中的i6)不進(jìn)行操作。因此，存儲在主鎖存器10中的數(shù)據(jù)不被傳送至從鎖存器20，且從鎖存器20使用全局電源供應(yīng)電壓vddg來執(zhí)行維持?jǐn)?shù)據(jù)的保持操作。接下來，將參照表1、表2及圖13來給出對其中保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1執(zhí)行復(fù)位操作的情形的說明。如果保持信號retn被去激活且復(fù)位信號r被激活，則保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1可執(zhí)行復(fù)位操作。在本示例性實施例中，如果保持信號retn的信號電平為高(h)邏輯，則保持信號retn可被去激活，且如果復(fù)位信號r的信號電平為高(h)邏輯，則復(fù)位信號r可被激活。因此，表1所示情形6及情形8對應(yīng)于這些情形。參照表1，在情形6及情形8中，無論時鐘信號ck的信號電平如何，節(jié)點d的電壓電平均始終維持低(l)邏輯狀態(tài)。也就是說，如圖13中所示，邏輯門80執(zhí)行將接地電壓持續(xù)提供至節(jié)點d的功能。同時，由于復(fù)位信號r被激活，因此主鎖存器10中所包含的用于執(zhí)行或非運算的第三邏輯門(圖4中的lg3)僅在表2所示情形13及情形14中操作。參照表2，在情形13及情形14中，無論節(jié)點t的電壓電平如何，節(jié)點b的電壓電平均始終維持低(l)邏輯。也就是說，如圖13中所示，第三邏輯門lg3執(zhí)行將接地電壓持續(xù)提供至節(jié)點b的功能。因此，保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1執(zhí)行無論被鎖存至主鎖存器10及從鎖存器20的數(shù)據(jù)如何均始終向輸出端子q輸出低(l)邏輯信號的復(fù)位操作。通過此種方式，根據(jù)本示例性實施例的保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1可使用在所述裝置中占用相對小的面積的邏輯門80來可靠地執(zhí)行正常雙穩(wěn)態(tài)觸發(fā)器操作、保持操作及復(fù)位操作。圖14是根據(jù)本發(fā)明概念某些示例性實施例的保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器的電路圖。在下文中，將主要闡述與前述示例性實施例的不同之處。參照圖14，保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器2與參照圖4所述的保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器1的不同之處在于，在輸出端子q處設(shè)置第四邏輯門lg4來取代反相器(圖4所示i10)。第四邏輯門lg4可為或非門，所述或非門執(zhí)行復(fù)位信號r的信號電平與節(jié)點c的電壓電平的或非運算并輸出所述或非運算的結(jié)果。當(dāng)復(fù)位信號r被去激活時，由于第四邏輯門lg4如上所述執(zhí)行反相器的功能，因此保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器2可執(zhí)行正常雙穩(wěn)態(tài)觸發(fā)器操作及保持操作。當(dāng)復(fù)位信號r被激活時，由于第四邏輯門lg4始終向輸出端子q提供接地電壓，因此保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器2可執(zhí)行復(fù)位操作。具體來說，在保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器2中，當(dāng)復(fù)位信號r被激活時，無論保持信號retn的信號電平如何，第四邏輯門lg4均向輸出端子q提供接地電壓。也就是說，即使當(dāng)保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器2執(zhí)行保持操作時(即使當(dāng)保持信號retn被激活時)，如果復(fù)位信號r被激活，保持復(fù)位雙穩(wěn)態(tài)觸發(fā)器2仍會立即執(zhí)行復(fù)位操作。盡管已參照本發(fā)明概念的某些示例性實施例具體說明及闡述了本發(fā)明概念的示例性實施例，然而所屬領(lǐng)域中的普通技術(shù)人員應(yīng)理解，可在不背離由以上權(quán)利要求書所界定的本發(fā)明概念的示例性實施例的理念及范圍的條件下作出形式及細(xì)節(jié)上的各種改變。各示例性實施例應(yīng)被視為僅具有說明性意義而非用于限制目的。當(dāng)前第1頁12